JPH1079358A

JPH1079358A - スパッタ法

Info

Publication number: JPH1079358A
Application number: JP23516596A
Authority: JP
Inventors: Akira Hoshino; 晶星野
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-09-05
Filing date: 1996-09-05
Publication date: 1998-03-24

Abstract

(57)【要約】【課題】半導体装置のホール構造を持つコンタクト
ホールなどの内部にスパッタにより導体膜を形成する方
法において、オーバーハングが生じず良好なボトムカバ
レジを得ることができるスパッタ法を提供する。【解決手段】第一の工程において、通常のスパッタ法よ
りも低圧下でスパッタを行い、スパッタ粒子の多重散乱
を少なくし直進性を高めてオーバーハング形成を防止
し、かつスパッタ粒子をホール下部に到達させ十分な膜
厚を形成する。次に第二の工程において、条件を高圧に
してスパッタ粒子の多重散乱を引き起こすことで、基板
に対して斜め入射するスパッタ粒子を増やす。第一の工
程ではホール開口部付近に薄膜部が形成され始めるが、
第二の工程でスパッタ粒子を堆積させ厚膜化することに
より薄膜部の形成を阻止する。以上の手段により解決す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホール構造を持つ
半導体装置において、スパッタ法によりホールの内部に
導体膜を形成する方法に関するものである。

【０００２】

【従来の技術】近年急速に半導体集積回路の高速化や高
集積化が進み、それに伴う半導体装置微細化により配線
と不純物拡散層をつなぐコンタクトホールや、配線と配
線をつなぐスルーホールの、ホール径に対するホールの
深さ（アスペクト比）が次第に高くなってきている。

【０００３】半導体装置上に形成される素子間や周辺回
路をつなぐ内部配線の導体膜形成には、一般的にスパッ
タ法が用いられている。図３（ａ）には通常のスパッタ
装置の模式断面図を示す。装置の構成としては、まず、
基板１１が基板ホルダー１２に保持され、ターゲット１
３と平行に配置されている。ターゲット１３には直流電
源１４が接続されており、また、ターゲット１３の基板
１１に面している側と反対側にはマグネット１５が配さ
れている。ターゲット１３に電圧がかけられることでタ
ーゲットからスパッタ粒子１６が放出する。通常のスパ
ッタ法で導体膜を形成する場合、ターゲット１３から放
出されたスパッタ粒子１６は多重散乱により様々な方向
から基板１１に入射する。すなわちこの場合スパッタ粒
子は等方性であるという。

【０００４】ホール構造を持つ半導体基板のホール内部
に導体膜を形成する場合にも同様にスパッタ法が用いら
れている。図３（ｂ）には図３（ａ）のスパッタ装置に
よりホール構造を持つ半導体基板にスパッタした場合の
半導体基板の断面図を示す。基板１７の上層に絶縁膜１
８が積層され、ホール１９が基板に接する程度に、ほぼ
垂直に形成されている。前述のように近年ホール内壁は
半導体基板に対してほぼ垂直で、かつホール径が小さく
それに比してホール深さが深くなっているため、また、
通常のスパッタ法ではスパッタ粒子が多重散乱により粒
子の異方性が無いため、ホール下部に到達し堆積するス
パッタ粒子の量が減る。斜め入射したスパッタ粒子は、
ホール１９内壁の上部に多く付着しやすく、粒子の堆積
速度は下部に比べて上部が格段に速い。よってホール上
部に集中的に堆積し、導体膜はホール１９上部にせり出
してオーバーハング形状Ｔ３となる。さらにオーバーハ
ングＴ３の陰となる部分ができるため、ホール１９下部
に到達するスパッタ粒子の量が減り、よってホール１９
上部の膜厚に比べてホール１９下部の膜厚が極端に薄く
なるというシャドー効果が起こる。

【０００５】このように通常のスパッタ法では、近年の
アスペクト比の高いホール内壁表面に導体膜を、平均的
に形成するのが困難になってきている。ホール下部に導
体膜が十分確保されないと、コンタクトホールやスルー
ホールにおいて良好な電気的接続が不能となり、半導体
集積回路の製造歩留まりや信頼性の低下の原因となる。

【０００６】かかる従来のスパッタ法における問題の対
策としてホールに斜め入射するスパッタ粒子を減らし、
垂直入射する粒子の割合を高くして、ホール下部に良好
な導電性を確保するのに必要な膜厚を形成する技術が様
々提案されている。図４（ａ）は特開平６−１４０３５
９号に記載された金属層堆積方法を説明するための断面
図であり、コリメートスパッタ法と呼ばれる。装置の構
成は図３（ａ）に示した通常のスパッタ装置とほぼ同様
であり、基板３１が基板ホルダー３２に保持され、ター
ゲット３３と平行に配置されている。ターゲット３３に
は直流電源３４が接続されており、また、ターゲット３
３の基板３１に面している側と反対側にはマグネット３
５が配されている。ターゲット３３に電圧がかけられる
ことでターゲットからスパッタ粒子３６が放出する。さ
らにこの方法ではホールアスペクト比に近いアスペクト
比の貫通穴をもつ、コリメータ３７と呼ばれる簀の子状
の遮蔽板を、ターゲット３３と基板３１の間に平行に配
置している。コリメータ３７は、ターゲットから放出さ
れたスパッタ粒子３６のうち、基板３１に対してほぼ垂
直入射するもののみを選択通過させる。ほぼ垂直入射す
るスパッタ粒子３８を選択することで、ホール下部にス
パッタ粒子３８を良好に到達、堆積させることができ
る。このコリメータのアスペクト比を高く変えること
で、垂直入射するスパッタ粒子のみをより厳しく選択す
ることができ、形成される導体膜のボトムカバレジがよ
り向上する。

【０００７】図５（ａ）は特開平７−２９２４７４号に
記載された薄膜製造方法を説明するための断面図であ
り、ロングスロースパッタ法と呼ばれる。この装置の構
成も図３（ａ）に示した通常のスパッタ装置とほぼ同様
であり、基板５１が基板ホルダー５２に保持され、ター
ゲット５３と平行に配置されている。ターゲット５３に
は直流電源５４が接続されており、また、ターゲット５
３の基板５１に面している側と反対側にはマグネット５
５が配されている。ターゲット５３に電圧がかけられる
ことでターゲットからスパッタ粒子５６が放出する。通
常スパッタ法は２．０〜１０．０ｍＴｏｒｒ程度の圧力
で行うが、この方法は１．０ｍＴｏｒｒ以下の低圧の下
でスパッタを行い、さらにターゲット５３と基板５１の
距離を通常のスパッタ法の約４倍程度として行う。

【０００８】スパッタ法においてターゲットから放出さ
れたスパッタ粒子は様々な方向に散乱し、ある粒子が他
の粒子と衝突を起こした後、距離を進んで次に別の粒子
と衝突する。その間に移動した距離を平均自由行程とい
うが、この方法は低圧であるためスパッタ粒子の速度が
小さく、よって平均自由行程は長くなる。故にターゲッ
ト５３から放出されたスパッタ粒子５１は多重散乱され
ることなく直進する。さらにターゲット５３と基板５１
間の距離が長いため、ターゲット５１から斜めに放出さ
れたスパッタ粒子は装置側壁５７に付着する。そのた
め、基板に対して入射するスパッタ粒子はほとんどが垂
直入射粒子のみとなり、その結果特にホール構造ではホ
ール下部にまでスパッタ粒子が良好に到達する。

【０００９】コリメートスパッタ法、ロングスロースパ
ッタ法ともに基板に対して垂直入射する異方性スパッタ
粒子を選択的に堆積するので、高アスペクト比のホール
での導体膜形成において、ホール下部に十分な膜厚の導
体膜を確保することができる。

【００１０】

【発明が解決しようとする課題】しかしながら上記のス
パッタ法には以下の問題点がある。コリメートスパッタ
法、ロングスロースパッタ法ともにホール内下部のカバ
ー能力（ボトムカバレジ）は通常のスパッタ法に比べて
優れてはいるものの、スパッタ粒子の垂直入射成分が多
いため、ホール内壁に付着するスパッタ粒子が減少し、
ホール内壁のカバー能力（サイドカバレジ）の優位性は
なくなる。

【００１１】また他の問題点として、スパッタ粒子に異
方性があるこれら二つのスパッタ法によりホール内の導
体薄膜形成に適用した場合にのみホール上部に現れる極
端な薄膜部がある。図４（ｂ）及び図５（ｂ）にはそれ
ぞれコリメートスパッタ法及びロングスロースパッタ法
により作製された、それぞれの半導体基板の断面図を示
す。図中のＴ４に該当する部分が薄膜部である。

【００１２】図６は前記異方性スパッタにより導体膜を
ホール構造を持つ半導体基板のホール内部に形成する場
合に、この薄膜部Ｔ４が形成される過程を説明した図で
ある。薄膜部が形成されるメカニズムは以下の様であ
る。まず、図６（ａ）に示すように、基板７１、絶縁膜
７２、及び絶縁膜７２に設けられたホール７３に対して
ほぼ垂直入射するスパッタ粒子７４は、ホール７３内側
壁に対しては非常に浅い角度で入射することになる。そ
のため、ほぼ入射方向に沿って堆積が始まり導体膜７５
が形成される。

【００１３】スパッタが進むと、図６（ｂ）のようにス
パッタ粒子はホール７３内側壁において棘状に堆積し始
め、ホール７３開口部にその先端を向ける。ホール７３
上部にはスパッタ粒子７４が飛着しやすく、成膜速度が
ホール７３下部に比較して高い。スパッタ粒子７４はホ
ール７３に対してほぼ垂直方向に入射する異方性を持っ
ているため、入射方向からみて棘状の堆積物の陰になる
部分には飛着しにくくなる。棘状の堆積物は、そのまま
の形状を保ちつつさらに成長する。通常のスパッタ法で
はスパッタ粒子の入射方向が乱雑なためこのような成長
は観察されない。この異方性スパッタ法特有の棘状の成
長は、純鉄薄膜のスパッタ成膜プロセスのコンピュータ
シミュレーションによっても同様な結果が得られている
（「ＩＯＮＩＣＳ」、２１巻別冊１、１９９５．２）。

【００１４】スパッタがさらに進むとホール上部ではさ
らに上方より多量のスパッタ粒子７４が飛来し、ホール
内側壁とは異なり極端な場合は図６（ｃ）のような形状
となり、薄膜部Ｔ４ができる。ホール径が微細になりア
スペクト比が高くなるほど、薄膜部Ｔ４の傾向は顕著に
なる。このようにホール上部でのサイドカバレジのみを
比べれば、異方性スパッタよりもむしろ通常のスパッタ
法が優れていると言える。

【００１５】これらの二つの方法でコンタクトホール内
にバリア膜を形成し、薄膜部Ｔ４が形成された場合には
以下のような不都合が生じる。例えば、半導体装置でバ
リアメタルとして広く用いられているＴｉＮをバリア膜
としてコリメートスパッタ法でホール内に形成し薄膜部
Ｔ４が生じると、この部分の十分なバリア性が確保でき
ない。またＣＶＤ法によりホール内にタングステンプラ
グの充填を行うとこの薄膜部よりＣＶＤ用反応ガスが浸
入し、形成されたＴｉＮ膜が剥離する恐れがある。これ
らは半導体装置の製造歩留まりや信頼性の低下を引き起
こす。

【００１６】さらに別の問題点として、コリメートスパ
ッタ法においては、ターゲットから放出されたスパッタ
粒子の内の大部分がコリメータに付着してしまい、成膜
速度を低下させる。付着したスパッタ粒子はコリメータ
上で薄膜を形成する。その薄膜が剥離してダストやパー
ティクルになり半導体基板表面に落下し、半導体装置の
製造歩留まり低下や故障の原因等の不都合を生じる。こ
の現象はアスペクト比が高い場合に顕著である。また、
このコリメータに付着したスパッタ粒子はコリメータの
アスペクト比を変化させたり、貫通穴を塞ぐまでに至る
恐れがある。付着が進んだ場合その都度コリメータを交
換すれば良いが、半導体装置の多くは真空チャンバー内
で製造しているため、交換に多大な労力が必要であり、
現実的な解決方法とは言えない。

【００１７】本発明が解決しようとする課題は、半導体
装置のホール構造を持つコンタクトホールなどの内部に
スパッタにより導体膜を形成する方法において、オーバ
ーハングが生じず良好なボトムカバレジを得ることがで
きるスパッタ法を提供することにある。

【００１８】

【課題を解決するための手段】前記課題を解決するた
め、請求項１に記載のスパッタ法は、１．０ｍＴｏｒｒ
未満の低圧でスパッタを行う第一の工程と、１．０ｍＴ
ｏｒｒ以上の高圧でスパッタを行う第二の工程よりなる
ことを特徴とする。

【００１９】請求項２に記載のスパッタ法は、請求項１
に記載のスパッタ法において、前記第一の工程と第二の
工程により同一種類の薄膜を形成することを特徴とす
る。

【００２０】請求項３に記載のスパッタ法は、請求項１
に記載のスパッタ法において、少なくとも前記第一の工
程が、ターゲットから放出されたスパッタ粒子が半導体
基板に対して垂直方向から入射する様に方向付けられる
異方性スパッタにより行われることを特徴とする。

【００２１】請求項４に記載のスパッタ法は、請求項３
に記載のスパッタ法において、異方性スパッタ法がコリ
メートスパッタ法であることを特徴とする。

【００２２】請求項５に記載のスパッタ法は、請求項１
に記載のスパッタ法において、少なくとも前記第一の工
程におけるターゲットと半導体基板の距離が１００ｍｍ
以上とされることを特徴とする。

【００２３】

【発明の実施の形態】本発明によるスパッタ法の一実施
の形態について説明する。半導体装置のホール構造内部
にスパッタ法で導体薄膜を形成する場合において、必要
なボトムカバレジを確保するためにはスパッタ粒子をホ
ール下部にまで十分到達させる必要がある。また、これ
と併せてホール上部のオーバーハング形成を防止するた
めに、多重散乱のないスパッタ粒子が基板に対してほぼ
垂直に入射するスパッタ法を用いる必要がある。一方、
異方性スパッタ法が原因となって起こるホール開口部付
近の薄膜化を防止するためには、多重散乱が起こる通常
のスパッタ法を用いる必要がある。

【００２４】本発明においてはこれら相矛盾する要求を
解決するため、導体薄膜形成段階途中での混合ガス雰囲
気の圧力を変化させ、二つの段階を経ることでそれぞれ
が引き起こす問題点が解消され、アスペクト比の高いホ
ール内部においても導電性を確保でき、半導体装置とし
ての信頼性に優れた導体膜形成を行うことができる。

【００２５】まず第一の工程において、特にスパッタ粒
子をホール下部に到達させ十分な膜厚を形成する。その
ためには通常のスパッタ法よりも低圧下でスパッタを行
い、スパッタ粒子の多重散乱を少なくし直進性を高め
る。この場合に用いるスパッタ法は、通常のスパッタ法
によっても可能であるが、異方性を高めたスパッタ法で
ある、ターゲットと基板間の距離を通常よりも長くした
ロングスロースパッタ法、もしくはターゲットと基板の
中間に設置したコリメータにより直進するスパッタ粒子
のみを選択通過させるコリメートスパッタ法により行う
のが有効である。

【００２６】次に第二の工程において、条件を高圧にし
てスパッタ粒子の多重散乱を引き起こすことで、基板に
対して斜め入射するスパッタ粒子を増やす。第一の工程
では低圧条件下での異方性スパッタであるため、ホール
開口部付近に薄膜部の初期の段階のものが形成される
が、その表面にスパッタ粒子を堆積させ厚膜化すること
により薄膜部の形成を阻止する。

【００２７】第一の工程及び第二の工程により形成する
薄膜は、同一の材料からなる薄膜を積層する。このよう
に本発明のスパッタ法を半導体装置に適用すれば、アス
ペクト比の高いホール内部においても、導電性を確保す
るのに十分な膜厚の薄膜をホール内底部及びホール内側
壁に形成することができる。つまり、ボトムカバレジや
サイドカバレジの良い薄膜の形成を行うことができる。

【００２８】

【実施例】

実施例コンタクトホールにおけるバリアメタルの形成図１及び図２は本発明の実施例１を説明するための半導
体装置の断面図で、それぞれの（ａ）〜（ｃ）は各工程
の状態図である。まず図１（ａ）に示すように、半導体
基板１の表面上に不純物拡散層２、ＳｉＯ₂からなる絶
縁膜３を形成する。次に図１（ｂ）に示すように、フォ
トレジスト法と異方性エッチングにより不純物拡散層２
を露出させる深さまでコンタクトホール４（アスペクト
比３、内径０．４μｍ×深さ１．２μｍ）を形成する。
その後、各種薬液や逆スパッタにより不純物拡散層２の
表面を洗浄する。

【００２９】次に、図１（ｃ）に示すように、絶縁膜３
及びコンタクトホール４内部の表面にスパッタ法でＴｉ
膜５を形成する。このＴｉは形成後の熱処理により不純
物拡散層上の絶縁物（ＳｉＯ₂）などの酸化物を還元
し、ＴｉＳｉ₂層を作ることで金属配線と不純物拡散層
との接触抵抗を下げる働きがある。Ｔｉ膜のホール内部
での膜厚は、使用するスパッタ法のカバレジ能力やコン
タクトホールのアスペクト比により異なる。例えば、本
実施例のロングスロースパッタ法では、基板とターゲッ
トの距離が長いほど、ほぼ垂直入射するスパッタ粒子の
みがホール内部に到達し、ホール下部の膜厚は厚くな
る。但し距離が極端に長いと成膜速度が低下するので、
２００〜３００ｍｍ程度が適当である。コリメートスパ
ッタ法の場合にはコリメータのアスペクト比が高いほど
カバレジ能力が高くなる。よって、コンタクトホールの
底部に同じＴｉ膜厚を成長させる場合、１：１のアスペ
クト比のコリメータに比べ２：１コリメータがカバレジ
能力が高いため、ホール底部の膜厚と基板上の膜厚の差
が小さくなる。つまりホール底部に同じＴｉ膜厚を成長
させる場合、基板上に形成する膜厚は薄くて済む。本実
施例のアスペクト比３程度のコンタクトホールならば、
コリメータホールが１：１のアスペクト比のコリメート
スパッタ法を用い、Ｔｉ膜厚が基板上部に１０００程
度堆積することで、コンタクトホール底部に良好な電気
的接続が得られるに十分な膜厚を確保できる。良好な電
気的接続が得られる膜厚は、一般的には１５０以上で
ある。

【００３０】次に図２（ａ）に示すように、バリアメタ
ルとなるＴｉＮ膜６ａの形成を行う。ＴｉＮは配線材料
であるアルミニウムやタングステンが不純物拡散層２中
のＳｉと反応しないようにするバリアメタルであり、か
つタングステンの密着層となる。Ｔｉ膜５の形成後大気
暴露せずに真空保持したままＴｉＮ膜６ａの形成工程に
移行する。Ｔｉ膜５の上にロングスロースパッタ法を用
いて、Ｎ₂とＡｒの混合ガス圧が０．３ｍＴｏｒｒの低
圧下でＴｉＮ膜６ａを絶縁膜３上において８００形成す
る。この場合、ロングスロースパッタにより形成された
ホール底部の膜厚は、およそ１５０であった。

【００３１】前工程で異方性スパッタ固有の現象であ
る、ホール上部のＴｉＮ膜６ａの薄膜部Ｔ１の形成が起
こる。そこで次にＴｉＮ膜６ａ形成直後、同じスパッタ
チャンバー内においてＮ₂とＡｒの混合ガス圧を６．０
ｍＴｏｒｒに変える。ガス圧を高圧にすることでスパッ
タ粒子の多重散乱が起こる頻度が高くなり、基板に斜め
に入射するスパッタ粒子が支配的になる。これは通常の
スパッタ法を行っている場合に相当し、その場合に形成
されるオーバーハングによりホール上部のＴｉＮ膜６ａ
の薄膜部Ｔ１をカバーすることができる。図２（ｂ）に
示すようにロングスロースパッタ法でＴｉＮ膜６ａ上に
続けてＴｉＮ膜６ｂを４００成膜すると、オーバーハ
ング部Ｔ２が薄膜部Ｔ１を覆う。なお、この高圧下での
スパッタのコンタクトホール底部の膜厚はほとんど変化
しておらず、底部にはスパッタ粒子がほとんど到達して
いないことがわかる。

【００３２】バリアメタルであるＴｉＮ膜６ａ、６ｂを
２工程に渡って形成した後、図２（ｃ）に示すようにＣ
ＶＤ法と異方性エッチングによりタングステンプラグ７
を形成する。次いで、ＴｉＮ膜６ｂ及びタングステンプ
ラグ７上にアルミニウム配線８を形成して、不純物拡散
層３との電気的接続が完成する。

【００３３】スパッタ法としては、ロングスロースパッ
タ法を用いたが、他の異方性スパッタ法であるコリメー
トスパッタ法を用いても良い。しかしその場合、高圧ス
パッタに移行する際に、多重散乱したスパッタ粒子を基
板表面に到達させるためにコリメータを撤去しておく。
あるいは通常のスパッタ法を用いても、低圧スパッタ時
には多重散乱は減少し、ホールアスペクト比が高い場合
にもホール下部にスパッタ粒子を到達させ、十分な膜厚
を確保することができる。低圧スパッタによるＴｉＮ膜
６ａの形成後、高圧下でのＴｉＮ膜６ｂ形成に移る際に
大気暴露せずに真空保持のまま連続して行うが、一旦大
気暴露した後高圧下スパッタを行ってもバリア性の点で
は同様の効果が得られる。また、高圧下スパッタ時に
は、スパッタ粒子はコンタクトホール下部にほとんど到
達しないが、低圧スパッタによるＴｉＮ膜６ａの形成時
に十分な膜厚が確保されているので電気的接続や信頼性
の点で問題はない。本実施例においてはバリアメタルの
ＴｉＮ膜形成についての例を挙げたが、その他にもＷ、
ＷＳｉ、ＷＮ、ＴｉＷ、ＴａＮ、ＴｉＯＮなどにおいて
も薄膜部Ｔ４を形成しない方法として適用可能である。

【００３４】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような優れた効果を奏する。
半導体装置の製造時において、半導体基板のホール構造
を持つ部分の内部に導体膜を形成する場合、１．０ｍＴ
ｏｒｒ以下の低圧下でスパッタを行った後、続けてもし
くは大気暴露後に１．０ｍＴｏｒｒ以上の高圧下でスパ
ッタを行うことにより、ステップカバレジの良い薄膜形
成ができる。

【図面の簡単な説明】

【図１】本発明の実施例のスパッタ法を説明するための
工程断面図で、（ａ）〜（ｃ）は各工程の状態図であ
る。

【図２】本発明の実施例のスパッタ法を説明するための
工程断面図で、（ａ）〜（ｃ）は各工程の状態図であ
る。

【図３】従来のスパッタ法を説明するための図で、
（ａ）は従来のスパッタ装置の断面図であり、（ｂ）は
（ａ）のスパッタ装置を用いてホール内に導体膜を形成
した場合の半導体基板の断面図である。

【図４】特開平６−１４０３５９号公報により開示され
た金属層堆積法を説明するための図で、（ａ）はコリメ
ートスパッタ装置の断面図であり、（ｂ）は（ａ）のコ
リメートスパッタ装置を用いてホール内に導体膜を形成
した場合の半導体基板の断面図である。

【図５】特開平７−２９２４７４号公報により開示され
た薄膜製造方法を説明するための図で、（ａ）はロング
スロースパッタ装置の断面図であり、（ｂ）は（ａ）の
ロングスロースパッタ装置を用いてホール内に導体膜を
形成した場合の半導体基板の断面図である。

【図６】スパッタ粒子が基板に対してほぼ垂直に入射す
る異方性スパッタを用いてホール内に導体膜を形成する
場合を説明するための工程断面図で、（ａ）〜（ｃ）は
各工程の状態図である。

【符号の説明】

１基板４コンタクトホール６ａ低圧下で形成されたＴｉＮ膜（薄膜）６ｂ高圧下で形成されたＴｉＮ膜（薄膜）１１基板１３ターゲット１６スパッタ粒子１７基板１９ホール２０導体膜３１基板３３ターゲット３６ターゲットから放出されたスパッタ粒子３７コリメータ３８コリメータ通過後のスパッタ粒子３９基板４１ホール４２導体膜５１基板５３ターゲット５６スパッタ粒子５８基板６０ホール６１導体膜７１基板７３ホール７４スパッタ粒子７５導体膜Ｔ１低圧で形成されたＴｉＮ膜のホール上部の形状Ｔ２低圧＋高圧で形成されたＴｉＮ膜のホール上部の
形状Ｔ３従来のスパッタ法で形成された導体膜のオーバー
ハング形状Ｔ４スパッタ粒子が基板に対してほぼ垂直に入射する
異方性スパッタ法で形成された導体膜のホール上部での
薄膜形状

Claims

【特許請求の範囲】

【請求項１】１．０ｍＴｏｒｒ未満の低圧でスパッタを
行う第一の工程と、１．０ｍＴｏｒｒ以上の高圧でスパ
ッタを行う第二の工程よりなることを特徴とするスパッ
タ法。
【請求項２】前記第一の工程と第二の工程により同一種
類の薄膜を形成する請求項１に記載のスパッタ法。
【請求項３】少なくとも前記第一の工程が、ターゲット
から放出されたスパッタ粒子が半導体基板に対して垂直
方向から入射する様に方向付けられる異方性スパッタに
より行われる請求項１に記載のスパッタ法。
【請求項４】異方性スパッタ法がコリメートスパッタ法
である請求項３に記載のスパッタ法。
【請求項５】少なくとも前記第一の工程におけるターゲ
ットと半導体基板の距離が１００ｍｍ以上とされる請求
項１に記載のスパッタ法。