KR100445409B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100445409B1
KR100445409B1 KR1019970030283A KR19970030283A KR100445409B1 KR 100445409 B1 KR100445409 B1 KR 100445409B1 KR 1019970030283 A KR1019970030283 A KR 1019970030283A KR 19970030283 A KR19970030283 A KR 19970030283A KR 100445409 B1 KR100445409 B1 KR 100445409B1
Authority
KR
South Korea
Prior art keywords
thin film
forming
copper thin
semiconductor device
barrier metal
Prior art date
Application number
KR1019970030283A
Other languages
English (en)
Other versions
KR19990006061A (ko
Inventor
김용달
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970030283A priority Critical patent/KR100445409B1/ko
Publication of KR19990006061A publication Critical patent/KR19990006061A/ko
Application granted granted Critical
Publication of KR100445409B1 publication Critical patent/KR100445409B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 콘택홀이 형성된 평탄화절연막 상부에 확산장벽층을 형성하고 상기 확산장벽층 표면을 아르곤가스 분위기에서 플라즈마처리한 다음, 상기 확산장벽층 표면에 핵을 생성시키고 상기 핵을 LPCVD로 성장시켜 상기 콘택홀을 매립하는 제1금속배선을 형성한 다음, 상기 제1금속배선 상부에 PECVD 로 제2금속배선을 형성함으로써 안정된 콘택을 갖는 금속배선을 형성할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 금속배선 형성방법
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 화학기상증착 ( Physical Vapor Deposition, 이하에서 CVD 라 함 ) 방법으로 콘택홀을 매립하여 소자의 특성 및 신뢰성을 향상시킬 수 있도록 하는 기술이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배선재료로 하여 물리기상증착 ( Physical Vapor Deposition, PVD ) 방법의 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법이 가장 널리 이용되고 있다.
또한, CVD 에 의한 구리배선은, 장벽금속과 접합이 좋지 않아 일반적으로 스퍼터링 방법에 의한 구리박막을 접합층으로 사용한다. 그러나, 콘택크기 0.25 ㎛ 이하인 고집적 소자에서의 스퍼터링에 의한 콘택 매립은 10 % 이내의 낮은 단차피복성을 갖고 재현성이 좋지 않아 반도체소자의 특성 및 신뢰성을 저하시키고 반도체소자의 수율 및 생산성을 저하시킴으로써 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 플라즈마 처리공정을 수반하는 LPCVD 및 PECVD 방법을 이용하여 안정된 구리 금속배선을 형성함으로써 반도체소자의 특성, 신뢰성, 수율 및 생산성을 향상시키는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 본 발명의 실시예에 반도체소자의 금속배선 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 반도체기판 2 : 평탄화절연막
3 : 장벽금속층 5 : 핵
6 : 제1구리박막 7 : 제2구리박막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
콘택홀이 형성된 평탄화절연막 상부에 장벽금속층을 형성하는 공정과,
상기 장벽금속층 표면을 플라즈마 처리하는 공정과,
연속적으로, 구리박막을 증착하기 위한 소오스가스를 이용한 PECVD 방법으로 상기 장벽금속층의 표면에 핵을 생성시키는 공정과,
상기 핵을 LPCVD 방법을 성장시켜 제1구리박막을 소정두께 형성하는 공정과,
상기 제1구리박막 상부에 PECVD 방법을 이용한 제2구리박막으로 상기 콘택홀을 포함한 전체표면상부에 형성하는 공정과,
금속배선 마스크를 이용한 사진식각공정으로 상기 제2구리박막 및 제1구리박막을 패터닝하여 금속배선을 형성하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
도 1a를 참조하면, 하부구조물(도시안됨)이 형성된 반도체기판(1) 상부에 평탄화절연막(2)을 형성한다. 이때, 상기 하부구조물은 소자분리막, 워드라인, 비트라인 및 캐패시터를 말한다.
그리고, 금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 평탄화절연막(2)을 식각하여 상기 반도체기판(1)을 노출시키는 콘택홀(10)을 형성한다.
전체표면상부에 Ti/TiN 적층구조의 장벽금속층(3)을 형성한다.
도 1b를 참조하면, 상기 장벽금속층(3) 표면을 아르곤가스 또는 수소가스 분위기에서 플라즈마처리하여 상기 장벽금속층(3) 상부의 자연산화막(미도시)을 제거하고, 표면거칠기를 증가시켜 후속 공정으로 증착되는 박막의 접착특성을 향상시키고, 박막의 증착 초기 핵 생성 위치를 고르게 확보할 수 있도록 한다.
연속적으로, 구리를 증착하기 위한 가스를 반응챔버에 플로우시키는 PECVD 방법으로 상기 장벽금속층(3)의 표면에 핵(5)을 생성시킨다.
도 1c를 참조하면, 플라즈마를 사용하지 않는 LPCVD 방법으로 제1구리박막(6)을 전체표면상부에 증착한다.
이때, 상기 LPCVD 방법은 PECVD 방법보다 단차피복성이 우수한 증착특성을 갖는 방법으로서, 상기 장벽금속층(3) 상부의 핵(5)을 성장시켜 상기 콘택홀(10)을 매립하는 제1구리박막(6)을 형성하는 것이다.
도 1d를 참조하면, 상기 제1구리박막(6) 상부에 PECVD 방법을 이용하여 상기 콘택홀(10)을 포함한 전체표면상부에 제2구리박막(7)을 형성한다.
이때, 상기 PECVD 방법은 상기 LPCVD 방법보다 빠른 증착속도와 단단한 막질을 갖는 증착특성을 갖는다.
후속 공정으로, 금속배선 마스크(미도시)를 이용한 사진식각공정으로 패터닝하여 금속배선을 형성한다.
본 발명의 다른 실시예는, 금속배선물질로 상기 금속배선을 구리박막으로 형성하는 대신에 본 발명과 같은 원리를 이용하여 Al, W, Au, 또는 Ag 등과 같은 거의 모든 금속과 합금을 사용하는 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 큰 단차를 갖는 콘택홀을 CVD 방법으로 매립하여 구리금속배선을 용이하게 형성할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (3)

  1. 콘택홀이 형성된 평탄화절연막 상부에 장벽금속층을 형성하는 공정과,
    상기 장벽금속층 표면을 플라즈마 처리하는 공정과,
    연속적으로, 구리박막을 증착하기 위한 소오스가스를 이용한 PECVD 방법으로 상기 장벽금속층의 표면에 핵을 생성시키는 공정과,
    상기 핵을 LPCVD 방법을 성장시켜 제1구리박막을 소정두께 형성하는 공정과,
    상기 제1구리박막 상부에 PECVD 방법을 이용한 제2구리박막으로 상기 콘택홀을 포함한 전체표면상부에 형성하는 공정과,
    금속배선 마스크를 이용한 사진식각공정으로 상기 제2구리박막 및 제1구리박막을 패터닝하여 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 청구항 1 에 있어서,
    상기 확산장벽층은 Ti/TiN 의 적층구조로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 청구항 1 에 있어서,
    상기 플라즈마 처리공정은 아르곤가스 분위기나 수소가스 분위기 하에서 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019970030283A 1997-06-30 1997-06-30 반도체소자의금속배선형성방법 KR100445409B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030283A KR100445409B1 (ko) 1997-06-30 1997-06-30 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030283A KR100445409B1 (ko) 1997-06-30 1997-06-30 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19990006061A KR19990006061A (ko) 1999-01-25
KR100445409B1 true KR100445409B1 (ko) 2004-11-06

Family

ID=37362315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030283A KR100445409B1 (ko) 1997-06-30 1997-06-30 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100445409B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587028B1 (ko) * 1999-03-25 2006-06-07 주식회사 하이닉스반도체 반도체소자의 구리박막 제조방법
KR100410389B1 (ko) * 2001-06-12 2003-12-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20030002152A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 플라즈마 화학기상증착을 이용한 막의 형성방법
KR20030052806A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체소자의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930006830A (ko) * 1991-09-25 1993-04-22 김광호 금속배선막 형성방법
KR940010206A (ko) * 1992-10-30 1994-05-24 김주용 텅스텐 플러그 형성방법
KR960035840A (ko) * 1995-03-28 1996-10-28 윌리엄 이.힐러 집적 회로의 금속층 사이의 반응을 최소화하기 위한 확산 장벽 삼중층 및 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930006830A (ko) * 1991-09-25 1993-04-22 김광호 금속배선막 형성방법
KR940010206A (ko) * 1992-10-30 1994-05-24 김주용 텅스텐 플러그 형성방법
KR960035840A (ko) * 1995-03-28 1996-10-28 윌리엄 이.힐러 집적 회로의 금속층 사이의 반응을 최소화하기 위한 확산 장벽 삼중층 및 제조 방법

Also Published As

Publication number Publication date
KR19990006061A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
TW423140B (en) High-performance dual-damascene interconnect structures
JPH09135005A (ja) 半導体装置の配線形成方法
KR100331906B1 (ko) 반도체 장치의 제조 방법
JPH07307385A (ja) 半導体素子の多層金属配線の形成方法
KR100445409B1 (ko) 반도체소자의금속배선형성방법
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JP2010040771A (ja) 半導体装置の製造方法
US5948705A (en) Method of forming interconnection line
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
KR100414745B1 (ko) 반도체소자의금속배선형성방법
KR100256825B1 (ko) 반도체소자의 금속배선 형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
JP3329148B2 (ja) 配線形成方法
KR950003222B1 (ko) 반도체 장치의 제조방법
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
JPH05129223A (ja) 半導体装置の製造方法
JPH0529258A (ja) 半導体装置の製造方法
JPH08107148A (ja) 配線構造及び配線構造の形成方法
JP3731497B2 (ja) 半導体装置及びその作製方法
KR19990057894A (ko) 반도체 소자의 금속배선 형성 방법
JPH0234929A (ja) 半導体装置の製造方法
JPH0235753A (ja) 半導体装置の製造方法
JPH06163541A (ja) 集積回路装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee