KR950003222B1 - 반도체 장치의 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체 장치의 제조방법

제 1 도는 종래 기술의 금속 배선 형성을 나타내는 단면도.

제 2 도는 종래 기술에 따르는 금속 라인 적층의 단면도.

제 3 도는 본 발명에 따르는 금속 라인 적층의 단면도이다.

이 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 다층 금속 배선 구조에 있어서 바이어 콘택(Via contact)을 형성한 다음 선택적 텅스텐을 화학 기상 증착(CVD : Chemical Vaper Deposition)법으로 접촉상을 매몰시켜 접촉창 저항을 향상시키는 반도체 장치의 제조방법에 관한 것이다.

종래 기술을 살펴보면, 제 1 도에서 보는 바와 같이 산화막(1)위에 금속 I층(2)을 적층시켜 패턴을 뜬 다음 다시 산화막(3)을 형성시키고 콘택 부위를 노출시킨 후 금속 I층(2)과 금속Ⅱ층(4)사이의 콘택에서 선택적 텅스텐(W)막(5)을 증착시켰다. 즉 금속 I 층(2)이 알루미늄(Al)으로 형성되어 있는 구조로 텅스텐에 의하여 콘택층을 채운 후 스퍼터링(sputtering) 방식으로 알루미늄을 증착시키고 통상의 사진 식각 공정으로 금속 라인을 형성시켰다.

이러한 종래 방식에서 금속 라인의 알루미늄을 기본 재질로 하는 바이어 콘택에서는 통상적인 알루미늄의 스퍼터링으로 금속 라인 I 를 형성시키거나 먼저 선택적 텅스텐을 CVD법으로 콘택을 채우고 스퍼터링으로 금속 라인을 형성시키는 것이었다.

이때 텅스텐을 증착하기 전에 알루미늄의 자연 산화막인 Al₂O₃의 제거는 아르곤(Ar)을 이용하여 스퍼터링 방식의 식각으로 제거하고 실렌(SiH₄) 환원방식으로 텅스텐을 증착하여 콘택을 채운 다음 금속 라인Ⅱ는 통상적인 스퍼터링 방식으로 알루미늄을 증착시킨다.

여러가지 기판 물질, 예를 들면 Si, Al, Cr, Co, Mo, W, Ti, TiN등과 텅스텐 헥사 플루오라이드(WF₆) 사이의 계면 상호 작용에 대한 연구가 하아스타(Anders Harsta)와 잔-오토 카를손(Jan-Otto Carlsson)이 쓴 "CVD of tungsten from tungsten hexafluoride on metals and disilicides "PP.77~83, 1990에 실려 있다.

앞에서 논의 되었던 종래 기술에서는 텅스텐을 증착하기 전 아르곤으로 Al₂O₃를 제거할 때 발생한 손상으로 인하여 선택성이 약화되고 알루미늄과 반응 기체인 WF₆가 반응하여 형성되는 AlF₃에 의하여 콘택 저항이 증가하는 문제점이 있었다.

본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 바이어 콘택을 형성한 다음 선택적 텅스텐을 화학 기상 증착법으로 접촉창 매몰을 형성시키고 기본 재질로 텅스텐을 사용함으로써 AlF₃를 발생시키지 않고 텅스텐을 증착하여 접촉창 저항을 향상시키는 반도체 장치의 제조 방법을 제공하는데 있다.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 반도체 기판상에 절연막을 형성하고 사진 식각 공정으로 콘택을 형성한 다음 금속층을 접착시키기 위하여 얇은 금속층으로 제 1 접착층을 형성하는 공정, 상기한 제 1 접착층 위에 제 1 금속층을 전면에 씌운 다음 제 2 접착층을 형성하는 공정, 상기 제 2 접착층 위에 알루미늄층을 스퍼터링 방식으로 증착시키는 공정, 상기한 알루미늄층 위에 다시 절연막을 씌우고 사진 식각 공정으로 제 1 금속층의 상부가 드러날 때까지 바이어 콘택을 형성하는 공정, 상기한 바이어 콘택에 선택적 텅스텐 막을 채우는 공정, 그 다음 전면에 제 2 금속층을 씌우고 패터닝 하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.

또한 본 발명은 금속 라인을 형성함에 있어서, TiW/W/TiW/Al, Ti/TiN/W/TiW/Al, Ti/TiN/W/Al, Ti/TiN/W/TiN/Al층의 어느 하나로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.

또한 본 발명은 블랭킷(Blanket) 텅스텐을 CVD법으로 증착하며 텅스텐의 두께는 500~1,000Å으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면에 따라 상세히 설명한다.

본 발명의 이해를 돕기 위하여 종래 기술의 도면을 먼저 설명한다.

제 2 도는 종래 기술에 따르는 금속 라인 적층의 단면으로서, 우선 실리콘 기판(11)상에 절연막(12)을 적층시킨 후 통상의 사진 식각 공정을 진행시켜 금속 콘택을 위한 개구부를 형성시킨다(제2a도 참조).

제2b도를 참조하면 Al을 증착시키기 위한 접착층(Glue layer)으로 Ti/TiN이나 TiW(13)을 형성시킨다. 그 다음 콘택을 채울 정도로 Al(16)을 스퍼터링시키고(제2c도 참조) 다시 절연막(17)을 Al층(16)위에 전면 적층시키고 제2d도에서 보는 바와 같이 사진 식각 공정을 거쳐 Al층의 상부에 약간의 흠이 생기도록 패턴을 뜬다. 여기에 제2e도에서 나타난 바와 같이 선택적 텅스텐 막(18)을 콘택을 채울 정도로 증착한다. 그리고 그 위에 Al층(도시되지 않았음)을 스퍼터링시켜 금속 I-금속Ⅱ층 사이의 접속을 완료하게 된다.

이때 접촉창을 형성하면 Al이 드러나게 되고, 이를 선택적 CVD 방법으로 텅스텐을 증착할 때 알루미늄과 반응 기체인 WF₆가 반응하여 AlF₃가 생겨 접촉창 저항이 증가하는 문제점이 있다.

제3a도 내지 제3g도는 본 발명에 따르는 각 공정에 있어서 금속 라인 적층의 단면도로서, 상기한 접촉창 저항이 증가하는 것을 막기 위하여 금속 배선 구조를 변형시킨 구조를 보여준다.

제3a도 및 제3b도는 상기한 제2a도 및 제2b도와 동일한 공정으로 이루어진다. 제3c도에서는 블랭킷 텅스텐(14)을 콘택홀에 채울 정도의 두께만큼 증착하고 그 위에 다시 접착층으로 Ti/TiN이나 TiW(15)를 증착시킨다(제3d도 참조). 그 위에 Al(16)을 스퍼터링 하면 제3e도와 같이 금속 라인의 단면 구조가 샌드위치(sandwitch)구조를 형성한다.

그 다음 통상적인 사진 식각 공정으로 금속 라인 I 을 형성시키고 금속 라인Ⅱ와의 전기적 절연을 위한 절연막(17)을 증착하고 두금속 배선 사이의 콘택을 통상적인 사진 식각 공정으로 진행시키면 제3f도와 같은 구조를 형성시킬 수 있다. 이때 주의할 점은 금속 배선에서 Al과 Ti/TiN 또는 TiW는 식각 공정에서 제거하고 텅스텐이 기저 물질이 되도록 하는 것이 매우 중요하다.

이와 같이 형성된 구조에서 선택적 텅스텐 막(18)을 증착시키면 제3g도와 같이 콘택을 채우는 것이 가능하고 비록 알루미늄과 측면에서 반응한다 할지라도 텅스텐과 텅스텐의 접촉면이 형성되어 콘택 저항의 감소를 가능하게 한다. 그 다음 그 위에 Al층(도시되지 않았음)을 스퍼터링시켜 금속 I-금속 Ⅱ층 사이의 접속을 이루게 된다.

이하, 본 발명의 다른 실시예를 설명하면 제 3 도에서 나타낸 도면중 제3a도~제3e도까지 형성시키는 금속 라인 I 을 Ti/TiN/W/TiW(혹은 Ti/TiN)/Al의 샌드위치 구조로 형성시키는 방법으로 이는 금속 라인을 알루미늄만으로 형성시키는 것 보다도 전기 이동(electro migration)과 스트레스 이동(stress migration)특성의 향상을 가져올 수 있으며 상기한 샌드위치 구조는 다음과 같은 여러가지 형태로 구성시킬 수 있다(구조 I : Ti/TiN/W/Al, 구조 Ⅱ : Ti/TiN/W/TiN/Al, 구조 ⅡI : TiW/W/TiW/Al 등).

이와 같은 구조는 전기 이동과 스트레스 이동 특성을 향상시키며 텅스텐을 CVD에 의한 증착으로 형성시키므로 접촉창을 완전히 채울 수 있고 추후 증착되는 절연막이 접촉창 내부에서 구멍(void)을 형성시키는 문제점을 방지할 수 있다.

또한 금속 라인 I 과 금속 라인Ⅱ의 바이어 콘택의 콘택 면적이 향상되어 작은 콘택에서도 콘택 면적을 증가시킬 수 있어 콘택 저항을 감소시킬 수 있다.

본 발명에 의하면, 장벽(barrier) 금속으로 사용되는 Ti/TiN 증착 후 열처리를 생략하고 블랭킷 텅스텐의 증착을 하여도 장벽 특성을 유지할 수 있으며 접촉창 하부에서 Ti/TiN의 두께가 얇아 알루미늄이 실리콘으로 확산되며 알루미늄 스파이킹(spiking)이 발생하는 문제점도 방지할 수 있다. 또한, 본 구조와 같은 샌드위치 구조는 일반적으로 신뢰성을 향상시킬 수 있고, 선택적 텅스텐과 금속 라인 I 과의 접촉 면적을 넓혀 저항의 감소를 가져온다.

Claims (7)

1. 반도체 기판상에 절연막을 형성하고 사진 식각 공정으로 콘택을 형성한 다음 금속층을 접착시키기 위하여 얇은 금속층으로 제 1 접착층을 형성하는 공정, 상기한 제 1 접착층 위에 제 1 금속층을 전면에 씌운 다음 제 2 접착층을 형성하는 공정, 상기 제 2 접착층 위에 알루미늄층을 스퍼터링 방식으로 증착시키는 공정, 상기한 알루미늄층 위에 다시 절연막을 씌우고 사진 식각 공정으로 제 1 금속층의 상부가 드러날 때까지 바이어 콘택을 형성하는 공정, 상기한 바이어 콘택에 선택적 텅스텐 막을 채우는 공정, 그 다음 전면에 제 2 금속층을 씌우고 패터닝 하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
2. 제 1 항에 있어서, 제 1 금속층으로는 블랭킷 텅스텐을 사용함을 특징으로 하는 반도체 장치의 제조방법.
3. 제 2 항에 있어서, 블랭킷 텅스텐을 증착시킬 때 CVD법으로 이루어지는 특징으로 하는 반도체 장치의 제조방법.
4. 제 2 항 또는 제 3 항에 있어서, 텅스텐의 두께는 500~1,000Å으로 이루어지는 특징으로 하는 반도체 장치의 제조방법.
5. 제 4 항에 있어서, 텅스텐의 두께를 상기한 콘택의 반경보다 크게 하여 콘택을 채움으로써 이루어지는 특징으로 하는 반도체 장치의 제조방법.
6. 제 1 항에 있어서, 제 2 금속층으로는 알루미늄을 사용함을 특징으로 하는 반도체 장치의 제조방법.
7. 제 1 항에 있어서, 제1 및 제 2 접착층으로는 Ti/TiN 또는 TiW층을 사용함을 특징으로 하는 반도체 장치의 제조방법.