KR930020578A - 반도체의 장치의 제조방법 - Google Patents

반도체의 장치의 제조방법 Download PDF

Info

Publication number
KR930020578A
KR930020578A KR1019920004017A KR920004017A KR930020578A KR 930020578 A KR930020578 A KR 930020578A KR 1019920004017 A KR1019920004017 A KR 1019920004017A KR 920004017 A KR920004017 A KR 920004017A KR 930020578 A KR930020578 A KR 930020578A
Authority
KR
South Korea
Prior art keywords
tungsten
semiconductor device
manufacturing
layer
metal layer
Prior art date
Application number
KR1019920004017A
Other languages
English (en)
Other versions
KR950003222B1 (ko
Inventor
박선후
박영욱
이형규
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920004017A priority Critical patent/KR950003222B1/ko
Publication of KR930020578A publication Critical patent/KR930020578A/ko
Application granted granted Critical
Publication of KR950003222B1 publication Critical patent/KR950003222B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

반도체 소자 형성시 콘택의 크기가 감소함에 따라 선택적 텅스텐을 화학기상 증착법에 의하여 접속창을 텅스텐으로 매몰시킨후 스퍼터링 방식으로 금속 배선을 형성시켜 왔다. 여기서 접속창을 형성하면 알루미늄이 드러나고, 이를 선택적 화학 기상 증착으로 텅스텐을 증착하면 알루미늄과 반응 기체인 WF6가 반응하여 AlF3가 생겨 접속창 저항이 증가하므로 금속 배선 구조를 변형시켜서 접속창 형성시 텅스텐이 드러나게 하여 텅스텐 상에서 선택적으로 텅스텐을 증착함으로써 AlF3에 의한 문제를 해결하여 저항 특성을 향상시켰다.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 따르는 금속 라인 적층의 단면도이다.

Claims (7)

  1. 반도체 기판 상에 절연막을 형성하고 사진 식각 공정으로 콘택을 형성한 다음 금속층을 접착시키기 위하여 얇은 금속층으로 제1접착층을 형성하는 공정, 상기한 제1 접착층 위에 제1금속층을 전면에 씌운 다음 다시 제2접착층을 형성하는 공정, 상기 제2접착층 위에 알루미늄층을 스퍼터링 방식으로 증착시키는 공정, 상기한 알루미늄층 위에 다시 절연막을 씌우고 사진 식각 공정으로 제1금속층의 상부가 드러날 때까지 바이어 콘택을 형성하는 공정, 상기한 바이어 콘택에 선택적 텅스텐 막을 채우는 공정, 그 다음 전면에 제2금속층을 씌우고 패터닝 하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 제1금속층으로는 블랭킷 텅스텐을 사용함을 특징으로 하는 반도체 장치의 제조방법.
  3. 제2항에 있어서, 블랭킷 텅스텐을 증착시킬 때 CVD법으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제2항 또는 제3항에 있어서, 텅스텐의 두께는 500∼1,000Å으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제4항에 있어서, 텅스텐의 두께를 상기한 콘택의 반경보다 크게 하여 콘택을 채움으로써 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제1항에 있어서, 제2금속층으로는 알루미늄을 사용함을 특징으로 하는 반도체 장치의 제조방법.
  7. 제1항에 있어서, 제1 및 제2접착층으로는 Ti/TiN 또는 TiW층을 사용함을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004017A 1992-03-11 1992-03-11 반도체 장치의 제조방법 KR950003222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920004017A KR950003222B1 (ko) 1992-03-11 1992-03-11 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004017A KR950003222B1 (ko) 1992-03-11 1992-03-11 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR930020578A true KR930020578A (ko) 1993-10-20
KR950003222B1 KR950003222B1 (ko) 1995-04-06

Family

ID=19330274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004017A KR950003222B1 (ko) 1992-03-11 1992-03-11 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR950003222B1 (ko)

Also Published As

Publication number Publication date
KR950003222B1 (ko) 1995-04-06

Similar Documents

Publication Publication Date Title
KR860700312A (ko) 집적회로 소자용 확산 장벽층 및 그 형성방법
KR940010214A (ko) 반도체 소자의 금속콘택 형성방법
KR930020578A (ko) 반도체의 장치의 제조방법
KR950004499A (ko) 반도체 장치의 금속배선 형성방법
KR100336655B1 (ko) 반도체 소자의 금속 배선 형성방법
JP2829143B2 (ja) 半導体装置の製造方法
KR950007958B1 (ko) 반도체장치의 제조방법
KR950021108A (ko) 반도체 소자의 금속배선 형성방법
KR980005421A (ko) 반도체 소자의 금속 배선 형성방법
KR920010864A (ko) 평탄화된 금속배선 형성방법
KR950021425A (ko) 다층 금속배선 형성방법
KR970072313A (ko) 반도체 금속박막의 배선방법
KR960035803A (ko) 반도체 소자의 제조방법
KR980006132A (ko) 반도체 소자의 금속 배선 형성방법
KR970052242A (ko) 반도체 소자의 금속배선 형성방법
KR950009930A (ko) 반도체 소자의 금속배선 형성방법
KR930011117A (ko) 블랭킷 cvd텅스텐 형성방법
KR970052186A (ko) 반도체 소자 제조 방법
KR900019151A (ko) 반도체 장치의 제조방법
KR930024117A (ko) 반도체 장치의 다층배선 형성방법
KR970018097A (ko) 반도체장치의 접촉구 매몰방법
KR970077219A (ko) 반도체 장치의 다층 배선 형성 방법
KR980005554A (ko) 반도체 소자의 금속 배선 형성방법
KR930011196A (ko) 반도체장치의 다층배선 형성방법
KR940016505A (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060307

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee