KR100336655B1 - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR100336655B1
KR100336655B1 KR1019950050490A KR19950050490A KR100336655B1 KR 100336655 B1 KR100336655 B1 KR 100336655B1 KR 1019950050490 A KR1019950050490 A KR 1019950050490A KR 19950050490 A KR19950050490 A KR 19950050490A KR 100336655 B1 KR100336655 B1 KR 100336655B1
Authority
KR
South Korea
Prior art keywords
metal
tin
forming
thin film
semiconductor device
Prior art date
Application number
KR1019950050490A
Other languages
English (en)
Other versions
KR970052243A (ko
Inventor
서환석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950050490A priority Critical patent/KR100336655B1/ko
Publication of KR970052243A publication Critical patent/KR970052243A/ko
Application granted granted Critical
Publication of KR100336655B1 publication Critical patent/KR100336655B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 특히 금속배선 형성과정 중 콘택 구조에서 배선 금속과 Si사이에 확산으로 인한 정션실패를 방지하기 위한 목적으로 존재하는 확산 방지금속 증착과정이 존재하는데, 차세대 배선 재료로 사용되어질 Cu의 확산방지금속으로 기존의 TiN층 상부에 Al을 소정두께 증착하여 소자 작동시 Al이 Cu보다 먼저 TiN내로 확산해 들어가 Al2O3를 형성시켜 Cu의 확산 경로를 차단하는 효과를 가져오게 함으로써 확산방지 성능을 향상시키는 금속배선 형성방법이다.

Description

반도체 소자의 금속배선 형성 방법
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 특히 금속배선 형성과정 중 콘택 구조에서 배선 금속과 Si 사이에 확산으로 인한 정션실패(junction failure)를 방지하기 위한 목적으로 존재하는 확산방지금속(barrier metal) 증착과정이 존재하는데, 본 발명은 차세대 배선 재료로 사용할 Cu의 확산방지금속으로 기존의 TiN층 상부에 Al을 증착함으로써 확산방지 성능을 향상시키는 반도체 소자의 금속배선 형성방법에 관한 것이다.
현재 반도체 소자에서 배선 금속으로 사용되고 있는 것은 Al이며, 이때 확산방지금속으로 사용되고 있는 것은 TiN이다. 그러나 반도체 소자의 집적도가 더욱 커지게 되어 선폭이 더욱 감소하게 되면 Al은 일렉트로 마이그레이션(electro migration) 현상과 도선의 저항 증가로 인한 신호전달시간 지연 현상 때문에 배선 재료로서 한계에 도달할 것으로 예상되며, 따라서 배선 금속은 Al보다 비 저항이 낮고 일렉트로 마이그레이션에 저항성 이 큰 Cu 특히, 화학 기상증착법으로 증착된 Cu로 대체 될 전망이다.
그러나 기존의 확산방지금속으로 사용되고 있는 TiN은 Cu의 확산방지금속으로는 큰 역할을 못하는 문제점이 있으며, 새로운 확산방지금속으로 TiN 이외에 Ta, TaN, Ta2N, W, W2N, 그밖에 실리사이드나 삼원계 비정질 화합물 등이 Cu와 Si 사이에서 확산방지 금속으로 연구되고 있는 실정이다.
따라서 본 발명은 상기의 문제점을 해결하기 위한 것으로, 본 발명에서는 Cu의 확산방지금속으로 기존에 사용되고 있는 TiN, 예컨데, 물리 기상증착법(Physical Vapor Deposition; 이하 PVD라 칭함.) 또는 화학기상증착법(Chemical Vapor Deposition; 이하 CVD라 칭함)을 사용하여 증착한 TiN위에 Al을 소정두께 증착한 후 Cu를 증착하여 확산방지 성능을 개선시키는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 금속배선 형성을 위한 소정형상의 콘택홀을 형성하는 단계와,
전체구조 상부에 Ti 금속박막을 증착하는 단계와,
상기 Ti 금속박막층 상부에 TiN 금속박막을 증착하는 단계와,
전체구조 상부에 Al 금속을 증착하는 단계와,
상기 Al 금속박막층 상부에 Cu 금속을 증착하는 단계로 구성되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 상세한 설명을 하기로 한다.
제 1도와 제 2도는 Al배선 재료를 사용할 경우의 콘택 구조를 도시한 도면이다.
상기 도면에 있어서, Al(4)의 확산방지금속으로 사용되고 있는 TiN(2)은 특히 PVD-TiN의 경우 후속 열처리(barrier metal anneal), CVD-TiN의 경우 증착후 대기노출이란 방법을 통해 TiN(2) 내로 산소를 인위적으로 함유시키는 과정이 존재한다.
이때, 상기 산소함유과정에 의해 TiN 내에 포함된 산소는 Al(4) 확산시 TiN(2)내의 결정입계 등의 확산경로에서 이후 증착되는 Al(4)과 반응하여 Al2O3를 형성시킴으로써 결정입계 등을 차단하여 Al과 Si의 확산을 방해하는 역할을 하게된다.
그러나 금속배선 재료로 Cu를 사용할 경우, Cu는 산소와의 반응성이 적기 때문에 TiN내로 Cu가 확산해 들어오면 별다른 산화물을 형성시키지 않고 그대로 결정 입계를 통과하여 Si으로 확산하게 되어 TiN의 확산방지 성능이 Al의 경우만큼 발휘되지 못하게 된다.
제 3 도는 본 발명에서 제시한 Cu배선 재료를 사용할 경우의 콘택 구조를 도시한 도면으로서, 콘택홀(11)의 상부에 적층된 층의 순서는 상부로부터 Cu(6)/Al(4)/TiN(2)/Ti(1)/Si(10) 로 되어 있다.
이 경우 Cu(6)와 TiN(2) 사이에 50∼500Å 정도의 Al 층(4)이 존재하게 되며, 소자 작동시 Al(4)이 Cu(6)보다 먼저 TiN(2)내로 확산해 들어가 Al2O3를 형성시켜 Cu의 확산 경로를 차단하는 효과를 가져오는 것이다.
상기와 같은 방법을 통하여 Cu(6)와 TiN(2)사이에 Al 층(4)을 증착시켜 확산방지성능을 개선시키고, 또한 이러한 개선 효과 때문에 CVD 방법에 의한 Cu 증착시 접착층(glue layer)로서 Al을 사용하려는 것이 본 발명의 요지이다.
상기 본 발명에 의한 TiN과 배선 금속(Al 제외한 금속)사이의 Al 층을 증착하는 공정은 Cu 이외에 W, Au, Ag 및 다른 모든 배선 재료에 대해서도 모두 확산방지막 성능 향상의 효과를 발휘할 수 있다.
아울러, 본 발명에 의한 방법은 Cu의 확산방지금속으로 다른 재료를 사용하는 것이 아니라, 기존의 Al의 확산방지금속으로 사용되고 있는 TiN을 그대로 사용하므로 종래의 TiN 증착 장비(PVD 또는 CVD)를 그대로 사용하며, 또한 기존의 TiN 증착 기술을 그대로 Cu의 확산방지금속 증착 기술로 이용할 수가 있다.
또한 향후 Cu의 증착방법은 CVD 방법일 것이므로 CVD-Cu 박막이 자랄 수 있는 접착층이 먼저 연구되어야 CVD-Cu의 증착 기술이 체계적으로 연구될 수 있을 것이므로 Cu의 확산방지 금속을 먼저 결정하는 것이 중요하다.
제 1 도와 제 2 도는 Al을 금속배선재료로 사용한 경우의 콘택구조를 도시한 도면
제 3 도는 본 발명의 방법에 따라 Cu를 금속배선재료로 사용한 경우의 콘택구조를 도시한 도면
※ 도면의 주요부분에 대한 부호의 설명
1 : Ti 박막층 2 : TiN 박막층
3 : Ti(웨팅층) 4 : Al 금속층
5 : W 플러그 6 : Cu 금속층
10 : Si 11 : 콘택홀

Claims (4)

  1. 반도체 기판 상부에 금속배선 형성을 위한 소정형상의 콘택홀을 형성하는 단계와,
    전체구조 상부에 Ti 금속박막을 증착하는 단계와,
    상기 Ti 금속박막층 상부에 TiN 금속박막을 증착하는 단계와,
    전체구조 상부에 Al 금속을 증착하는 단계와,
    상기 Al 금속박막층 상부에 Cu 금속을 증착하는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서
    상기 Al 금속박막층의 두께는 50∼500Å 인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서
    상기 TiN 금속박막 형성시 CVD 또는 PVD 방법으로 증착되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서
    상기 배선 금속으로서 Cu 이외 W, Au, Ag중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019950050490A 1995-12-15 1995-12-15 반도체 소자의 금속 배선 형성방법 KR100336655B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050490A KR100336655B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050490A KR100336655B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR970052243A KR970052243A (ko) 1997-07-29
KR100336655B1 true KR100336655B1 (ko) 2002-11-07

Family

ID=37479930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050490A KR100336655B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100336655B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420598B1 (ko) * 2001-11-28 2004-03-02 동부전자 주식회사 알루미늄을 이용한 구리 확산 방지 막 형성방법
KR100575332B1 (ko) * 1998-06-30 2006-08-03 주식회사 하이닉스반도체 반도체 소자의 메탈 콘택 형성 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001543A (ko) * 1999-06-05 2001-01-05 김기범 구리 배선 구조를 가지는 반도체 소자 제조 방법
KR100702803B1 (ko) * 2005-12-28 2007-04-03 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575332B1 (ko) * 1998-06-30 2006-08-03 주식회사 하이닉스반도체 반도체 소자의 메탈 콘택 형성 방법
KR100420598B1 (ko) * 2001-11-28 2004-03-02 동부전자 주식회사 알루미늄을 이용한 구리 확산 방지 막 형성방법

Also Published As

Publication number Publication date
KR970052243A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
US6410986B1 (en) Multi-layered titanium nitride barrier structure
KR940016626A (ko) 반도체장치 및 그 제조방법
US5994775A (en) Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same
KR100205301B1 (ko) 금속배선구조 및 형성방법
KR100336655B1 (ko) 반도체 소자의 금속 배선 형성방법
KR940010214A (ko) 반도체 소자의 금속콘택 형성방법
KR100559030B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
US6054771A (en) Interconnection system in a semiconductor device
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
KR100214273B1 (ko) 반도체 소자의 금속배선 형성방법
KR940008374B1 (ko) 반도체 소자의 금속배선 방법
KR100587657B1 (ko) 이씨피공정에서의 터미날 효과 최소화 방법
KR100267104B1 (ko) 다층확산방지막을이용한반도체장치의콘택형성방법
KR100223332B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100220936B1 (ko) 반도체 소자의 금속배선 형성방법
KR100633685B1 (ko) 반도체 소자의 금속배선 형성방법
KR100414745B1 (ko) 반도체소자의금속배선형성방법
KR0156126B1 (ko) 반도체장치의 콘택형성방법
KR100373364B1 (ko) 금속배선 형성방법
KR100252915B1 (ko) 반도체소자의 배선구조 및 형성방법
KR100357194B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100252764B1 (ko) 반도체장치의다층금속배선형성방법
KR20020053190A (ko) 반도체 제조 공정의 확산 방지막 형성 방법
KR19980015329A (ko) 장벽금속층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100423

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee