KR100587657B1 - 이씨피공정에서의 터미날 효과 최소화 방법 - Google Patents

이씨피공정에서의 터미날 효과 최소화 방법 Download PDF

Info

Publication number
KR100587657B1
KR100587657B1 KR1020030102211A KR20030102211A KR100587657B1 KR 100587657 B1 KR100587657 B1 KR 100587657B1 KR 1020030102211 A KR1020030102211 A KR 1020030102211A KR 20030102211 A KR20030102211 A KR 20030102211A KR 100587657 B1 KR100587657 B1 KR 100587657B1
Authority
KR
South Korea
Prior art keywords
layer
ecp
forming
seed layer
terminal effect
Prior art date
Application number
KR1020030102211A
Other languages
English (en)
Other versions
KR20050069778A (ko
Inventor
홍지호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030102211A priority Critical patent/KR100587657B1/ko
Priority to US11/027,514 priority patent/US20050153545A1/en
Publication of KR20050069778A publication Critical patent/KR20050069778A/ko
Application granted granted Critical
Publication of KR100587657B1 publication Critical patent/KR100587657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 ECP공정에서의 터미날 효과 최소화하는 반도체 제조방법에 관한 것으로서, 에칭 공정에 의해 형성된 다마신 패턴 상부에 배리어 메탈층을 형성하는 단계, 상기 배리어 메탈층 표면에 Ag층을 형성하는 단계, 상기 Ag층을 시드층으로 하여 ECP 공정에 의해 Cu층을 형성하는 단계 및 어닐링 공정과 Cu CMP를 공정을 거쳐 최종적인 Cu 배선을 형성하는 단계로 구성되는 것을 특징으로 한다.
본 발명에 의해서 얇아진 두께에서도 낮은 비저항을 가지는 시드층을 형성함으로써 ECP 공정 진행시 발생하는 터미널 효과를 방지함으로서 균일도를 향상 시킬 수 있는 장점이 있다.
터미날 효과, 시드 층, 비저항, 균일도

Description

이씨피공정에서의 터미날 효과 최소화 방법{Termial effect minimizing method in ECP process}
도1은 본 발명에 의한 반도체 제조방법
본 발명은 ECP(Electrochemical Plating)공정에서의 터미날 효과 최소화 방법에 관한 것으로서, 특히 Cu 시드층보다 낮은 비저항을 가진 Ag 시드층을 형성함으로써 ECP 공정 진행시 터미널 효과에 의한 균일도 저하를 해결하기 위한 터미널 효과를 최소화하기 위한 방법에 관한 것이다."
일반적으로 ECP방법에 의한 Cu 배선 형성시에 저항이 낮은 시드층이 필요하며, 이러한 시드층으로서는 PVD 공정에 의한 Cu 시드층이 주로 사용되어져 왔다.
그러나, 반도체 소자의 집적도가 계속하여 높아져, 점차 배선의 디멘젼이 감소하는 경향을 고려할 때 Cu 시드층의 두께를 점차 감소시킬 수 밖에 없으나, 시드층은 낮은 비저항을 가져야 하나 Cu 시드층의 경우 얇아진 두께에 의하여 증가된 비저항값을 가지며 ECP 공정으로 형성된 최종 Cu layer 두께의 균일도가 악화되는 현상인 터미널 효과를 야기시키게 된다.
특히 이러한 터미널 효과는 200mm 공정에서 보다는 300mm에서와 같이 큰 사이즈의 웨이퍼에서 필름의 균일도 제어를 더욱 어렵게 하여, 배선 디멘젼의 감소에도 지속적으로 낮은 비저향을 가지는 시드층이 요구되고있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기한 종래의 기술이 가지는 단점을 개선하기 위하여 Cu 시드층보다 낮은 비저항을 가진 Ag 시드층을 형성함으로써 ECP 공정 진행시 터미널 효과에 의한 균일도 저하를 해결하기 위한 터미널 효과를 최소화하기 위한 방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위하여, 본 발명은 ECP공정에서의 터미날 효과 최소화하는 반도체 제조방법에 있어서, 에칭 공정에 의해 형성된 다마신 패턴 상부에 배리어 메탈층을 형성하는 단계, 상기 배리어 메탈층 표면에 Ag층을 형성하는 단계, 상기 Ag층을 시드층으로 하여 ECP 공정에 의해 Cu층을 형성하는 단계 및 어닐링 공정과 Cu CMP를 공정을 거쳐 최종적인 Cu 배선을 형성하는 단계로 구성되는 것을 특징으로 한다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
이하, 도1을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
에칭 공정으로 형성된 싱글 다마신(Damascene;상감기법) 또는 다마신 패턴(1)에 시드용 층을 증착할 수 있도록 베리어 메탈층(2)을 형성한 후(도1a 참조), 배리어 메탈 층(2) 표면에 종래의 Cu 시드층이 가지는 두께가 감소함에 따라 비저항 값이 증가한다는 단점을 개선하기 위하여 Ag 시드층(3)을 ELP(ElectroLess plating) 공정, ECP(ElectroChemical Plataing) 공정, PVD(Physical Vapor Deposition)공정, CVD(Chemical Vapor Deposition)공정 또는 ALD(Atomic Layer Deposition)공정으로 형성하여 Cu diffusion을 방지하도록 한다(도1b참조).
이후 Ag 층(3)을 시드 층으로 하여 ECP 공정에 의해 Cu 층(4)을 형성한 후(도1c참조), 열적 안정성을 얻기 위한 어닐링 공정화 Cu CMP 공정에 의해서 최종적인 Cu 배선(5)을 형성한다(도1d 참조).
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
상술한 바와 같이 본 발명의 EPC공정에서의 터미널 효과를 최소화하는 반도체 제조방법은 얇아진 두께에서도 낮은 비저항을 가지는 시드층을 형성함으로써 ECP 공정 진행시 발생하는 터미널 효과를 방지함으로서 균일도를 향상 시킬 수 있는 장점이 있다.

Claims (2)

  1. ECP공정에서의 터미날 효과 최소화하는 반도체 제조방법에 있어서,
    에칭 공정에 의해 형성된 다마신 패턴 상부에 배리어 메탈층을 형성하는 단계;
    상기 배리어 메탈층 표면에 Ag층을 형성하는 단계;
    상기 Ag층을 시드층으로 하여 ECP 공정에 의해 Cu층을 형성하는 단계; 및
    어닐링 공정과 Cu CMP를 공정을 거쳐 최종적인 Cu 배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 ECP 공정에서의 터미날 효과를 최소화하는 반도체 제조방법.
  2. 제 1항에 있어서,
    상기 Ag층은 ELP공정, ECP공정, PVD공정, CVD공정 또는 ALD공정으로 형성하는 것을 특징으로 하는 ECP 공정에서의 터미날 효과를 최소화하는 반도체 제조방법.
KR1020030102211A 2003-12-31 2003-12-31 이씨피공정에서의 터미날 효과 최소화 방법 KR100587657B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030102211A KR100587657B1 (ko) 2003-12-31 2003-12-31 이씨피공정에서의 터미날 효과 최소화 방법
US11/027,514 US20050153545A1 (en) 2003-12-31 2004-12-30 Methods of forming copper interconnections using electrochemical plating processes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030102211A KR100587657B1 (ko) 2003-12-31 2003-12-31 이씨피공정에서의 터미날 효과 최소화 방법

Publications (2)

Publication Number Publication Date
KR20050069778A KR20050069778A (ko) 2005-07-05
KR100587657B1 true KR100587657B1 (ko) 2006-06-08

Family

ID=34737967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030102211A KR100587657B1 (ko) 2003-12-31 2003-12-31 이씨피공정에서의 터미날 효과 최소화 방법

Country Status (2)

Country Link
US (1) US20050153545A1 (ko)
KR (1) KR100587657B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1845554A3 (en) * 2006-04-10 2011-07-13 Imec A method to create super secondary grain growth in narrow trenches
CN103474394B (zh) * 2013-09-11 2015-07-08 华进半导体封装先导技术研发中心有限公司 免金属cmp的tsv工艺方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136693A (en) * 1997-10-27 2000-10-24 Chartered Semiconductor Manufacturing Ltd. Method for planarized interconnect vias using electroless plating and CMP
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
DE59810471D1 (de) * 1998-08-07 2004-01-29 Fritz-Herbert Frembgen Verfahren und Vorrichtung zum elektrochemischen Bearbeiten von Werkstücken
US6287968B1 (en) * 1999-01-04 2001-09-11 Advanced Micro Devices, Inc. Method of defining copper seed layer for selective electroless plating processing
US6100181A (en) * 1999-05-05 2000-08-08 Advanced Micro Devices, Inc. Low dielectric constant coating of conductive material in a damascene process for semiconductors
US6130157A (en) * 1999-07-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Method to form an encapsulation layer over copper interconnects
US6326305B1 (en) * 2000-12-05 2001-12-04 Advanced Micro Devices, Inc. Ceria removal in chemical-mechanical polishing of integrated circuits
US7304388B2 (en) * 2003-06-26 2007-12-04 Intel Corporation Method and apparatus for an improved air gap interconnect structure
US20050095854A1 (en) * 2003-10-31 2005-05-05 Uzoh Cyprian E. Methods for depositing high yield and low defect density conductive films in damascene structures
US20050095855A1 (en) * 2003-11-05 2005-05-05 D'urso John J. Compositions and methods for the electroless deposition of NiFe on a work piece

Also Published As

Publication number Publication date
US20050153545A1 (en) 2005-07-14
KR20050069778A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
JP5503147B2 (ja) 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層
US20020024142A1 (en) Semiconductor device and manufacturing method of the same
US7229922B2 (en) Method for making a semiconductor device having increased conductive material reliability
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
US8039395B2 (en) Technique for forming embedded metal lines having increased resistance against stress-induced material transport
US7479687B2 (en) Deep via seed repair using electroless plating chemistry
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100450738B1 (ko) 알루미늄 금속 배선 형성방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR100587657B1 (ko) 이씨피공정에서의 터미날 효과 최소화 방법
TW200301524A (en) Method for improving electromigration performance of metallization features through multiple depositions of binary alloys
KR100587658B1 (ko) 이씨피공정에서의 터미날 효과 최소화 방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
KR100685902B1 (ko) 반도체 소자의 금속 배선 및 그 제조 방법
US6756303B1 (en) Diffusion barrier and method for its production
KR100672726B1 (ko) 반도체 소자의 금속배선 형성방법
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100454257B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
KR100858873B1 (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법
US7820544B2 (en) Method for forming metal wiring of semiconductor device and a semiconductor device manufactured by the same
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법
KR100662967B1 (ko) 실리사이드를 이용한 반도체 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee