KR950021425A - 다층 금속배선 형성방법 - Google Patents

다층 금속배선 형성방법 Download PDF

Info

Publication number
KR950021425A
KR950021425A KR1019930030863A KR930030863A KR950021425A KR 950021425 A KR950021425 A KR 950021425A KR 1019930030863 A KR1019930030863 A KR 1019930030863A KR 930030863 A KR930030863 A KR 930030863A KR 950021425 A KR950021425 A KR 950021425A
Authority
KR
South Korea
Prior art keywords
metal wiring
etching
metal layer
forming
layer
Prior art date
Application number
KR1019930030863A
Other languages
English (en)
Other versions
KR960014462B1 (ko
Inventor
김춘환
최동규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930030863A priority Critical patent/KR960014462B1/ko
Publication of KR950021425A publication Critical patent/KR950021425A/ko
Application granted granted Critical
Publication of KR960014462B1 publication Critical patent/KR960014462B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 다충 금속배선 형성 방법에 있어서, 웨이퍼 상에 하부금속층(1)을 실제 하부금속층의 중착 두께보다 두껍게 중착하는 단계, 상기 하부금속층(1)의 위쪽 일부만을 식각하되 위쪽 일부중에서도 이후에 중착되는 상부 금속층과 접속하는 역활을 하는 제1금속배선(1')만을 남겨놓고 식각하는 단계, 상기 제1금속배선(1') 이외의 하부금속충(1) 소정부위를 식각하여 재2금속배건 (1")을 형성시키는 단계, 웨이퍼 전체구조 상부에 절연막(2)을 형성하고 다시 상기 제 1금속배선(1')의 표면이 노출될때까지 상기 절연막(2)을 식각하는 단계, 웨이퍼 전 체 구조 상부에 상부금속층(3)을 증착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 다충 금속배선 형성방법.

Description

다층 금속배선 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1f도는 본 발명에 따른 다층 금속배선 형성 공정도.

Claims (1)

  1. 반도체 소자의 다층 금속배선 형성 방법에 있어서, 웨이퍼 상에 하부금속층(1)을 실제 하부금속층의 증착 두께보다 두껍게 증착하는 단계, 상기 하부금속층(1)의 위쪽 일부만을 식각하되 위쪽 일부중에서도 이후에 증착되는 상부 금속층과 접속하는 역활을 하는 제1금속배선(1')만을 남겨놓고 식각하는 단계, 상기 제1금속배선(1') 이외의 하부금속층(1) 소정부위를 식각하여 제2금속배선(1'')을 형성하는 단계, 웨이퍼 전체구조 상부에 절연막(2)을 형성하고 다시 상기 제1금속배선(1')의 표면이 노출될때까지 상기 절연막(2)을 식각하는 단계, 웨이퍼 전체구조 상부에 상부금속층(3)을 증착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 다층 금속배선 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930030863A 1993-12-29 1993-12-29 다층 금속배선 형성 방법 KR960014462B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930030863A KR960014462B1 (ko) 1993-12-29 1993-12-29 다층 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030863A KR960014462B1 (ko) 1993-12-29 1993-12-29 다층 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR950021425A true KR950021425A (ko) 1995-07-26
KR960014462B1 KR960014462B1 (ko) 1996-10-15

Family

ID=19373834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030863A KR960014462B1 (ko) 1993-12-29 1993-12-29 다층 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR960014462B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018080125A1 (ko) * 2016-10-24 2018-05-03 주식회사 엘지화학 절연층 제조방법 및 다층인쇄회로기판 제조방법

Also Published As

Publication number Publication date
KR960014462B1 (ko) 1996-10-15

Similar Documents

Publication Publication Date Title
KR930009023A (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법
KR940010214A (ko) 반도체 소자의 금속콘택 형성방법
KR950004499A (ko) 반도체 장치의 금속배선 형성방법
KR950021425A (ko) 다층 금속배선 형성방법
KR100336655B1 (ko) 반도체 소자의 금속 배선 형성방법
KR970008491A (ko) 반도체장치의 다층배선 형성방법
KR960042957A (ko) 반도체 소자의 확산방지층 형성방법
KR970018413A (ko) 반도체장치의 다층배선 형성방법
KR960002681A (ko) 다층 금속배선 형성방법
KR930006880A (ko) 반도체 소자의 보호막 형성방법
KR970052414A (ko) 반도체 장치의 콘택 홀에 금속을 채우는 방법
KR980005554A (ko) 반도체 소자의 금속 배선 형성방법
KR960005871A (ko) 반도체 소자의 다층금속 배선형성방법
KR950009930A (ko) 반도체 소자의 금속배선 형성방법
KR970077219A (ko) 반도체 장치의 다층 배선 형성 방법
KR950001952A (ko) 반도체 소자의 다층 금속배선 형성 방법
KR970052941A (ko) 반도체 소자의 금속배선방법
KR960030326A (ko) 반도체 소자의 금속배선 형성방법
KR960026233A (ko) 반도체 장치의 금속 배선 방법
KR960026402A (ko) 반도체 소자 제조 방법
KR940016691A (ko) 반도체 소자의 금속박막 증착방법
KR920020692A (ko) 반도체 장치의 제조방법
KR970030658A (ko) 반도체장치의 배선 형성방법
KR930006837A (ko) 금속접착층을 이용한 텅스텐 선택증착방법
KR960035803A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee