KR970008491A - 반도체장치의 다층배선 형성방법 - Google Patents
반도체장치의 다층배선 형성방법 Download PDFInfo
- Publication number
- KR970008491A KR970008491A KR1019950021395A KR19950021395A KR970008491A KR 970008491 A KR970008491 A KR 970008491A KR 1019950021395 A KR1019950021395 A KR 1019950021395A KR 19950021395 A KR19950021395 A KR 19950021395A KR 970008491 A KR970008491 A KR 970008491A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- contact hole
- forming
- layer
- metal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53219—Aluminium alloys
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
반도체장치의 다층배선 형성방법에 대해 기재되어 있다.
이는, 평탄한 절연층에 콘택홀을 형성하는 제1공정, 콘택홀이 형성된 결과물 상에 스퍼터링방법을 사용하여 금속층을 형성하는 제2공정 및 금속층을 고압 리플로우 함으로써 콘택홀을 매몰하는 제3공정을 포함하는 것을 특징으로 한다.
따라서, 고집적 소자에서 요구하는 평탄한 배선을 구현할 수 있으며, 콘택홀을 완전히 매몰하여 보이드의 발생을 억제할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3E도는 본 발명의 일 실시예에 의한 다층배선 형성방법을 설명하기 위한 단면도들이다.
Claims (15)
- 평탄한 절연층에 콘택홀을 형성하는 제1공정; 상기 콘택홀이 형성된 결과몰 상에 스퍼터링방법을 사용하여 금속층을 형성하는 제2공정; 및 상기 금속층을 고압 리플로우 함으로써 상기 콘택홀을 매몰하는 제3공정을 포함하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제1항에 있어서, 상기 제2공정에서, 상기 콘택홀의 상부에서 오버행이 형성될 정도의 두께로 금속층을 증착하는 것을 특징으로하는 반도체장치의 다층배선 형성방법.
- 제2항에 있어서, 상기 금속층은 알루미늄 또는 알루미늄합금으로 형성되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제1항에 있어서, 상기 금속층은 상온(room temperature) 이상의 온도에서 증착하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 반도체기판 상에 제1 및 제2절연층을 차례로 형성하는 제1공정; 상기 제2절연층 및 제1절연층을 부분적으로 식각하여 콘택홀을 형성하는 제2공정; 상기 콘택홀에 의해 노출된 부분의 제1 및 제2절연층을 HF로 식각하여 상기 콘택홀의 상부에 턱을 형성하는 제3공정; 결과물 상에 금속물질을 증착하는 제4공정; 및 상기 금속물질을 고압 리플로우함으로써 콘택홀을 매몰하는 제5공정을 포함하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제5항에 있어서, 상기 콘택홀은 바닥의 크기가 0.7㎛ 이하이고, 어스펙트비가 2 이상인 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제5항에 있어서, 상기 제2절연층은 HF용액에 대해 상기 제1절연층을 구성하는 물질과는 그 식각율이 다른 물질로 형성되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제7항에 있어서, 상기 제2절연층은 HF용액에 대해 상기 제1절연층을 구성하는 물질보다 식각율이 느린 물질로 형성되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제8항에 있어서, 상기 제1절연층은 보론-인을 함유한 실리콘 또는 USG로 형성되고, 상기 제2절연층은 실리콘질화막 또는 P-실래인으로 형성되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제5항에 있어서, 상기 제2절연층 상에, HF에 대해 상기 제2절연층과 식각율이 다른 물질로 구성된 1층 이상의 절연층을 형성하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제5항에 있어서, 상기 제2절연층 상에 제1절연층을 구성하는 물질로 구성된 제3절연층을 형성하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제11항에 있어서, 상기 제2절연층은, 제1절연층표면으로부터 상기 제1 및 제3절연층의 두께를 합한 두께의 1/2 이상의 위치를 형성하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제5항에 있어서, 상기 제4공정 전에, 상기 콘택홀이 형성된 결과물 상에 장벽층을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제13항에 있어서, 상기 장벽층은 티타늄 또는 티타늄 나이트라이드로, 500Å 이상의 두께로 형성되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제5항에 있어서, 상기 금속층은 알루미늄 또는 알루미늄 합금으로 2,000Å 이상의 두께로 형성되는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950021395A KR100189967B1 (ko) | 1995-07-20 | 1995-07-20 | 반도체장치의 다층배선 형성방법 |
JP19247096A JP3745460B2 (ja) | 1995-07-20 | 1996-07-22 | 半導体装置の配線形成方法 |
US09/482,584 US6355554B1 (en) | 1995-07-20 | 2000-01-13 | Methods of forming filled interconnections in microelectronic devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950021395A KR100189967B1 (ko) | 1995-07-20 | 1995-07-20 | 반도체장치의 다층배선 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970008491A true KR970008491A (ko) | 1997-02-24 |
KR100189967B1 KR100189967B1 (ko) | 1999-06-01 |
Family
ID=19421048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950021395A KR100189967B1 (ko) | 1995-07-20 | 1995-07-20 | 반도체장치의 다층배선 형성방법 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3745460B2 (ko) |
KR (1) | KR100189967B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7335588B2 (en) * | 2005-04-15 | 2008-02-26 | International Business Machines Corporation | Interconnect structure and method of fabrication of same |
US20090029031A1 (en) * | 2007-07-23 | 2009-01-29 | Tyler Lowrey | Methods for forming electrodes in phase change memory devices |
-
1995
- 1995-07-20 KR KR1019950021395A patent/KR100189967B1/ko not_active IP Right Cessation
-
1996
- 1996-07-22 JP JP19247096A patent/JP3745460B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0936231A (ja) | 1997-02-07 |
KR100189967B1 (ko) | 1999-06-01 |
JP3745460B2 (ja) | 2006-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940010277A (ko) | 다층배선구조의 반도체장치 및 그의 제조방법 | |
KR950034682A (ko) | 반도체 소자의 금속배선 제조방법 | |
KR970008491A (ko) | 반도체장치의 다층배선 형성방법 | |
JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
KR930011196A (ko) | 반도체장치의 다층배선 형성방법 | |
JPH0621236A (ja) | 半導体装置およびその製造方法 | |
KR950021425A (ko) | 다층 금속배선 형성방법 | |
KR970053548A (ko) | 반도체소자의 적층 비아홀 형성방법 | |
KR980005512A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR970063671A (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
KR980005554A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR960042957A (ko) | 반도체 소자의 확산방지층 형성방법 | |
KR960026628A (ko) | 금속배선 형성 방법 | |
KR980005570A (ko) | 반도체 소자의 플러그(Plug) 형성 방법 | |
KR970018413A (ko) | 반도체장치의 다층배선 형성방법 | |
JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR970018038A (ko) | 고집적 반도체장치의 배선형성방법 | |
KR970052188A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR960002681A (ko) | 다층 금속배선 형성방법 | |
KR970063490A (ko) | 반도체 장치의 금속배선 형성방법 | |
KR970003845A (ko) | 반도체소자의 금속배선 형성방법 | |
KR970052297A (ko) | 반도체소자의 금속배선 형성방법 | |
KR970052797A (ko) | 반도체 소자의 제조방법 | |
KR970052930A (ko) | 반도체 소자의 금속배선막 형성방법 | |
KR20050007699A (ko) | 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100114 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |