KR940010277A - 다층배선구조의 반도체장치 및 그의 제조방법 - Google Patents

다층배선구조의 반도체장치 및 그의 제조방법 Download PDF

Info

Publication number
KR940010277A
KR940010277A KR1019930022827A KR930022827A KR940010277A KR 940010277 A KR940010277 A KR 940010277A KR 1019930022827 A KR1019930022827 A KR 1019930022827A KR 930022827 A KR930022827 A KR 930022827A KR 940010277 A KR940010277 A KR 940010277A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
thin film
wiring structure
hole
Prior art date
Application number
KR1019930022827A
Other languages
English (en)
Inventor
히로시 야마모토
노부유끼 다케야스
도모히로 오오타
Original Assignee
토자끼 시노부
가와사끼 세이데쯔 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토자끼 시노부, 가와사끼 세이데쯔 가부시끼 가이샤 filed Critical 토자끼 시노부
Publication of KR940010277A publication Critical patent/KR940010277A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

본 발명은 다층배선 구조를 가지는 반도체 장치에서 양호한 특성을 가지는 관통구조를 제공하기 위한 것으로 알루미늄 또는 알루미늄 얼로이를 포함하는 관통 플러그가 형성되기전에 관통홀의 측벽상에 고융점 금속 또는 고융점 금속 화합물을 포함하는 박막을 형성하는 것을 특징으로 한다.

Description

다층배선구조의 반도체장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도 내지 제14도는 본 발명의 제1실시예에서 공정을 설명하기 위한 도면.

Claims (64)

  1. 기판의 상부 표면위에 하부 배선충을 형성하는 제1공정과; 상기 하부 배선층에 절연 내부층을 형성하는 제2공정과; 상기 절연 내부층에 관통홀을 형성하는 제3공정과; 박막은 질소, 산화질소, 불소 및 고융점 금속의 불화질소가 포함된 군으로부터 선택된 고융점 금속 및 고융점 합성물중의 하나를 포함하고, 상기 절연 내부층에 형성된 상기 관통홀의 측벽 일부분에 상기 박막을 형성하는 제4공정과; 관통 플러그를 형성하기 위하여 상기 측벽의 일부분에 형성된 박막을 가지는 상기 관통홀에 알루미늄과 알루미늄 얼로이의 하나가 포함되는 전도성 재료를 매입하는 제5공정과; 상기 절연 내부층의 상부 표면상에 상부 배선층을 형성하는 제6공정으로 이루어진 것을 특징으로 하는 다층배선 구조를 가지는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 제1공정은 상기 기판의 상부표면에 알루미늄 및 알루미늄 얼로이의 하나를 포함하는 도전성 금속재료로 이루어지는 층을 형성하고, 상기 하부 배선층을 형성하기 위하여 설정된 형상으로 상기 층을 패턴화하는 공정으로 이루어진 다층배선 구조를 가지는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 제4공정은 관통홀이 형성된 상기 절연 내부 층의 내부 표면상에 상기 박막을 침적하고, 상기 절연 내부층의 상부 표면 및 상기 관통홀의 바닥부상에 상기 박막을 제거하는 공정으로 이루어지고, 상기 하부 배선층은 알루미늄 및 알루미늄 얼로이를 포함하는 도전성 재료로 이루어진 알루미늄층과 상기 알루미늄층의 상부측에 접촉되고, 고융점 금속 및 고융점 금속 합성물중의 하나로 이루어진 상부층으로 이루어진 다층배선 구조를 가지는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 제3공정은 상기 관통홀의 바닥부에 위치된 상기 상부층의 부분을 제거하고, 상기 절연 내부층에 관통홀이 형성될때 상기 홀에 위치된 알루미늄층의 부분을 노출시키는 공정으로 이루어진 다층배선 구조를 가지는 반도체장치의 제조방법.
  5. 제3항에 있어서, 상기 제3공정은 상기 관통홀이 상기 절연 내부층에 형성될때 상기 관통홀의 바닥부상에 위치된 상부층의 부분을 노출시키는 공정으로 이루어진 다층배선 구조를 가지는 반도체장치의 제조방법.
  6. 제4항에 있어서, 유기성 알루미늄성분을 포함하는 가스를 공급하고, 상기 박막이 형성된 관통홀내부에 화학반응에 의하여 알루미늄 또는 알루미늄 얼로이의 하나가 포함되는 도전성 재료를 선택적으로 침적하여 상기 관통플러그를 형성하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  7. 제6항에 있어서, 상기 제5스텝은 상기 관통 플러그 형성전에 염소 소오스 가스를 사용하는 플라즈마 에칭을 실행하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  8. 제7항에 있어서, 플라즈마 에칭용으로 사용되는 염소 소오스 가스는 BCl3를 포함하는 다층배선 구조를 가지는 반도체장치의 제조방법.
  9. 제6항에 있어서, 상기 제5공정으로 형성된 상기 관통 플러그는 상기 하부 배선층에 상부배선층이 연결되고, 내부에 비 이종물질이 중간면인 다층배선 구조를 가지는 반도체장치의 제조방법.
  10. 제5항에 있어서, 상기 제4공정은 관통홀이 형성된 절연 내부층의 내부 표면상에 박막을 침적하고, 상기 상부층의 노출된 부분에 상기 절연 중간층과 상기 바닥부상에 침적된 박막을 제거하는 공청으로 이루어진 다층배선 구조를 가지는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 제5공정은 이종 성분을 포함하는 가스를 공급하고, 상기 박막이 형성된 상기 관통홀의 내부에 화학 반응에 의하여 알루미늄 및 알루미늄 얼로이중의 하나를 포함하는 도전성 재료를 침적하여 상기 관통 플러그를 형성하는 다층배선 구조를 가지는 반도체장치의 제조방법.
  12. 제11항에 있어서, 상기 제5공정은 상기 관통 플러그의 형성전에 염소 소오스 가스를 사용하는 플라즈마 에칭을 실행하는 공정으로 이루어진 다층배선 구조를 가지는 반도체장치의 제조방법.
  13. 제12항에 있어서, 상기 플라즈마 에칭용으로 사용되는 염소 소오스 가스는 BCl3를 포함하는 다층배선 구조를 가지는 반도체장치의 제조방법.
  14. 제11항에 있어서, 상기 제5공정에서 형성된 관통 플러그는 상기 하부 배선층에 상기 상부 배선층이 연결되고, 비 이종금속 중간면을 가지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  15. 제2항에 있어서, 상기 제4공정은 상기 관통홀이 형성된 상기 절연 내부층의 내부 표면상에 상기 박막을 침적하고, 상기 절연 내부층의 상부 표면상에 침적된 박막을 제거하며, 상기 관통홀의 바닥 표면상에 위치된 상기 하부 배선층의 부분을 노출하기 위하여 상기 관통홀의 바닥표면상에 침적된 박막을 제거하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  16. 제15항에 있어서, 상기 제5공정은 유기성 알루미늄성분을 함유하는 가스를 공급하고, 박막이 형성된 상기 관통홀내부에 화학적 반응에 의하여 알루미늄 및 알루미늄 얼로이중의 하나를 포함하는 도전성 재료를 선택적으로 침적하여 상기 관통 플러그를 형성하는 공정으로 이루어진 다층배선 구조를 가지는 반도체장치의 제조방법.
  17. 제15항에 있어서, 상기 제5공정은 상기 관통 플러그 형성전에 염소 소오스 가스를 사용하는 플라즈마 에칭을 실행하는 공정으로 이루어진 다층배선 구조를 가지는 반도체장치의 제조방법.
  18. 제17항에 있어서, 상기 플라즈마 에칭용으로 사용되는 염소 소오스 가스는 BCl3를 포함하는 다층배선 구조를 가지는 반도체장치의 제조방법.
  19. 제17항에 있어서, 상기 제6공정은 상기 절연 내부층의 상부 표면상에 알루미늄 및 알루미늄 얼로이 중의 하나를 포함하는 도전성 재료로 이루어진 층을 형성한후 상기 관통 플러그에 직접 연결된 상부 배선층을 형성하기 위하여 설정된 형상으로 상기 층을 패턴화하고, 비 이종 금속 중간면을 가지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  20. 제1항에 있어서, 제1공정은 상기 하부 배선층과 같이 상기 기판의 상부 표면상에 확산된 불순물내 확산층을 형성하는 공정으로 이루어진 다층배선 구조를 가지는 반도체장치의 제조방법.
  21. 제20항에 있어서, 제4공정은 상기 관통홀이 형성된 상기 절연 내부층의 내부 표면상에 박막을 침적하고, 상기 박막을 상기 관통홀의 측벽의 적어도 일부분과 상기 관통홀의 바닥부 내부에 남겨두고, 상기 절연 내부층의 상부 표면상에 침적된 박막을 제거하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  22. 제21항에 있어서, 상기 제5공정은 유기성 알루미늄을 코팅하는 가스를 공급하고, 박막이 형성된 상기 관통홀 내부에 화학반응에 의하여 알루미늄 및 알루미늄 얼로이중의 하나가 포함되는 전도성 재료를 선택적으로 침적하여 상기 플러그를 형성하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  23. 제22항에 있어서, 상기 제5공정은 상기 관통 플러그의 형성전에 염소 소오스 가스를 사용하는 플라즈마 에칭을 실행하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  24. 제23항에 있어서, 플라즈마 에칭용으로 사용되는 상기 염소 소오스 가스는 BCl3가 포함되는 다층배선 구조를 가지는 반도체장치의 제조방법.
  25. 제20항에 있어서, 상기 제5공정은 상기 하부배선층처럼 형성된 상기 확산층상의 금속 실리사이드을 형성하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  26. 제25항에 있어서, 상기 제5공정은 상기 관통홀이 형성된 상기 절연 내부층의 내부 표면상에 상기 박막을 침적하고, 상기 관통홀의 적어도 측벽의 일부분과 상기 관통홀의 내부 바닥부에 상기 박막을 남겨두고, 상기 절연 내부층의 상부 표면에 침적되는 박막을 제거하는 공정으로 이루어진 다층배선 구조를 가지는 반도체장치의 제조방법.
  27. 제26항에 있어서, 상기 제5공정은 유기성 알루미늄을 코팅하는 가스를 공급하고, 박막이 형성된 상기 관통홀 내부에 화학반응에 의하여 알루미늄 및 알루미늄 얼로이중의 하나가 포함되는 전도성 재료를 선택적으로 침적하여 상기 플러그를 형성하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  28. 제27항에 있어서, 상기 제5공정은 상기 관통 플러그의 형성전에 염소 소오스 가스를 사용하는 플라즈마 에칭을 실행하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  29. 제29항에 있어서, 플라즈마 에칭용으로 사용되는 상기 염소 소오스 가스는 BCl3가 포함되는 다층배선 구조를 가지는 반도체장치의 제조방법.
  30. 제1항에 있어서, 상기 제4공정은 상기 관통홀이 형성된 중간 절연층의 내부 표면상에 상기 박막을 침적하고, 상기 절연 내부층과 상기 관통홀의 바닥상에 침적된 박막을 제거하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  31. 제1항에 있어서, 제4공정은 상기 관통홀이 형성된 상기 절연 내부층의 내부 표면상에 박막을 침적하고, 상기 박막을 상기 관통홀의 측벽의 적어도 일부분과 상기 관통홀의 바닥부 내부에 남겨두고, 상기 절연 내부층의 상부 표면상에 침적된 박막을 제거하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  32. 제1항에 있어서, 상기 제5공정은 유기성 알루미늄을 코팅하는 가스를 공급하고, 박막이 형성된 상기 관통홀 내부에 화학반응에 의하여 알루미늄 및 알루미늄 얼로이중의 하나가 포함되는 전도성 재료를 선택적으로 침적하여 상기 플러그를 형성하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  33. 제32항에 있어서, 상기 제5공정은 상기 관통 플러그의 형성전에 염소 소오스 가스를 사용하는 플라즈마 에칭을 실행하는 공정으로 이루어지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  34. 제33항에 있어서, 플라즈마 에칭용으로 사용되는 상기 염소 소오스 가스는 BCl3가 포함되는 다층배선 구조를 가지는 반도체장치의 제조방법.
  35. 제32항에 있어서, 상기 제6공정은 상기 절연 내부층의 상부 표면상에 알루미늄 및 알루미늄 얼로이 중의 하나를 포함하는 도전성 재료로 이루어진 층을 형성한후 상기 관통 플러그에 직접 연결된 상부 배선층을 형성하기 위하여 설정된 형상으로 상기 층을 패턴화하고, 비 이종 금속 중간면을 가지는 다층배선 구조를 가지는 반도체장치의 제조방법.
  36. 기판의 상부 표면위에 하부 배선층과; 상기 하부 배선층에 절연 내부층과; 매입된 관통플러그에서 상기 절연 내부층에 형성된 관통홀과; 박막은 질소, 산화질소, 불소 및 고융점 금속의 불화질소가 포함된 군으로부터 선택된 고융점 금속 및 고융점 합성물중의 하나를 포함하고, 상기 절연 내부층에 형성된 상기 관통홀의 측벽 일부분에 형성된 상기 박막과; 상기 절연 내부층의 상부 표면상에 형성된 상부 배선층과; 상기 하부 배선층에 상기 상부 배선층이 연결되기 위하여 알루미늄 및 알루미늄 얼로이중 하나를 포함하는 도전성 재료로 이루어진 관통플러그로 구성되는 것을 특징으로 하는 다층배선 구조를 가지는 반도체장치.
  37. 제36항에 있어서, 상기 박막용을 사용되는 고융점 금속은 IVa군 금속을 포함하는 다층배선 구조를 가지는 반도체장치.
  38. 제37항에 있어서, 상기 박막용을 사용되는 고융점 금속은 Ti 포함하는 다층배선 구조를 가지는 반도체장치.
  39. 제36항에 있어서, 상기 박막용을 사용되는 고융점 금속은 TiN 및 TiOn을 포함하는 다층배선 구조를 가지는 반도체장치.
  40. 제36항에 있어서, 상기 박막은 상기 고융점 금속상에 상기 고융점 금속 합성물을 적층하여 구성되는 구조를 가지는 다층배선 구조를 가지는 반도체장치.
  41. 제40항에 있어서, 상기 박막은 Ti위에 TiN 및 TiON중에 하나를 적층하여 구성된 구조를 가지는 다층배선 구조를 가지는 반도체장치.
  42. 제36항에 있어서, 상기 박막은 상기 절연 내부층에 형성된 관통홀의 측벽에 형성된 다층배선 구조를 가지는 반도체장치.
  43. 제42항에 있어서, 상기 하부 배선층은 알루미늄 및 알루미늄 얼로이를 포함하는 도전성 재료로 이루어진 다층배선 구조를 가지는 반도체장치.
  44. 제43항에 있어서, 상기 박막은 Ti를 포함하는 다층배선 구조를 가지는 반도체장치.
  45. 제43항에 있어서, 상기 박막은 Tin 및 TiON중의 하나를 포함하는 다층배선 구조를 가지는 반도체장치.
  46. 제43항에 있어서, 상기 하부 배선은 고융점 금속 및 고융점 금속 합성물중의 하나로 되는 층을 포함하는 다층 구조를 가지는 다층배선 구조를 가지는 반도체장치.
  47. 제46항에 있어서, 상기 하부 배선층은 알루미늄과 알루미늄 얼로이 중의 하나를 포함하는 도전성 재료로 이루어진 알루미늄층과, 고융점 금속 및 고융점 금속 합성물중의 하나로 이루어지고, 상기 알루미늄의 상부에 접촉되는 상부층으로 구성된 다층배선 구조를 가지는 반도체장치.
  48. 제47항에 있어서, 상부층의 재료와 상기 박막은 각각 TiN, TiOn 및 Ti위에 TiN중의 하나로 부터 선택되는 다층배선 구조를 가지는 반도체장치.
  49. 제48항에 있어서, 상부층의 재료와 상기 박막은 동일 재료로 다층배선 구조를 가지는 반도체장치.
  50. 제43항에 있어서, 상부층의 재료는 알무미늄 및 알루미늄 얼로이중의 하나를 포함하는 도전성 재료인 다층배선 구조를 가지는 반도제장치.
  51. 제50항에 있어서, 상기 상부 배선층은 상기 관통 플러그에 직접 연결되고, 상기 관통 플러그는 상기 하부 배선층에 직적 연결되는 다층배선 구조를 가지는 반도체장치.
  52. 제51항에 있어서, 상기 하부 배선층은 고융점 금속 및 고융점 금속 합성물중의 하나로 이루어진 층을 포함하는 다층 구조를 가지는 다층배선 구조를 가지는 반도체장치.
  53. 제52항에 있어서, 상기 하부 배선층은 알루미늄 및 알루미늄 얼로이 중의 하나를 포함하는 도전성 재료로 이루어지는 알루미늄층과, 상기 관통홀의 바닥부에 대응하는 부분을 제거하는 것에 의하여 구성되는 고융점 금속 및 고융점 금속 합성물중의 하나로 이루어지는 상기 알루미늄층의 상부쪽에 접촉되는 상부층으로 구성되는 다층구조를 가지는 다층배선 구조를 가지는 반도체장치.
  54. 제53항에 있어서, 상부층의 재료와 상기 박막은 각각 TiN, TiON 및 Ti위에 TiN중의 하나로 부터 선택되는 다층배선 구조를 가지는 반도체장치.
  55. 제54항에 있어서, 상부층의 재료와 상기 박막은 동일 재료로 다층 배선 구조를 가지는 반도체장치.
  56. 제36항에 있어서, 상기 박막은 상기 절연 내부층에 형성되는 측벽과 상기 관통홀의 바닥부 앙쪽에 형성되는 다층배선 구조를 가지는 반도체장치.
  57. 제56항에 있어서, 상기 하부 배선층은 상기 기판의 표면상에 형성된 확산층을 포함하는 다층배선 구조를 가지는 반도체장치.
  58. 제57항에 있어서, 상기 박막은 상기 고융점 금속상에 고융점 금속 합성물을 적층하여 구성된 구조를 가지는 다층배선 구조를 가지는 반도체장치.
  59. 제58항에 있어서, 상기 박막은 TiN 및 Ti위의 TiON중의 하나를 적층하여 구성된 구조를 가지는 다층배선 구조를 가지는 반도체장치.
  60. 제57항에 있어서, 금속 실리사이드는 상기 확산층의 표면상에 형성된 다층배선 구조를 가지는 반도체장치의 제조방법.
  61. 제60항에 있어서, 상기 금속 실리사이드는 TiSi2, NiSi2, CoSi2및 NiSi중의 하나를 포함하는 다층배선 구조를 가지는 반도체장치의 제조방법.
  62. 제60항에 있어서, 상기 박막은 TiN 및 TiON중의 하나를 포함하는 다층배선 구조를 가지는 반도체장치.
  63. 제60항에 있어서, 상기 고융점 금속상에 고융점 금속 합성물을 적층하여 구성되는 다층배선 구조를 가지는 반도체장치.
  64. 제63항에 있어서, 상기 박막은 TiN 및 Ti위의 TiON중의 하나를 적층하여 구성된 구조를 가지는 다층배선 구조를 가지는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930022827A 1992-10-30 1993-10-30 다층배선구조의 반도체장치 및 그의 제조방법 KR940010277A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29312492 1992-10-30
JP92-293124 1992-10-30

Publications (1)

Publication Number Publication Date
KR940010277A true KR940010277A (ko) 1994-05-24

Family

ID=17790736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022827A KR940010277A (ko) 1992-10-30 1993-10-30 다층배선구조의 반도체장치 및 그의 제조방법

Country Status (2)

Country Link
US (1) US5486492A (ko)
KR (1) KR940010277A (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
KR100320364B1 (ko) * 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
JPH07135188A (ja) * 1993-11-11 1995-05-23 Toshiba Corp 半導体装置の製造方法
US5585308A (en) * 1993-12-23 1996-12-17 Sgs-Thomson Microelectronics, Inc. Method for improved pre-metal planarization
KR0144913B1 (ko) * 1995-03-03 1998-08-17 김광호 반도체장치의 금속배선층 형성방법
US5892282A (en) * 1995-05-31 1999-04-06 Texas Instruments Incorporated Barrier-less plug structure
JPH09139429A (ja) * 1995-11-10 1997-05-27 Nippon Steel Corp 半導体装置の製造方法
US5804251A (en) * 1995-12-29 1998-09-08 Intel Corporation Low temperature aluminum alloy plug technology
US5725739A (en) * 1996-07-08 1998-03-10 Micron Technology, Inc. Low angle, low energy physical vapor deposition of alloys
US5783282A (en) * 1996-10-07 1998-07-21 Micron Technology, Inc. Resputtering to achieve better step coverage of contact holes
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US5994775A (en) * 1997-09-17 1999-11-30 Lsi Logic Corporation Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same
JP3137051B2 (ja) * 1997-10-08 2001-02-19 日本電気株式会社 半導体装置およびその製造方法
US6001415A (en) * 1997-12-03 1999-12-14 Advanced Micro Devices, Inc. Via with barrier layer for impeding diffusion of conductive material from via into insulator
US6365514B1 (en) 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
US6149987A (en) 1998-04-07 2000-11-21 Applied Materials, Inc. Method for depositing low dielectric constant oxide films
US6287977B1 (en) * 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
US6306732B1 (en) * 1998-10-09 2001-10-23 Advanced Micro Devices, Inc. Method and apparatus for simultaneously improving the electromigration reliability and resistance of damascene vias using a controlled diffusivity barrier
US6445023B1 (en) * 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US6329670B1 (en) * 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
KR100319614B1 (ko) * 1999-04-08 2002-01-05 김영환 반도체 소자의 배선 형성 방법
JP2000294640A (ja) * 1999-04-09 2000-10-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6635939B2 (en) 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
US6344419B1 (en) 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
US6451177B1 (en) 2000-01-21 2002-09-17 Applied Materials, Inc. Vault shaped target and magnetron operable in two sputtering modes
US6554979B2 (en) 2000-06-05 2003-04-29 Applied Materials, Inc. Method and apparatus for bias deposition in a modulating electric field
US6753270B1 (en) 2000-08-04 2004-06-22 Applied Materials Inc. Process for depositing a porous, low dielectric constant silicon oxide film
US6562715B1 (en) 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
US6436267B1 (en) 2000-08-29 2002-08-20 Applied Materials, Inc. Method for achieving copper fill of high aspect ratio interconnect features
US6734097B2 (en) * 2001-09-28 2004-05-11 Infineon Technologies Ag Liner with poor step coverage to improve contact resistance in W contacts
US6746591B2 (en) 2001-10-16 2004-06-08 Applied Materials Inc. ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature
JP2004140198A (ja) * 2002-10-18 2004-05-13 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6878620B2 (en) * 2002-11-12 2005-04-12 Applied Materials, Inc. Side wall passivation films for damascene cu/low k electronic devices
US7999352B2 (en) * 2004-02-19 2011-08-16 Ricoh Company, Ltd. Semiconductor device
US7268076B2 (en) * 2004-10-05 2007-09-11 Applied Materials, Inc. Apparatus and method for metal plasma vapor deposition and re-sputter with source and bias power frequencies applied through the workpiece
US7214619B2 (en) * 2004-10-05 2007-05-08 Applied Materials, Inc. Method for forming a barrier layer in an integrated circuit in a plasma with source and bias power frequencies applied through the workpiece
US7399943B2 (en) * 2004-10-05 2008-07-15 Applied Materials, Inc. Apparatus for metal plasma vapor deposition and re-sputter with source and bias power frequencies applied through the workpiece
US20060172536A1 (en) * 2005-02-03 2006-08-03 Brown Karl M Apparatus for plasma-enhanced physical vapor deposition of copper with RF source power applied through the workpiece
US7670946B2 (en) * 2006-05-15 2010-03-02 Chartered Semiconductor Manufacturing, Ltd. Methods to eliminate contact plug sidewall slit
JP2008140886A (ja) * 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8183145B2 (en) 2007-10-11 2012-05-22 International Business Machines Corporation Structure and methods of forming contact structures
US8518818B2 (en) * 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985373A (en) * 1982-04-23 1991-01-15 At&T Bell Laboratories Multiple insulating layer for two-level interconnected metallization in semiconductor integrated circuit structures
JPS62105422A (ja) * 1985-11-01 1987-05-15 Hitachi Ltd 半導体装置の製造方法
US4666737A (en) * 1986-02-11 1987-05-19 Harris Corporation Via metallization using metal fillets
JPS63260051A (ja) * 1987-04-16 1988-10-27 Nec Corp 半導体装置
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
JPH0230123A (ja) * 1988-07-19 1990-01-31 Nec Corp 半導体装置の製造方法
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
JPH038359A (ja) * 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
JP2721023B2 (ja) * 1989-09-26 1998-03-04 キヤノン株式会社 堆積膜形成法
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
JPH0451525A (ja) * 1990-06-20 1992-02-20 Canon Inc 半導体装置およびその製造方法
KR940008323B1 (ko) * 1991-10-16 1994-09-12 삼성전자 주식회사 반도체장치의 층간접속방법
JPH05347269A (ja) * 1992-06-16 1993-12-27 Sony Corp 半導体装置の製造方法
CA2082771C (en) * 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits

Also Published As

Publication number Publication date
US5486492A (en) 1996-01-23

Similar Documents

Publication Publication Date Title
KR940010277A (ko) 다층배선구조의 반도체장치 및 그의 제조방법
US5391521A (en) Method for fabricating low resistance contacts of semiconductor device
WO2002052642A3 (en) Method for eliminating reaction between photoresist and organosilicate glass
KR0124644B1 (ko) 반도체소자의 다층금속배선의 형성방법
KR950021526A (ko) 반도체 장치 및 그의 제조방법
US6831007B2 (en) Method for forming metal line of Al/Cu structure
US6380079B1 (en) Metal wiring in semiconductor device and method for fabricating the same
KR970003837A (ko) 텅스텐 금속배선 형성방법
KR930011196A (ko) 반도체장치의 다층배선 형성방법
KR960042957A (ko) 반도체 소자의 확산방지층 형성방법
KR970008491A (ko) 반도체장치의 다층배선 형성방법
JPH08236622A (ja) 半導体装置及びその製造方法
JPS636847A (ja) 半導体装置の製造方法
KR100317495B1 (ko) 반도체 소자의 금속배선 형성방법
KR970030375A (ko) 반도체 기판상에 다층 상호 접속패턴을 제조하는 방법
KR100237018B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR970013212A (ko) 반도체 소자의 배선구조 및 그 제조방법
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
KR970030362A (ko) 폴리사이드를 이용한 반도체 소자의 층간 접촉방법
KR980005570A (ko) 반도체 소자의 플러그(Plug) 형성 방법
KR20010077133A (ko) 반도체 소자의 금속 배선 형성 방법
KR970072090A (ko) 반도체 소자의 배선층 형성 방법
KR940001374A (ko) 필라반대형상 평탄화를 이용한 다층배선의 반도체 장치의 제조방법
KR950021135A (ko) 반도체 장치 및 그의 제조방법
KR960002681A (ko) 다층 금속배선 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid