KR100237018B1 - 반도체 소자의 다층 금속 배선 형성 방법 - Google Patents
반도체 소자의 다층 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100237018B1 KR100237018B1 KR1019970028498A KR19970028498A KR100237018B1 KR 100237018 B1 KR100237018 B1 KR 100237018B1 KR 1019970028498 A KR1019970028498 A KR 1019970028498A KR 19970028498 A KR19970028498 A KR 19970028498A KR 100237018 B1 KR100237018 B1 KR 100237018B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- metal
- forming
- barrier layer
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술 분야
본 발명은 반도체 소자의 다층 금속 배선 형성 방법에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
다층 금속 배선 형성시 후속 열처리에 의한 금속 박막의 산화를 방지하고 제 1 및 제 2 금속층 간의 콘택트시 콘택 저항이 증가되는 문제점을 해결하기 위함.
3. 발명의 해결 방법의 요지
제 1 금속층 및 제 2 금속충의 통전을 위해 유동 특성이 우수한 제 1 절연막과 저유전 특성이 우수한 제 2 절연막을 이용하여 콘택 홀을 형성한 후 제 2 절연막을 질화 처리하므로써 금속 간의 콘택 저항을 감소시킴.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 다층 금속 배선 형성 방법에 관한 것이다.
일반적으로 금속 배선 형성시에는 배선의 오픈이나 쇼트 등의 발생에 유의야 하며, 이를 방지하기 위해 콘택트 특성, 절연막 특성 등을 고려해야 한다. 현재에는 반도체 재료로써 알루미늄(Al) 합금을 사용하고 있다. 그러나 Al 합금은 융점이 낮고 비저항이 높아 ULSI급 반도체 소자에서는 적용이 어렵게 되었다. 이에 따라 대체 재료가 필요하게 되었고 그러한 재료 중의 하나가 구리(Cu) 박막이다. 그러나 Cu 박막은 패턴 형성시 전면을 감싸주지 않으면 후속 열처리 공정시 쉽게 산화되는 특성이 있다. 이러한 문제점을 해결하기 위해 이중 다마스컨스(damascence) 방법을 적용하였으나, 이경우에는 미리 하층 구조를 형성시켜야 하는 문제점이 있다. 또한 다층 금속 배선 형성시 금속층 간의 콘택트를 위해 금속 간에 베리어 메탈을 형성하므로써 콘택 저항이 증가되는 문제점이 있다.
따라서, 본 발명은 제 1 금속층 및 제 2 금속층의 통전을 위해 유동 특성이 우수한 제 1 절연막과 저유전 특성이 우수한 제 2 절연막을 이용하여 콘택을 형성한 후 제 2 절연막을 질화 처리하므로써 금속 간의 콘택 저항을 감소시켜 소자의 신뢰성 및 전기적 특성을 향상시키는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 다층 금속 배선 형성 방법은 금속 배선을 위한 하층 구조가 제공되는 기판 상부에 제 1 장벽층, 제 1 금속층 및 제 2 장벽층을 순차적으로 형성한 후 선택된 영역을 식각하고 스페이서를 형성하는 단계와, 전체 구조 상부에 제 1 절연막 및 제 2 절연막을 순차적으로 형성한 후 선택된 영역을 패터닝하여 콘택 홀을 형성하는 단계와, 상기 콘택 홀 내부의 제 2 장벽층의 일부만을 식각하는 단계와, 상기 제 2 절연막을 암모니아 분위기에서 질화 처리하여 제 2 절연막의 질부를 질화막으로 변화시키는 단계와, 상기 제 1 금속층 상부에 잔류하는 제 2 장벽층을 제거하는 단계와, 전체 구조 상부에 제 2 금속층을 증착하여 콘택 홀을 매립시키는 단계로 이루어진 것을 특징으로 한다.
도 1(a) 내지 1(d)는 본 발명에 따른 다층 금속 배선 형성 방법을 순서적으로 도시한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 제 1 장벽층
3 : 제 1 금속층 4 : 제 2 장벽층
5 : 스페이서 6 : 제 1 절연막
7 : 제 2 절연막 8 : 감광막 패턴
9 : 질화막 10 : 제 2 금속층
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 1(a) 내지 1(d)는 본 발명에 따른 다층 금속 배선 형성 방법을 순서적으로 도시한 소자의 단면도로서, 금속층으로 Cu를 사용한 경우를 예로 들어 설명하면 다음과 같다.
도 1(a)에 도시된 바와 같이, 금속 배선을 위한 하층 구조가 제공되는 기판(1) 상부에 제 1 장벽층(2), 제 1 금속층(3) 및 제 2 장벽층(4)을 순차적으로 형성한다, 이후 선택된 영역을 플라즈마 식각하고 스페이서(5)를 형성한다. 이때 제 1 장벽층(2), 제 2 장벽층(4) 및 스페이서(5)는 티타늄 나이트라이드(TiN)를 이용하여 형성한다.
도 1(b)에 도시된 바와 같이, 전체 구조 상부에 제 1 절연막(6) 및 제 2 절연막(7)을 순차적으로 형성한 후 콘택 홀 형성을 위해 감광막 패턴(8)을 형성한다. 이때 제 1 절연막(6)은 SOG, BPSG 등과 같이 평탄화가 가능하고 유동 특성이 우수한 물질을 사용한다. 또한 제 2 절연막(7)으로는 SiOF와 같은 저유전 특성이 우수한 물질을 사용한다.
도 1(c)에 도시된 바와 같이, 제 2 장벽층(4)의 일부만을 콘택트 식각한후 암모니아(NH3) 분위기에서 질화 처리하여 제 2 절연막(7)의 상부 및 측부를 질화막(9)으로 변화시킨다. 이때 제 2 절연막(7)의 SiOF는 질화 처리에 의해 Cu에 대해 내산화 특성이 우수한 SiON으로 변화된다. 이후 제 1 금속층(3) 상부에 잔류하는 제 2 장벽층(4)을 RF 스퍼터링 또는 이온 밀링(milling)으로 최종 제거한다.
도 1(d)에 도시된 바와 같이, 잔류하는 제 2 장벽층(4)을 완전히 제거한 전체 구조 상부에 제 2 금속층(10)을 증착하고 패터닝하여 제 1 금속층(3)과 통전시킨다. 이때 제 1 금속층(3) 및 제 2 금속층(10)은 Cu를 이용하여 형성하는 것이 바람직하다.
상술한 바와 같이 본 발명에 따르면 제 1 금속층 상부에 유동 특성이 우수한 제 1 절연막과 저유전 특성이 우수한 제 2 절연막을 증착하여 콘택 홀을 형성하고 제 2 절연막을 질화 처리한 후 제 2 금속층을 증착하므로써 금속 간의 콘택 저항을 감소시킬 수 있고 소자의 신뢰성 및전기적 특성이 향상되는 탁월한 효과가 있다.
Claims (3)
- 금속 배선을 위한 하층 구조가 제공되는 기판 상부에 제 1 장벽층, 제 1 금속층 및 제 2 장벽층을 순차적으로 형성한 후 선택된 영역을 식각하는 단계와,전체 구조 상부에 제 1 절연막 및 제 2 절연막을 순차적으로 형성한 후 선택된 영역을 패터닝하여 콘택 홀을 형성하는 단계와,상기 콘택 홀 내부의 제 2 장벽층의 일부만을 식각하는 단계와,상기 제 2 절연막을 암모니아를 이용하여 질화 처리하여 제 2 절연막의 상부 및 측부를 질화막으로 변화시키는 단계와,상기 제 1 금속층 상부에 잔류하는 제 2 장벽층을 제거하는 단계와,전체 구조 상부에 제 2 금속층을 증착하여 콘택 홀을 매립시키는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 잔류하는 제 2 장벽층은 고주파 스퍼터링 또는 이온 밀링으로 최종 제거하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 제 1 및 제 2 금속층은 Cu를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028498A KR100237018B1 (ko) | 1997-06-27 | 1997-06-27 | 반도체 소자의 다층 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028498A KR100237018B1 (ko) | 1997-06-27 | 1997-06-27 | 반도체 소자의 다층 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990004407A KR19990004407A (ko) | 1999-01-15 |
| KR100237018B1 true KR100237018B1 (ko) | 2000-01-15 |
Family
ID=19511915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970028498A KR100237018B1 (ko) | 1997-06-27 | 1997-06-27 | 반도체 소자의 다층 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100237018B1 (ko) |
-
1997
- 1997-06-27 KR KR1019970028498A patent/KR100237018B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990004407A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0147682B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| KR100237018B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR20000033546A (ko) | 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체장치 및그 제조방법 | |
| KR100226727B1 (ko) | 배선 형성 방법 | |
| KR19980028524A (ko) | 배선 형성 방법 | |
| KR20030054791A (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| JPH10209276A (ja) | 配線形成方法 | |
| KR100467815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100586067B1 (ko) | 전기도금을 이용한 구리배선 형성방법 | |
| KR100503381B1 (ko) | 반도체 소자의 금속 배선과 그 형성 방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100383756B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| KR100849821B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100808794B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH06104343A (ja) | 半導体装置及び半導体製造方法 | |
| KR100274346B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100440475B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH08111455A (ja) | 配線形成方法 | |
| KR100246102B1 (ko) | 반도체장치의 상부배선층 형성방법 | |
| KR0147598B1 (ko) | 적층형태의 콘택을 갖는 반도체 장치의 배선층 형성방법 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| KR100265972B1 (ko) | 반도체장치의다층배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |