KR19980028524A - 배선 형성 방법 - Google Patents

배선 형성 방법 Download PDF

Info

Publication number
KR19980028524A
KR19980028524A KR1019960047588A KR19960047588A KR19980028524A KR 19980028524 A KR19980028524 A KR 19980028524A KR 1019960047588 A KR1019960047588 A KR 1019960047588A KR 19960047588 A KR19960047588 A KR 19960047588A KR 19980028524 A KR19980028524 A KR 19980028524A
Authority
KR
South Korea
Prior art keywords
conductive material
material layer
forming
pattern
etching
Prior art date
Application number
KR1019960047588A
Other languages
English (en)
Other versions
KR100221656B1 (ko
Inventor
전영권
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960047588A priority Critical patent/KR100221656B1/ko
Priority to DE19723096A priority patent/DE19723096B4/de
Priority to US08/937,589 priority patent/US5948705A/en
Priority to JP9290762A priority patent/JPH10125785A/ja
Publication of KR19980028524A publication Critical patent/KR19980028524A/ko
Application granted granted Critical
Publication of KR100221656B1 publication Critical patent/KR100221656B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 높은 종횡비를 갖는 접속 구멍에 배선을 형성하는 방법으로서, 접속 구멍을 매립하는 플러그를 형성하기 위하여 제 1도전성 물질의 층을 형성하고 에치백할 때, 플러그의 표면이 절연막의 표면보다 낮아지지 아니하도록 단차 부분에 제1도전성 물질의 층이 잔류되도록 에치백하는 방법을 사용하여 단차피복성을 개선한다. 즉 절연막에 접속 구멍을 형성하고, 접속 구멍을 채우고 절연막을 덮는 제1도전성 물질층을 형성하고, 접속 구멍을 매립한 제1도전성 물질층의 표면이 접속 구멍의 표면보다 실질적으로 위 부분에 위치하도록 제1도전성 물질층을 에치하고, 위 공정 결과로 형성된 전체 표면에 제2도전성물질층을 형성하고 패터닝하여 제2도전성 물질 패턴을 형성함과 아울러, 제2도전성 물질 패턴 하부 이외의 부분에 위치하는 제1도전성 물질층의 잔류막을 제거하여 배선을 형성한다.

Description

배선 형성 방법제2도A 및 제2도B : 종래의 배선 형성 방법을 설명하기 위한 기판 일부의 단면도.
[발명의 상세한 설명] 그래서 이러한 물리적 증착 방법 대신에 균일한 두께로 증착할 수 있는 화학 기상 증착 방법이 도입되어 텅스텐(tungsten)막을 저압 회학 기상 증착(low pressure chemical vapor deposition)법으로 형성함으로서 단차피복성을 개선하는 연구가 진행되었다.알루미늄 리플로우 기술은 기판의 온도를 500℃ 가까이 올려서 알루미늄 입자의 유동성(mobility)을 유발하여 접속 구멍에 흘러 들어가게 하는 방법을 이용한다. 그러나 이 경우에는 알루미늄을 증착하기 전에 하지 층으로서 Ti이나 TiN 또는 이들의 적층막을 적용하게 되는데, 막의 단차 피복성과 그 표면 상태가 불량한 경우에는 접속 구멍 안에 틈새(void)가 잔류하거나 접속 구멍 측벽에서 단선이 일어나게 된다. 이렇게 한 후, 제 1도의 D 도와 같이, 상층 배선을 위한 전도물질층을 전체 표면에 형성하고 패터닝하여 상층 배선(18)을 형성한다.매립층의 비저항을 낮추기 위하여 매립층을 형성하는 동시에 전도선으로서 알루미늄 등의 CVD막을 형성하는 경우에는, 막의 거칠기가 나쁘므로 배선의 신뢰성이 악화된다.
본 발명의 목적은 높은 종횡비(aspect ratio)를 갖는 접속 구멍에 도전성 물질을 형성할 때, 종래 기술의 문제점을 해결하여 단차 피복성(step coverage)을 개선하기 위한 방법을 제공하려는 것이다.존재하도록 제1도전성물질층을 에치백(etchback)하는 단계와, 그 위에 제2도전성물질층을 형성하고 선택적으로 식각하여 제2도전성 물질의 패턴을 형성함과 아울러, 상기 제2도전성 물질의 패턴 또는 제2도전성 물질의 패턴을 형성하기 위한 감광막을 마스크층으로 이용하여 제2도전성물질층 하부 이외에 잔류하는 제1도전성물질층을 제거하는 단계를 포함하여 이루어진다.감광막 마스크를 적용하지 않고 에치백하거나, Ar등의 불활성 가스의 플라즈마를 이용하여 스퍼터 식각(sputter etch)한다.3 2 3 2 3 2그리고 나서 배선 형성을 위한 감광막 패턴(39)을 형성하고 이를 마스크층으로서 이용하여 제2도전성 물질의 층을 식각하여 제2도전성 물질의 패턴(38) 즉 배선을 형성한다. 이때 제1 및 제2도전성 물질의 층을 구성하는 주성분 원소의 식각 선택성이 실질적으로 동일한 경우에는 제2도전성 물질의 패턴을 형성하기 위하여 식각할 때에 제1도전성 물질의 잔류막(36')도 동시에 식각된다. 즉 제1도전성 물질의 층과 제2도전성 물질의 층이 모두 알루미늄 합금 물질인 경우에는 제2도전성 물질의 패턴을 형성할 때 C12가스를 이용하여 이방성 식각을 하게 되므로 플러그를 형성할 때 잔류되었던 잔류막(36')이 동시에 식각 제거되도록 할 수 있다.2 6제1도전성 물질을 알루미늄 CVD법으로 형성하면 매립층의 저항을 더욱 낮출 수 있다.스퍼터 식각(sputter etch)한다. 이 때 식각되는 제1도전성물질층의 식각 량은, 실질적으로 플러그의 표면이 접속 구멍의 표면 보다 높이 위치하도록 식각 량을 결정된다. 이렇게 하면 기판 위에 전반적으로 제1도전성물질층이 잔류하게 되는데, 접속 구멍에는 매립층(플러그)(47)가 형성되고, 기타의 표면에는 제1도전성 물질의 잔류막(46')이 발생하게 된다.2제2도전성 물질의 패턴을 형성할 때 Cl2가스를 이용하여 이방성 식각을 하게 되므로 플러그를 형성할 때 잔류되었던 잔류막(46')이 동시에 식각 제거되도록 할 수 있다. 제1 및 제2도전성 물질 의 층을 구성하는 주성분 원소의 식각 선택성이 실질적으로 상이한 경우에는, 보통 감광막 패턴(49)을 마스크층으로 이용하거나, 이 감광막 패턴을 제거한 후 제2도전성물질층의 패턴(48)을 마스크로 이용하여 잔류된 제1도 전성 물질의 잔류막(46')을 식각하여 제거할 수도 있다.

Claims (15)

  1. 배선 형성 방법으로서, 1) 기판 위에 절연막을 형성하는 공정과, 2) 상기 절연막에 접속 구멍을 형성하는 공정과, 3) 상기 접속 구멍을 채우고 상기 절연막을 덮는 제1도전성물질층을 형성하는 공정과, 4) 상기 제1도전성물질층의 일부가 부분적으로 잔류되도록 제1전도성 물질층을 에치하되, 상기 접속 구멍을 매립한 제1도전성물질층의 표면이 접속 구멍의 표면과 거의 일치될 정도로 에치하는 공정과, 5) 상기 4)공정 결과로 형성된 전체 표면에 제2도전성물질층을 형성하 고 패터닝하여 제2도전성 물질 패턴을 형성함과 아울러, 상기 제2도전성 물질 패턴 하부 이외의 부분에 위치하는 제1도전성물질층의 잔류막을 제거하는 공정을 포함하여 이루어지는 배선 형성 방법.
  2. 제1항에 있어서, 상기 3) 공정에서 제1도전성 물질층은 W, Al, Ag, Cu 등의 금속 중에서 선택된 하나이거나 이들의 합금으로 형성하는 것을 특징으로 하는 배선 형성 방법.
  3. 제1항에 있어서, 상기 4)공정에서 제1도전성 물질층을 에치백 공정으로 식각하는 것 특징으로 하는 배선 형성 방법.
  4. 제1항에 있어서, 상기 4)공정에서 제2도전성 물질층은 스퍼터링이나 화합 기상 증착법으로 형성하는 것을 특징으로 하는 배선 형성 방법.
  5. 제1항에 있어서, 상기 제1 및 제2도전성 물질층을 구성하는 주 성분 원소의 식각 선택성이 거의 동일한 물질이고, 상기 제2도전성 물질 패턴을 형성할 때, 상기 제1도전성 물질의 잔류막까지 동시에 식각하여 배선 패턴을 형성하는 것을 특정으로 하는 배선 형성 방법.
  6. 제1항에 있어서, 상기 제1 및 제2도전성 물질층을 구성하는 주 성분원소의 식각 선택성이 서로 다른 물질이고, 상기 제2도전성 물질 패턴을 형성한 후, 제2도전성 물질 패턴을 마스크로 이용하여 잔류하는 제1도전성물질층을 식각하는 것을 특징으로 하는 배선 형성 방법.
  7. 제1항에 있어서, 상기 제1 및 제2도전성 물질층을 구성하는 주 성분 원소의 식각 선택성이 서로 다른 물질이고, 상기 제2도전성 물질 패턴을 형성한 후, 제2도전성물질패턴을 형성할때 사용된 마스크를 이용하여 잔류하는 제1도전성물질층을 식각하는 것을 특징으로 하는 배선 형성 방법.
  8. 배선 형성 방법으로서, 1) 기판 위에 절연막을 형성하는 공정과, 2) 상기 절연막에 접속 구멍을 형성하는 공정과, 3) 상기 접속 구멍을 채우고 상기 절연막을 덮는 제1도전성 물질층을 형성하는 공정과, 4) 상기 접속 구멍을 매립한 제1도전성 물질층의 표면이 접속 구멍의 표면보다 실질적으로 위 부분에 위치하도록 제1도전성물질층을 에치하는 공정과, 5) 상기 공정 결과로 형성된 전체 표면에 제2도전성물질층을 형성하고 패터닝하여 제2도전성 물질 패턴을 형성함과 아울러, 상기 제2도전성물질패턴 하부 이외의 부분에 위치하는 제1도전성 물질층의 잔류막을 제거하는 공정을 포함하여 이루어지는 배선 형성 방법.
  9. 제8항에 있어서, 상기 3) 공정에서 제1도전성물질층은 W, Al, Ag, Cu 등의 금속 중에서 선택된 하나이거나 이들의 합금으로 형성하는 것을 특정으로 하는 배선형성 방법.
  10. 제8항에 있어서, 상기 4)공정에서 제1도전성 물질층을 에치백 공정으로 식각하는 것 특징으로 하는 배선 형성 방법.
  11. 제8항에 있어서, 상기 4)공정에서 제2도전성 물질층은 스퍼더링이나 화학 기상 증착법으로 형성하는 것을 특징으로 하는 배선 형성 방법.
  12. 제8항에 있어서, 상기 제1 및 제2도전성 물질층을 구성하는 주 성분 원소의 식각 선택성이 거의 동일한 물질이고, 상기 제2도전성 물질 패턴을 형성할 때, 상기 제1도전성 물질의 잔류막까지 동시에 식각하여 배선 패턴을 형성하는 것을 특정으로 하는 배선 형성 방법.
  13. 제8항에 있어서, 상기 제1 및 제2도전성 물질층을 구성하는 주 성분원소의 식각 선택성이 서로 다른 물질이고, 상기 제2도전성 물질 패턴을 형성한 후, 제2도전성 물질 패턴을 마스크로 이용하여 잔류하는 제1도전성물질층을 식각하는 것을 특정으로 하는 배선 형성 방법.
  14. 제8항에 있어서, 상기 제1 및 제2도전성 물질층을 구성하는 주 성분 원소의 식각 선택성이 서로 다른 물질이고, 상기 제2도전성 물질 패턴을 형성한 후, 제2도전성 물질 패턴을 형성할때 .사용된 마스크를 이용하여 잔류하는 제1도전성물질층을 식각하는 것을 특징으로 하는 배선 형성 방법.
  15. 제8항에 있어서, 상기 제1도전성 물질층을 에치한 후 상기 제2도전성 물질층을 형성하기 전에,
KR1019960047588A 1996-10-23 1996-10-23 배선 형성 방법 KR100221656B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960047588A KR100221656B1 (ko) 1996-10-23 1996-10-23 배선 형성 방법
DE19723096A DE19723096B4 (de) 1996-10-23 1997-06-02 Verfahren zum Bilden einer Verbindungsleitung
US08/937,589 US5948705A (en) 1996-10-23 1997-09-29 Method of forming interconnection line
JP9290762A JPH10125785A (ja) 1996-10-23 1997-10-23 半導体集積回路の配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960047588A KR100221656B1 (ko) 1996-10-23 1996-10-23 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR19980028524A true KR19980028524A (ko) 1998-07-15
KR100221656B1 KR100221656B1 (ko) 1999-09-15

Family

ID=19478517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960047588A KR100221656B1 (ko) 1996-10-23 1996-10-23 배선 형성 방법

Country Status (4)

Country Link
US (1) US5948705A (ko)
JP (1) JPH10125785A (ko)
KR (1) KR100221656B1 (ko)
DE (1) DE19723096B4 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
US6509266B1 (en) 2001-04-02 2003-01-21 Air Products And Chemicals, Inc. Halogen addition for improved adhesion of CVD copper to barrier
JP4202091B2 (ja) * 2002-11-05 2008-12-24 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置の作製方法
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
JP2006054251A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0234407A1 (en) * 1986-02-28 1987-09-02 General Electric Company Method filling interlevel dielectric via or contact holes in multilevel VLSI metallization structures
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching
JPH03244130A (ja) * 1990-02-22 1991-10-30 Sony Corp 半導体装置の製造方法
JPH04225550A (ja) * 1990-12-27 1992-08-14 Sony Corp メタルプラグの形成方法
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
FR2675263B1 (fr) * 1991-04-15 1994-08-05 Lorraine Laminage Procede et dispositif de controle non destructif par ultrasons de pieces en materiaux refractaires.
JP3216104B2 (ja) * 1991-05-29 2001-10-09 ソニー株式会社 メタルプラグ形成方法及び配線形成方法
DE69213928T2 (de) * 1992-05-27 1997-03-13 Sgs Thomson Microelectronics Verdrahtung auf Wolfram-Plomben
JP3240724B2 (ja) * 1993-02-09 2001-12-25 ソニー株式会社 配線形成方法
JPH0817927A (ja) * 1994-06-28 1996-01-19 Nippon Steel Corp 半導体装置の製造方法
US5521119A (en) * 1994-07-13 1996-05-28 Taiwan Semiconductor Manufacturing Co. Post treatment of tungsten etching back
EP0915501B1 (en) * 1994-08-05 2003-02-26 International Business Machines Corporation Method of forming a damascene structure with WGe polishing stop
JPH08125013A (ja) * 1994-10-20 1996-05-17 Kawasaki Steel Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE19723096B4 (de) 2005-09-29
US5948705A (en) 1999-09-07
DE19723096A1 (de) 1998-05-07
JPH10125785A (ja) 1998-05-15
KR100221656B1 (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
US6445073B1 (en) Damascene metallization process and structure
KR100242865B1 (ko) 메탈 플러그의 형성 방법
US5434451A (en) Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines
US6348733B1 (en) Dual damascene process and structure with dielectric barrier layer
JP3382357B2 (ja) 配線形成方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
KR0124644B1 (ko) 반도체소자의 다층금속배선의 형성방법
KR980011853A (ko) 반도체장치의 자기 정합적 금속 배선 형성 방법
JP2770945B2 (ja) タングステン被覆法
KR19980028524A (ko) 배선 형성 방법
JP2005197692A (ja) 半導体素子のデュアルダマシンパターン形成方法
US6358835B1 (en) Method of manufacturing a semiconductor device
US20040219749A1 (en) Method of manufacturing semiconductor device
US6306771B1 (en) Process for preventing the formation of ring defects
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JPH05299397A (ja) 金属プラグの形成方法
KR100571696B1 (ko) 반도체 소자의 제조 방법
KR100289672B1 (ko) 자기배열된언랜디드비아의금속화방법
KR100221584B1 (ko) 반도체 소자의 플러그 형성 방법
KR19990062003A (ko) 반도체장치의 다층 금속배선 형성방법
KR100189967B1 (ko) 반도체장치의 다층배선 형성방법
KR940010522B1 (ko) 반도체장치의 다층배선 형성방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR100373706B1 (ko) 반도체 소자의 배선 형성 방법
US20030067078A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee