JP2006054251A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006054251A JP2006054251A JP2004233405A JP2004233405A JP2006054251A JP 2006054251 A JP2006054251 A JP 2006054251A JP 2004233405 A JP2004233405 A JP 2004233405A JP 2004233405 A JP2004233405 A JP 2004233405A JP 2006054251 A JP2006054251 A JP 2006054251A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000011229 interlayer Substances 0.000 claims abstract description 98
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229960001231 choline Drugs 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000007864 aqueous solution Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 61
- 229910052721 tungsten Inorganic materials 0.000 description 61
- 239000010937 tungsten Substances 0.000 description 61
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 34
- 229910001930 tungsten oxide Inorganic materials 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 230000004888 barrier function Effects 0.000 description 21
- 239000010949 copper Substances 0.000 description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 239000000243 solution Substances 0.000 description 6
- 238000004380 ashing Methods 0.000 description 5
- 238000007865 diluting Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910020177 SiOF Inorganic materials 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- KIZQNNOULOCVDM-UHFFFAOYSA-M 2-hydroxyethyl(trimethyl)azanium;hydroxide Chemical compound [OH-].C[N+](C)(C)CCO KIZQNNOULOCVDM-UHFFFAOYSA-M 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
【解決手段】 半導体基板上に層間絶縁膜を形成するステップと、層間絶縁膜の所望の領域を除去し、当該除去した領域を埋め込むように、半導体基板及び層間絶縁膜上に導電性材料を堆積して膜を形成するステップと、層間絶縁膜と略同一の高さを有するように膜を平坦化することにより、導電性材料を埋め込んで第1の導電層を形成するステップと、埋め込まれた第1の導電層の上面に希釈コリン水溶液を用いた処理を行うステップとを備えることを特徴とする。
【選択図】 図1
Description
半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜の所望の領域を除去し、当該除去した領域を埋め込むように、前記半導体基板及び前記層間絶縁膜上に導電性材料を堆積して膜を形成するステップと、
前記層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記導電性材料を埋め込んで第1の導電層を形成するステップと、
前記埋め込まれた前記第1の導電層の上面に希釈コリン水溶液を用いた処理を行うステップと
を備えることを特徴とする。
半導体基板上に第1の層間絶縁膜を形成するステップと、
前記第1の層間絶縁膜の所望の領域を除去し、当該除去した領域を埋め込むように、前記半導体基板及び前記第1の層間絶縁膜上に導電性材料を堆積して膜を形成するステップと、
前記第1の層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記導電性材料を埋め込んで導電層を形成するステップと、
前記第1の層間絶縁膜及び前記埋め込まれた前記導電層上に第2の層間絶縁膜を形成するステップと、
前記第2の層間絶縁膜上に、前記導電層の一部又は全部の上面が開口するパターンを有するマスクを形成するステップと、
前記マスクを用いて、前記第2の層間絶縁膜にエッチングを行うことにより、前記導電層の上面を露出するステップと、
前記露出された前記導電層の上面に希釈コリン水溶液を用いた処理を行うステップと
を備えることを特徴とする。
半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜のうち、プラグを形成するためのプラグ形成領域を除去することにより、前記半導体基板の表面を露出するステップと、
前記層間絶縁膜のうち、配線を形成するための配線形成領域を除去することにより、前記層間絶縁膜を所定の深さまで除去するステップと、
前記プラグ形成領域及び前記配線形成領域を埋め込むように、導電性材料を堆積して膜を形成するステップと、
前記層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記プラグ及び前記配線を形成するステップと、
前記配線の上面に形成された酸化膜を希釈コリン水溶液を用いて除去するステップと
を備えることを特徴とする。
図1〜図10に、本発明の第1の実施の形態による半導体装置の製造方法を示す。まず図1に示すように、例えばMISFET(図示せず)などの半導体素子が形成された半導体基板10上に、例えばシリコン酸化(SiO2)膜からなる層間絶縁膜20を形成し、当該層間絶縁膜20の表面をCMP(Chemical Mechanical Polishing)などによって平坦化する。
図13〜図18に、本発明の第2の実施の形態による半導体装置の製造方法を示す。まず、図13に示すように、半導体基板200上に、例えばシリコン酸化(SiO2)膜からなる層間絶縁膜210を形成し、当該層間絶縁膜210の表面をCMPなどによって平坦化する。
図19〜図27に、本発明の第3の実施の形態による半導体装置の製造方法を示す。まず図19に示すように、半導体基板300上に、例えばシリコン酸化(SiO2)膜からなる層間絶縁膜310を形成し、当該層間絶縁膜310の表面をCMPなどによって平坦化する。
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えば、濃度が0.1〜0.5重量%の希釈コリン水溶液を用いてタングステンプラグ30、220又はタングステン配線340を処理する際の温度は、必ずしも80℃に限らず、室温〜80℃の範囲内であれば良い。
20、40、210、310、360 層間絶縁膜
30、220、330、420 タングステンプラグ
35、70、230、350、390 タングステン酸化膜
50、270、370 レジストマスク
60 溝
90 シード銅膜
100 銅膜
110 銅配線
250 アルミニウム膜
290 アルミニウム配線
340 タングステン配線
380 コンタクトホール
Claims (5)
- 半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜の所望の領域を除去し、当該除去した領域を埋め込むように、前記半導体基板及び前記層間絶縁膜上に導電性材料を堆積して膜を形成するステップと、
前記層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記導電性材料を埋め込んで第1の導電層を形成するステップと、
前記埋め込まれた前記第1の導電層の上面に希釈コリン水溶液を用いた処理を行うステップと
を備えることを特徴とする半導体装置の製造方法。 - 前記層間絶縁膜及び前記第1の導電層上に導電性材料を堆積して成膜することにより、膜を形成するステップと、
前記膜上に、前記第1の導電層に対応するパターンを有するマスクを形成するステップと、
前記マスクを用いて、前記膜にエッチングを行うことにより、第2の導電層を形成するステップと
を備えることを特徴とする請求項1記載の半導体装置の製造方法。 - 半導体基板上に第1の層間絶縁膜を形成するステップと、
前記第1の層間絶縁膜の所望の領域を除去し、当該除去した領域を埋め込むように、前記半導体基板及び前記第1の層間絶縁膜上に導電性材料を堆積して膜を形成するステップと、
前記第1の層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記導電性材料を埋め込んで導電層を形成するステップと、
前記第1の層間絶縁膜及び前記埋め込まれた前記導電層上に第2の層間絶縁膜を形成するステップと、
前記第2の層間絶縁膜上に、前記導電層の一部又は全部の上面が開口するパターンを有するマスクを形成するステップと、
前記マスクを用いて、前記第2の層間絶縁膜にエッチングを行うことにより、前記導電層の上面を露出するステップと、
前記露出された前記導電層の上面に希釈コリン水溶液を用いた処理を行うステップと
を備えることを特徴とする半導体装置の製造方法。 - 半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜のうち、プラグを形成するためのプラグ形成領域を除去することにより、前記半導体基板の表面を露出するステップと、
前記層間絶縁膜のうち、配線を形成するための配線形成領域を除去することにより、前記層間絶縁膜を所定の深さまで除去するステップと、
前記プラグ形成領域及び前記配線形成領域を埋め込むように、導電性材料を堆積して膜を形成するステップと、
前記層間絶縁膜と略同一の高さを有するように前記膜を平坦化することにより、前記プラグ及び前記配線を形成するステップと、
前記配線の上面に形成された酸化膜を希釈コリン水溶液を用いて除去するステップと
を備えることを特徴とする半導体装置の製造方法。 - 前記希釈コリン水溶液の濃度は0.01〜10重量%であることを特徴とする請求項1又は4記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004233405A JP2006054251A (ja) | 2004-08-10 | 2004-08-10 | 半導体装置の製造方法 |
TW094126554A TW200618093A (en) | 2004-08-10 | 2005-08-04 | Method for manufacturing semiconductor device |
US11/199,241 US20060051969A1 (en) | 2004-08-10 | 2005-08-09 | Semiconductor device fabrication method |
US11/501,109 US20070054482A1 (en) | 2004-08-10 | 2006-08-09 | Semiconductor device fabrication method |
US12/509,597 US20090286391A1 (en) | 2004-08-10 | 2009-07-27 | Semiconductor device fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004233405A JP2006054251A (ja) | 2004-08-10 | 2004-08-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006054251A true JP2006054251A (ja) | 2006-02-23 |
JP2006054251A5 JP2006054251A5 (ja) | 2006-12-21 |
Family
ID=35996822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004233405A Pending JP2006054251A (ja) | 2004-08-10 | 2004-08-10 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20060051969A1 (ja) |
JP (1) | JP2006054251A (ja) |
TW (1) | TW200618093A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019192906A (ja) * | 2018-03-02 | 2019-10-31 | マイクロマテリアルズ エルエルシー | 金属酸化物を除去する方法 |
CN110875276A (zh) * | 2018-08-30 | 2020-03-10 | 瑞萨电子株式会社 | 半导体器件 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4734090B2 (ja) * | 2005-10-31 | 2011-07-27 | 株式会社東芝 | 半導体装置の製造方法 |
KR20100079221A (ko) * | 2008-12-31 | 2010-07-08 | 주식회사 동부하이텍 | 반도체 소자의 구리 배선 형성 방법 |
US8222160B2 (en) * | 2010-11-30 | 2012-07-17 | Kabushiki Kaisha Toshiba | Metal containing sacrifice material and method of damascene wiring formation |
US10460984B2 (en) | 2015-04-15 | 2019-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating electrode and semiconductor device |
US9679807B1 (en) * | 2015-11-20 | 2017-06-13 | Globalfoundries Inc. | Method, apparatus, and system for MOL interconnects without titanium liner |
CN112864086A (zh) * | 2019-11-28 | 2021-05-28 | 长鑫存储技术有限公司 | 导电互连结构及其制备方法 |
CN113314457B (zh) * | 2020-02-27 | 2023-04-18 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5739579A (en) * | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
KR100221656B1 (ko) * | 1996-10-23 | 1999-09-15 | 구본준 | 배선 형성 방법 |
US6417112B1 (en) * | 1998-07-06 | 2002-07-09 | Ekc Technology, Inc. | Post etch cleaning composition and process for dual damascene system |
JP3883706B2 (ja) * | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
TW503522B (en) * | 2001-09-04 | 2002-09-21 | Nanya Plastics Corp | Method for preventing short circuit between metal conduction wires |
US6812156B2 (en) * | 2002-07-02 | 2004-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Method to reduce residual particulate contamination in CVD and PVD semiconductor wafer manufacturing |
-
2004
- 2004-08-10 JP JP2004233405A patent/JP2006054251A/ja active Pending
-
2005
- 2005-08-04 TW TW094126554A patent/TW200618093A/zh unknown
- 2005-08-09 US US11/199,241 patent/US20060051969A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019192906A (ja) * | 2018-03-02 | 2019-10-31 | マイクロマテリアルズ エルエルシー | 金属酸化物を除去する方法 |
CN110875276A (zh) * | 2018-08-30 | 2020-03-10 | 瑞萨电子株式会社 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
US20060051969A1 (en) | 2006-03-09 |
TW200618093A (en) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10002784B2 (en) | Via corner engineering in trench-first dual damascene process | |
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
JP2006041519A (ja) | デュアルダマシン配線の製造方法 | |
JP2012209287A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4256347B2 (ja) | 半導体装置の製造方法 | |
JP5193542B2 (ja) | 半導体装置の製造方法 | |
US8980745B1 (en) | Interconnect structures and methods of forming same | |
JP2005142369A (ja) | 半導体装置の製造方法 | |
JP2005340808A (ja) | 半導体装置のバリア構造 | |
TW201913762A (zh) | 半導體裝置的形成方法與半導體裝置 | |
JP2005101433A (ja) | 半導体装置およびその製造方法 | |
US20060051969A1 (en) | Semiconductor device fabrication method | |
JP4523351B2 (ja) | 半導体装置の製造方法 | |
KR101077711B1 (ko) | 반도체 디바이스 제조 방법 | |
JP4638139B2 (ja) | 半導体素子の金属配線形成方法 | |
JP2008198990A (ja) | 半導体素子の金属配線形成方法 | |
US20170148735A1 (en) | Interconnect Structure for Semiconductor Devices | |
KR100831981B1 (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
JP2007165514A (ja) | 半導体装置の製造方法 | |
JP2008010824A (ja) | 半導体メモリ素子の製造方法 | |
KR101103550B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP3774399B2 (ja) | デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法 | |
JP4695842B2 (ja) | 半導体装置およびその製造方法 | |
JP4714659B2 (ja) | 半導体装置の製造方法 | |
JP4768732B2 (ja) | 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090410 |