CN113314457B - 半导体结构的形成方法及半导体结构 - Google Patents

半导体结构的形成方法及半导体结构 Download PDF

Info

Publication number
CN113314457B
CN113314457B CN202010123734.4A CN202010123734A CN113314457B CN 113314457 B CN113314457 B CN 113314457B CN 202010123734 A CN202010123734 A CN 202010123734A CN 113314457 B CN113314457 B CN 113314457B
Authority
CN
China
Prior art keywords
layer
forming
conductive layer
adhesion
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010123734.4A
Other languages
English (en)
Other versions
CN113314457A (zh
Inventor
杨年旺
王玉尘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010123734.4A priority Critical patent/CN113314457B/zh
Priority to US17/430,279 priority patent/US20230116971A1/en
Priority to PCT/CN2021/075941 priority patent/WO2021169786A1/zh
Publication of CN113314457A publication Critical patent/CN113314457A/zh
Application granted granted Critical
Publication of CN113314457B publication Critical patent/CN113314457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法及半导体结构。所述半导体结构的形成方法包括如下步骤：形成互连层以及覆盖于所述互连层表面的导电层；形成覆盖所述导电层背离所述互连层表面的保护层；形成贯穿所述保护层和所述导电层的沟槽；填充介质层于所述沟槽内，并于所述介质层中形成空气隙，所述空气隙自所述导电层中的所述沟槽内延伸至所述保护层中的所述沟槽内。本发明一方面，减少甚至是避免了在所述导电层中出现削角和倒线的现象；另一方面，空气隙高度的增大降低了金属层发生裂缝的风险。

Description

半导体结构的形成方法及半导体结构
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法及半导体结构。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
随着DRAM等半导体结构的特征尺寸持续减小，后段金属互连电阻电容(ResistorCapacitor，RC)延迟呈现显著增加的趋势。为了减少RC延迟，当前的主要做法是引入低介电常数的材料。然而，在刻蚀金属形成沟槽以填充低介电常数的材料的过程中，经常会造成金属削角和/或金属倒线现象。另外，虽然在填充低介电常数材料的过程中形成空气间隙有助于降低金属互连线间的寄生电容，但是，当前形成的空气隙高度较低，从而导致金属发生裂缝的风险增大。
因此，如何减少金属在刻蚀过程中出现削角和倒线的现象，同时降低金属发生裂缝的风险，以改善半导体结构的性能，是当前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构的形成方法及半导体结构，用于解决现有的半导体结构在形成金属互连线时易出现金属削角和倒线的问题，并降低金属层发生裂缝的风险，改善半导体结构的性能。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：
形成互连层以及覆盖于所述互连层表面的导电层；
形成覆盖所述导电层背离所述互连层表面的保护层；
形成贯穿所述保护层和所述导电层的沟槽；
填充介质层于所述沟槽内，并于所述介质层中形成空气隙，所述空气隙自所述导电层中的所述沟槽内延伸至所述保护层中的所述沟槽内。
可选的，所述互连层包括多个互连线以及位于相邻所述互连线之间的隔离层；形成互连层以及覆盖于所述互连层表面的导电层的具体步骤包括：
形成第一粘附层于所述互连层表面；
沉积金属材料于所述第一粘附层背离所述互连层的表面，形成所述导电层。
可选的，形成覆盖所述导电层背离所述互连层表面的保护层的具体步骤包括：
形成第二粘附层于所述导电层背离所述第一粘附层的表面；
沉积介电材料于所述第二粘附层表面，形成所述保护层。
可选的，沉积介电材料于所述第二粘附层表面的具体步骤包括：
采用等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺沉积介电材料于所述第二粘附层表面。
可选的，所述保护层的材料为氧化物材料、氮化物材料、氮氧化物材料中的一种或者两种以上的组合。
可选的，形成贯穿所述保护层和所述导电层的沟槽的具体步骤包括：
至少刻蚀所述保护层、所述第二粘附层、所述导电层和所述第一粘附层，形成贯穿所述保护层、所述第二粘附层、所述导电层和所述第一粘附层的所述沟槽。
可选的，形成贯穿所述保护层和所述导电层的沟槽的具体步骤包括：
刻蚀所述保护层、所述第二粘附层、所述导电层和所述第一粘附层和部分所述隔离层，形成贯穿所述保护层、所述第二粘附层、所述导电层和所述第一粘附层、并延伸至所述隔离层内的所述沟槽。
可选的，填充介质层于所述沟槽内的具体步骤包括：
采用高密度等离子体沉积工艺填充介质层于所述沟槽内。
可选的，所述空气隙的顶面与所述保护层的顶面平齐；或者，
所述空气隙的顶面位于所述保护层的顶面之下。
为了解决上述问题，本发明还提供了一种半导体结构，采用上述任一项所述的半导体结构的形成方法形成。
本发明提供的半导体结构的形成方法及半导体结构，一方面，通过在所述导电层的表面形成保护层，使得在刻蚀所述导电层形成所述沟槽的过程中，能够将削角现象限定在所述保护层中，减少甚至是避免了在所述导电层中出现削角和倒线的现象；另一方面，通过形成所述保护层，能够增大所述沟槽的高度，进而使得所述空气隙能够延伸至所述保护层内的所述沟槽了，空气隙高度的增大降低了金属层发生裂缝的风险。上述两方面都会使得半导体结构的性能得到显著提高。
附图说明
附图1是本发明具体实施方式中半导体结构的形成方法流程图；
附图2A-2E是本发明具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构的形成方法及半导体结构的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法，附图1是本发明具体实施方式中半导体结构的形成方法流程图，附图2A-2E是本发明具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。如图1、图2A-图2E所示，本具体实施方式提供的半导体结构的形成方法，包括如下步骤：
步骤S11，形成互连层20以及覆盖于所述互连层20表面的导电层21，如图2A所示。
可选的，所述互连层20包括多个互连线201以及位于相邻所述互连线201之间的隔离层202；形成互连层20以及覆盖于所述互连层20表面的导电层21的具体步骤包括：
形成第一粘附层22于所述互连层20表面；
沉积金属材料于所述第一粘附层22背离所述互连层20的表面，形成所述导电层21。
具体来说，所述互连层20包括多个相互独立的互连线201，所述互连线201的材料为金属材料，例如钨。相邻所述互连线201之间通过所述隔离层202电性隔离，所述隔离层202的材料可以是但不限于氧化物材料。为了增强所述互连线201与所述隔离层202之间的粘附性，还可以在所述互连线201与所述隔离层202之间设置第三粘附层203。所述第三粘附层203的材料可以为Ti和TiN的组合物。
为了增强所述互连层20与所述导电层21之间的粘附性，在沉积所述导电层21之前，先于所述互连层20暴露所述互连线201的表面(即所述互连线201的顶面)沉积所述第一粘附层22。所述第一粘附层22覆盖所述互连线201、所述隔离层202和所述第三粘附层203，即所述第一粘附层22覆盖所述互连层20的整个表面。所述第一粘附层22的材料可以为Ti和TiN的组合物。之后，采用化学气相沉积、物理气相沉积或者原子层沉积工艺于所述第一粘附层22背离所述互连层20的表面沉积所述导电层21。所述导电层21的材料优选为金属材料，例如金属铝。
步骤S12，形成覆盖所述导电层21背离所述互连层20表面的保护层24，如图2B所示。
可选的，形成覆盖所述导电层21背离所述互连层20表面的保护层24的具体步骤包括：
形成第二粘附层23于所述导电层21背离所述第一粘附层22的表面，如图2A所示；
沉积介电材料于所述第二粘附层23表面，形成所述保护层24，如图2B所示。
具体来说，为了增强所述保护层24与所述导电层21之间的粘附性，在沉积所述保护层24之前，于所述导电层21背离所述第一粘附层22的整个表面形成所述第二粘附层23。所述第二粘附层23的材料也可以是Ti和TiN的组合物。所述保护层24的具体厚度，本领域技术人员可以根据实际需要进行设置，例如根据后续刻蚀所述保护层24和所述导电层21的刻蚀剂种类、刻蚀所需形成的沟槽的特征尺寸、以及所述保护层24与所述导电层21的材料等等，本具体实施方式对此不作限定，只要能减少刻蚀过程中对所述导电层21的削角现象即可。所述保护层24的厚度优选大于所述第二粘附层23的厚度。
可选的，沉积保护层24于所述第二粘附层23表面的具体步骤包括：
采用等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺沉积介电材料于所述第二粘附层23表面。
采用等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺形成的所述保护层24较为致密，且形成的所述保护层24厚度较为均匀，从而更好的在后续刻蚀过程中对所述导电层21进行保护。
所述保护层24的具体材料，本领域技术人员可以根据实际需要进行选择。可选的，所述保护层24的材料为氧化物材料、氮化物材料、氮氧化物材料中的一种或者两种以上的组合。在本具体实施方式中，所述保护层24的材料可以与所述隔离层202的材料相同，例如均为氧化物材料(例如二氧化硅)，以节省半导体结构的制造成本。
步骤S13，形成贯穿所述保护层24和所述导电层21的沟槽26，如图2D所示。
可选的，形成贯穿所述保护层24和所述导电层21的沟槽26的具体步骤包括：
至少刻蚀所述保护层24、所述第二粘附层23、所述导电层21和所述第一粘附层22，形成贯穿所述保护层24、所述第二粘附层23、所述导电层21和所述第一粘附层22的所述沟槽26。
可选的，形成贯穿所述保护层24和所述导电层21的沟槽26的具体步骤包括：
刻蚀所述保护层24、所述第二粘附层23、所述导电层21和所述第一粘附层22和部分所述隔离层202，形成贯穿所述保护层24、所述第二粘附层23、所述导电层21和所述第一粘附层22、并延伸至所述隔离层202内的所述沟槽26。
具体来说，在形成所述保护层24之后，形成图案化的光阻层25于所述保护层24背离所述第二粘附层23的表面。所述图案化的光阻层25中具有暴露所述保护层24的开口251，如图2C所示。接着，可以采用干法刻蚀工艺或者湿法刻蚀工艺沿所述开口251依次刻蚀所述保护层24、所述第二粘附层23、所述导电层21和所述第一粘附层22和部分所述隔离层202，使得形成的所述沟槽26依次贯穿所述保护层24、所述第二粘附层23、所述导电层21和所述第一粘附层22、并延伸至所述隔离层202内。通过本步骤的刻蚀，可以将所述导电层21分割为通过所述沟槽26相互隔离的多个子导电层，每一所述子导电层与其下方的互连线201电连接。通过将所述沟槽26延伸至所述隔离层202内，从而能够充分隔断所述第一粘附层22和所述导电层21。
在刻蚀过程中，由于已在所述导电层21的表面形成所述保护层24，使得刻蚀产生的削角现象发生在所述保护层24中，如图2D所示，从而减少甚至是避免了在所述导电层21中发生削角或者是倒线现象，从而改善了最终形成的半导体结构的性能。
在本具体实施方式中，是以所述沟槽26延伸至所述隔离层202内为例进行说明。在其他具体实施方式中，本领域技术人员也可以根据实际需要，使得所述沟槽仅贯穿所述保护层、所述第二粘附层、所述导电层和所述第一粘附层，并不延伸至所述隔离层202内。
步骤S14，填充介质层27于所述沟槽26内，并于所述介质层27中形成空气隙28，所述空气隙28自所述导电层21中的所述沟槽26内延伸至所述保护层24中的所述沟槽26内。
可选的，填充介质层27于所述沟槽26内的具体步骤包括：
采用高密度等离子体沉积工艺填充介质层27于所述沟槽26内。
具体来说，可以按照所需的空气隙28的尺寸，先采用高密度等离子体沉积工艺沉积部分所述介质层27于所述沟槽26的侧壁和底壁，此次沉积的所述介质层27未填充满所述沟槽26；之后，再采用高密度等离子体沉积工艺对所述沟槽26进行封口，即可形成具有所述空气隙28的所述介质层27。在本具体实施方式中，由于在所述导电层21的表面覆盖有所述保护层24，且所述沟槽26贯穿所述导电层21和所述保护层24，因此，形成的所述沟槽26的深度相对较大，进而可以形成高度相对较高的所述空气隙28，即可以使得所述空气隙28自所述导电层21中的所述沟槽26内延伸至所述保护层24中的所述沟槽26内。所述空气隙28高度的增大，有助于降低所述导电层21发生裂缝的风险，进一步确保所述半导体结构性能的稳定。所述介质层27的材料本领域技术人员可以根据实际需要选择具有较低介电常数的材料，例如氧化物材料。
可选的，所述空气隙28的顶面与所述保护层24的顶面平齐；或者，
所述空气隙28的顶面位于所述保护层24的顶面之下。
具体来说，所述空气隙28自所述导电层21中的所述沟槽26延伸至所述保护层24中的所述沟槽内，所述空气隙28延伸出所述导电层21的高度可以与所述保护层24的厚度相同(即所述空气隙28的顶面与所述保护层24的顶面平齐)；或者，所述空气隙28延伸出所述导电层21的高度小于所述保护层24的厚度(即所述空气隙28的顶面位于所述保护层24的顶面之下)。所述空气隙28的底面可以与所述导电层21的底面平齐，也可以位于所述导电层21的底面之下，还可以位于所述导电层21的底面之上，本领域技术人员可以根据实际需要进行设置。
不仅如此，本具体实施方式还提供了一种半导体结构，采用上述任一项所述的半导体结构的形成方法形成。本具体实施方式提供的半导体结构的示意图可参见图2E。
本具体实施方式提供的半导体结构的形成方法及半导体结构，一方面，通过在所述导电层的表面形成保护层，使得在刻蚀所述导电层形成所述沟槽的过程中，能够将削角现象限定在所述保护层中，减少甚至是避免了在所述导电层中出现削角和倒线的现象；另一方面，通过形成所述保护层，能够增大所述沟槽的高度，进而使得所述空气隙能够延伸至所述保护层内的所述沟槽了，空气隙高度的增大降低了金属层发生裂缝的风险。上述两方面都会使得半导体结构的性能得到显著提高。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
形成互连层以及覆盖于所述互连层表面的导电层；
形成覆盖所述导电层背离所述互连层表面的保护层；
刻蚀所述保护层和所述导电层，形成贯穿所述保护层和所述导电层的沟槽，且刻蚀过程中仅于所述保护层中形成削角；
采用高密度等离子体沉积工艺沉积部分介质层于所述沟槽的侧壁和底壁，此次沉积的所述介质层未填充满所述沟槽；
再采用高密度等离子体沉积工艺对所述沟槽进行封口，形成具有空气隙的介质层，所述空气隙自所述导电层中的所述沟槽内延伸至所述保护层中的所述沟槽内，所述空气隙的顶面与所述保护层的顶面平齐，以通过增大所述空气隙的高度来降低所述导电层发生裂缝的风险。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述互连层包括多个互连线以及位于相邻所述互连线之间的隔离层；形成互连层以及覆盖于所述互连层表面的导电层的具体步骤包括：
形成第一粘附层于所述互连层表面；
沉积金属材料于所述第一粘附层背离所述互连层的表面，形成所述导电层。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成覆盖所述导电层背离所述互连层表面的保护层的具体步骤包括：
形成第二粘附层于所述导电层背离所述第一粘附层的表面；
沉积介电材料于所述第二粘附层表面，形成所述保护层。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，沉积介电材料于所述第二粘附层表面的具体步骤包括：
采用等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺沉积介电材料于所述第二粘附层表面。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料为氧化物材料、氮化物材料、氮氧化物材料中的一种或者两种以上的组合。
6.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成贯穿所述保护层和所述导电层的沟槽的具体步骤包括：
至少刻蚀所述保护层、所述第二粘附层、所述导电层和所述第一粘附层，形成贯穿所述保护层、所述第二粘附层、所述导电层和所述第一粘附层的所述沟槽。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，形成贯穿所述保护层和所述导电层的沟槽的具体步骤包括：
刻蚀所述保护层、所述第二粘附层、所述导电层和所述第一粘附层和部分所述隔离层，形成贯穿所述保护层、所述第二粘附层、所述导电层和所述第一粘附层、并延伸至所述隔离层内的所述沟槽。
8.一种半导体结构，其特征在于，采用如权利要求1-7中任一项所述的半导体结构的形成方法形成。
CN202010123734.4A 2020-02-27 2020-02-27 半导体结构的形成方法及半导体结构 Active CN113314457B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010123734.4A CN113314457B (zh) 2020-02-27 2020-02-27 半导体结构的形成方法及半导体结构
US17/430,279 US20230116971A1 (en) 2020-02-27 2021-02-08 Methods for forming semiconductor structures and semiconductor structures
PCT/CN2021/075941 WO2021169786A1 (zh) 2020-02-27 2021-02-08 半导体结构的形成方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010123734.4A CN113314457B (zh) 2020-02-27 2020-02-27 半导体结构的形成方法及半导体结构

Publications (2)

Publication Number Publication Date
CN113314457A CN113314457A (zh) 2021-08-27
CN113314457B true CN113314457B (zh) 2023-04-18

Family

ID=77370785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010123734.4A Active CN113314457B (zh) 2020-02-27 2020-02-27 半导体结构的形成方法及半导体结构

Country Status (3)

Country Link
US (1) US20230116971A1 (zh)
CN (1) CN113314457B (zh)
WO (1) WO2021169786A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117693185A (zh) * 2022-08-24 2024-03-12 长鑫存储技术有限公司 半导体结构及其形成方法、存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151301A (zh) * 2013-02-25 2013-06-12 上海宏力半导体制造有限公司 半导体器件的形成方法
CN106328582A (zh) * 2015-07-02 2017-01-11 无锡华润上华科技有限公司 金属层间介质膜层的形成方法及hdpcvd方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493182B2 (ja) * 2000-08-23 2010-06-30 株式会社ルネサステクノロジ 半導体装置
US7045849B2 (en) * 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
JP2006054251A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 半導体装置の製造方法
US20120007165A1 (en) * 2010-07-12 2012-01-12 Samsung Electronics Co., Ltd. Semiconductor devices
KR20120031667A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 반도체 소자 및 반도체 소자 제조 방법
KR20120057794A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US9455178B2 (en) * 2014-03-14 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US10522642B2 (en) * 2016-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Co. Ltd. Semiconductor device with air-spacer
US10211100B2 (en) * 2017-03-27 2019-02-19 Globalfoundries Inc. Methods of forming an air gap adjacent a gate of a transistor and a gate contact above the active region of the transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151301A (zh) * 2013-02-25 2013-06-12 上海宏力半导体制造有限公司 半导体器件的形成方法
CN106328582A (zh) * 2015-07-02 2017-01-11 无锡华润上华科技有限公司 金属层间介质膜层的形成方法及hdpcvd方法

Also Published As

Publication number Publication date
CN113314457A (zh) 2021-08-27
WO2021169786A1 (zh) 2021-09-02
US20230116971A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
KR102306515B1 (ko) 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조
US20220320095A1 (en) Capacitor array structure and method for forming the same
WO2022198959A1 (zh) 半导体结构及其形成方法
US7157369B2 (en) Semiconductor device and method of manufacturing thereof
US8377819B2 (en) Contact formation
WO2022179022A1 (zh) 半导体结构的形成方法及半导体结构
CN113314457B (zh) 半导体结构的形成方法及半导体结构
WO2021233138A1 (zh) 半导体器件及其形成方法
CN112242346A (zh) 半导体结构及其形成方法
CN112750783A (zh) 半导体结构及其形成方法
CN113871342A (zh) 半导体结构及其形成方法
KR100351888B1 (ko) 반도체소자의 배선구조 및 형성방법
US20230225115A1 (en) Memory and method for forming same
CN214428620U (zh) 半导体结构
WO2023130572A1 (zh) 存储器及其形成方法
US10790289B2 (en) Method of forming a stop layer filling in a space between spacers
US20230413512A1 (en) Memory and forming method thereof
WO2023010606A1 (zh) 一种半导体存储装置及形成方法
WO2023245799A1 (zh) 半导体结构及其形成方法
US20220093605A1 (en) Semiconductor structure and manufacturing method thereof
US20030022484A1 (en) Method of forming inter-dielectric layer in semiconductor device
JPH07106431A (ja) 半導体装置
US7622381B2 (en) Semiconductor structure and the forming method thereof
CN114678330A (zh) 半导体结构的形成方法及半导体结构
CN115440669A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant