CN113871342A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113871342A
CN113871342A CN202111067348.9A CN202111067348A CN113871342A CN 113871342 A CN113871342 A CN 113871342A CN 202111067348 A CN202111067348 A CN 202111067348A CN 113871342 A CN113871342 A CN 113871342A
Authority
CN
China
Prior art keywords
groove
grooves
sub
layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111067348.9A
Other languages
English (en)
Inventor
卢经文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111067348.9A priority Critical patent/CN113871342A/zh
Publication of CN113871342A publication Critical patent/CN113871342A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供衬底；刻蚀所述衬底，形成凹槽以及位于相邻所述凹槽之间的有源区，所述凹槽包括第一凹槽以及位于所述第一凹槽下方、且与所述第一凹槽连通的第二凹槽，且所述第一凹槽的内径大于所述第二凹槽的内径；填充所述凹槽，于所述凹槽内形成具有空气隙的填充层。本发明降低了所述半导体结构工作过程中相邻有源区之间的干扰作用，减轻了行锤击效应的影响，改善了半导体结构的良率及性能可靠性。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
在DRAM等半导体结构中，每个有源区与两条字线交叠(即两条字线穿过同一有源区)，当其中一条字线被激活且被反复刷新(refresh)，会产生如下两方面的影响：一方面，会对穿过同一有源区的另一条字线产生噪声或者干扰；另一方面，在与被激活的字线邻近的有源区被激活或者被刷新之前，若被激活的字线刷新频率过高，会使得与被激活的字线邻近的有源区变得脆弱，出现电荷损失或者漏电问题。上述两方面的影响都会造成与被激活的字线邻近的一个或者多个有源区的数据发生错误，产生所谓的行锤击效应(RowHammer Effect)。
因此，如何减轻行锤击效应，降低相邻有源区之间的相互干扰，提高半导体结构的良率及性能可靠性，是当前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法，用于解决现有技术的半导体结构易产生行锤击效应的问题，以降低相邻有源区之间的相互干扰，提高半导体结构的良率及性能可靠性。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：
提供衬底；
刻蚀所述衬底，形成凹槽以及位于相邻所述凹槽之间的有源区，所述凹槽包括第一凹槽以及位于所述第一凹槽下方、且与所述第一凹槽连通的第二凹槽，且所述第一凹槽的内径大于所述第二凹槽的内径；
填充所述凹槽，于所述凹槽内形成具有空气隙的填充层。
可选的，形成凹槽以及位于相邻所述凹槽之间的有源区的具体步骤包括：
形成覆盖所述衬底的掩模层，所述掩模层中具有暴露所述衬底的开口；
沿所述开口刻蚀所述衬底，形成第一凹槽以及位于相邻所述第一凹槽之间的第一子有源区；
沿所述第一凹槽继续刻蚀所述衬底，于所述第一凹槽下方形成与所述第一凹槽连通的第二凹槽、以及位于相邻所述第二凹槽之间的第二子有源区，所述第一凹槽的内径大于所述第二凹槽的内径，所述第一子有源区的宽度小于所述第二子有源区的宽度。
可选的，所述第一凹槽的深度为所述凹槽的深度的20％～30％。
可选的，沿所述第一凹槽继续刻蚀所述衬底之前，还包括如下步骤：
形成覆盖所述第一凹槽侧壁的侧壁保护层。
可选的，所述侧壁保护层的厚度为所述第一子有源区宽度的1/5～1/4。
可选的，沿所述第一凹槽继续刻蚀所述衬底之后，还包括如下步骤：
去除所述侧壁保护层。
可选的，填充所述凹槽之前，还包括如下步骤：
形成覆盖所述凹槽侧壁的调整层。
可选的，形成覆盖所述凹槽侧壁的调整层的具体步骤包括：
采用原子层沉积工艺形成覆盖所述凹槽侧壁的调整层。
可选的，于所述凹槽内形成具有空气隙的填充层的具体步骤包括：
采用低压化学气相沉积工艺沉积填充材料于所述凹槽内，形成覆盖所述调整层表面且具有空气隙的所述填充层。
可选的，所述调整层的材料与所述填充层的材料相同。
可选的，所述空气隙的顶面低于所述第一凹槽的底面。
为了解决上述问题，本发明还提供了一种半导体结构，包括：
衬底；
凹槽，位于所述衬底内，所述凹槽包括第一凹槽以及位于所述第一凹槽下方、且与所述第一凹槽连通的第二凹槽，且所述第一凹槽的内径大于所述第二凹槽的内径；
填充层，位于所述凹槽内，所述填充层中具有空气隙；
有源区，位于相邻所述凹槽之间。
可选的，所述第一凹槽的深度为所述凹槽的深度的20％～30％。
可选的，所述空气隙的顶面低于所述第一凹槽的底面。
可选的，所述有源区包括：
第一子有源区，位于相邻的所述第一凹槽之间；
第二子有源区，位于相邻的所述第二凹槽之间，所述第二子有源区的顶面与所述第一子有源区的底面接触连接，且所述第一子有源区的宽度小于所述第二子有源区的宽度。
可选的，还包括：
字线，位于所述第一子有源区内。
可选的，所述字线的底面与所述第一子有源区的底面平齐；或者
所述字线的底面高于所述第一子有源区的底面。
可选的，还包括：
调整层，覆盖于所述凹槽侧壁，所述填充层覆盖于所述调整层表面。
可选的，所述调整层的材料与所述填充层的材料相同。
本发明提供的半导体结构及其形成方法，通过在相邻的有源区之间形成上宽下窄的凹槽，并在所述凹槽内形成具有空气隙的填充层，利用空气具有较低介电常数的特点来隔离相邻的所述有源区，降低了所述半导体结构工作过程中相邻有源区之间的干扰作用，减轻了行锤击效应的影响，改善了半导体结构的良率及性能可靠性。
附图说明
附图1是本发明具体实施方式中半导体结构的形成方法流程图；
附图2A-2N是本发明具体实施方式在形成半导体结构的过程中主要的工艺结构示意图；
附图3是本发明具体实施方式提供的半导体结构的截面示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法，附图2A-2N是本发明具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。如图1、图2A-图2N所示，本具体实施方式提供的半导体结构的形成方法，包括如下步骤：
步骤S11，提供衬底20，如图2A和图2B所示，图2B是图2A沿AB方向的截面图。
具体来说，所述衬底20可以是但不限于硅衬底，本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他示例中，所述衬底20可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。
步骤S12，刻蚀所述衬底20，形成凹槽以及位于相邻所述凹槽之间的有源区，所述凹槽包括第一凹槽22以及位于所述第一凹槽22下方、且与所述第一凹槽22连通的第二凹槽26，且所述第一凹槽22的内径R1大于所述第二凹槽26的内径R2，如图2I和图2J所示，图2J是图2I沿AB方向的截面示意图。
可选的，形成凹槽以及位于相邻所述凹槽之间的有源区的具体步骤包括：
形成覆盖所述衬底20的掩模层21，所述掩模层21中具有暴露所述衬底20的开口211，如图2A和图2B所示；
沿所述开口211刻蚀所述衬底20，形成第一凹槽22以及位于相邻所述第一凹槽22之间的第一子有源区23，如图2C和图2D所示，图2D是图2C沿AB方向的截面示意图；
沿所述第一凹槽22继续刻蚀所述衬底20，于所述第一凹槽22下方形成与所述第一凹槽22连通的第二凹槽26、以及位于相邻所述第二凹槽26之间的第二子有源区25，所述第一凹槽22的内径R1大于所述第二凹槽26的内径R2，所述第一子有源区23的宽度小于所述第二子有源区25的宽度，如图2I和图2J所示。
具体来说，可以采用化学气相沉积、物理气相沉积或者原子层沉积工艺沉积多晶硅等材料于所述衬底20表面，形成所述掩模层21，并通过对所述掩模层21的图形化处理，于所述掩模层21中形成多个暴露所述衬底20的开口211。接着，采用干法刻蚀工艺沿所述开口211刻蚀所述衬底20至预设深度，形成所述第一凹槽22。两个相邻的所述第一凹槽22之间形成一个所述第一子有源区23。刻蚀所述衬底20的过程中，可以采用SF6、CF4、Cl2、CHF3、O2、Ar中的一种或者两种以上的气体混合作为刻蚀气体。
可选的，所述第一凹槽22的深度H1为所述凹槽的深度的20％～30％。
其中，所述凹槽的深度为所述第一凹槽22的深度H1与后续形成的第二凹槽26的深度H2之和。所述第一凹槽22的深度H1可以与后续所要形成的埋入式字线的深度相同。
可选的，沿所述第一凹槽22继续刻蚀所述衬底20之前，还包括如下步骤：
形成覆盖所述第一凹槽22侧壁的侧壁保护层24，如图2E和图2F所示，图2F是图2E沿AB方向的截面示意图。
可选的，所述侧壁保护层24的厚度为所述第一子有源区23宽度W的1/5～1/4。
具体来说，在形成所述第一凹槽22和所述第一子有源区23之后，可以采用原子层沉积工艺，以NH3或者N2和H2的混合气体作为反应气体，沉积氮化硅于所述第一凹槽22的内壁，采用垂直向下刻蚀工艺去除所述第一凹槽22底面的所述氮化硅之后，形成仅覆盖所述第一凹槽22侧壁的所述侧壁保护层24。垂直向下刻蚀工艺去除所述第一凹槽22底面的所述氮化硅的过程中，可以采用SF6、CF4、Cl2、CHF3、O2、Ar中的一种或者两种以上的气体混合作为刻蚀气体。所述侧壁保护层24的厚度不宜过大，否则影响后续刻蚀形成的所述第二凹槽26的特征尺寸；所述侧壁保护层24的厚度也不宜过小，否则不能在后续工艺中有效的保护所述第一凹槽22的侧壁，且影响后续空气隙的形成。基于此，本具体实施方式中所述侧壁保护层24的厚度为所述第一子有源区23宽度W的1/5～1/4。
可选的，沿所述第一凹槽22继续刻蚀所述衬底20之后，还包括如下步骤：
去除所述侧壁保护层24，如图2I和图2J所示。
具体来说，在形成所述侧壁保护层24之后，沿所述第一凹槽22继续向下刻蚀所述衬底20，于所述第一凹槽22下方形成与所述第一凹槽22连通的所述第二凹槽26，如图2G和图2H所示，图2H是图2G沿AB方向的截面示意图。之后，以HF、H3PO4和水的混合溶液作为刻蚀液，采用湿法刻蚀工艺去除所述侧壁保护层24，在去除所述掩模层21之后，得到如图2I和图2J所示。在湿法刻蚀去除所述侧壁保护层24的过程中，还可以去除所述第二凹槽26内壁上的自然氧化层。由于所述第二凹槽26是沿侧壁覆盖有所述侧壁保护层24的所述第一凹槽22向下刻蚀形成的，因此，在去除所述侧壁保护层24之后，得到的所述第二凹槽26的内径R2小于所述第一凹槽22的内径R1，所述第一凹槽22的内径R1与所述第二凹槽26的内径R2之间的差值即为所述侧壁保护层24的厚度。相应的，所述第一子有源区23的宽度小于与其相连、且位于其下方的所述第二子有源区25的宽度。因此，在所述第一子有源区23和所述第二子有源区25的交界处(即所述第一凹槽22和所述第二凹槽26的交界处)存在一台阶，如图2J所示。
步骤S13，填充所述凹槽，于所述凹槽内形成具有空气隙281的填充层28，如图2M和图2N所示，图2N是图2M沿AB方向的截面示意图。
可选的，填充所述凹槽之前，还包括如下步骤：
形成覆盖所述凹槽侧壁的调整层27，如图2K和图2L所示，图2L是图2K沿AB方向的截面示意图。
可选的，形成覆盖所述凹槽侧壁的调整层27的具体步骤包括：
采用原子层沉积工艺形成覆盖所述凹槽侧壁的调整层27。
所述调整层27的材料为绝缘材料。具体来说，在形成如图2J所示的结构之后，可以采用原子层沉积工艺、以LTO520(氨基硅烷气体)/O2或N zero/O2作为反应气体沉积二氧化硅于所述凹槽(包括所述第一凹槽22和所述第二凹槽26)的内壁以及所述衬底20的顶面，形成所述调整层27。之后，去除所述衬底20顶面和所述第二凹槽26底面上的所述调整层27，使得残留的所述调整层27仅覆盖所述第一凹槽22的侧壁、所述第二凹槽26的侧壁、以及所述第一凹槽22和所述第二凹槽26交界处的台阶的表面。本具体实施方式通过在形成所述填充层28之前形成所述调整层27，利用所述调整层27的厚度来调节最终形成的所述填充层28中所述空气隙281的尺寸，所述空气隙281的尺寸包括所述空气隙281的高度和/或所述空气隙281的宽度(即所述空气隙281的厚度)。举例来说，所述调整层27的厚度越大，形成的所述空气隙281的尺寸越小。
可选的，于所述凹槽内形成具有空气隙281的填充层28的具体步骤包括：
采用低压化学气相沉积(LPCVD)工艺沉积填充材料于所述凹槽内，形成覆盖所述调整层27表面且具有空气隙281的所述填充层28。
具体来说，采用低压化学气相沉积工艺沉积二氧化硅等绝缘材料于所述凹槽内，由于所述凹槽呈现上宽下窄的形貌(即所述有源区呈现上窄下宽的形貌)，低压化学气相沉积工艺沉积二氧化硅的速率较快，且低压化学气相沉积工艺本身会因台阶区域覆盖率的不同而造成封口效应，即所述第二凹槽26未填充满之前所述第一凹槽22先填充满并封闭所述第一凹槽22的顶部开口，导致在所述第二凹槽26内的所述填充层28中形成所述空气隙281。所述空气隙281的形成，能够有效避免相邻所述有源区之间的电性干扰，减弱行锤击效应。
以所述填充层28的材料为二氧化硅为例，在填充所述凹槽的过程中，可以采用LTO520/O2作为反应气体，反应温度为600℃～700℃，反应过程中的气压为0.1Torr～1Torr。
为了简化工艺步骤，降低工艺成本，可选的，所述调整层27的材料与所述填充层28的材料相同。例如，所述调整层27的材料与所述填充层28的材料均为二氧化硅。
可选的，所述空气隙281的顶面低于所述第一凹槽22的底面。
具体来说，由于低压化学气相沉积工艺本身沉积特性的限定，使得所述空气隙281的顶面低于所述第一凹槽22的底面，即所述空气隙281仅位于所述第二凹槽26内。
不仅如此，本具体实施方式还提供了一种半导体结构，附图3是本发明具体实施方式提供的半导体结构的截面示意图。本具体实施方式提供的半导体结构可以采用如图1、图2A-图2N所示的半导体结构的形成方法形成。如图2A-图2N和图3所示，所述半导体结构，包括：
衬底20；
凹槽，位于所述衬底20内，所述凹槽包括第一凹槽22以及位于所述第一凹槽22下方、且与所述第一凹槽22连通的第二凹槽26，且所述第一凹槽22的内径R1大于所述第二凹槽22的内径R2；
填充层28，位于所述凹槽内，所述填充层28中具有空气隙281；
有源区，位于相邻所述凹槽之间。
可选的，所述第一凹槽22的深度H1为所述凹槽的深度的20％～30％。
可选的，所述空气隙281的顶面低于所述第一凹槽22的底面。
可选的，所述有源区包括：
第一子有源区23，位于相邻的所述第一凹槽22之间；
第二子有源区25，位于相邻的所述第二凹槽26之间，所述第二子有源区25的顶面与所述第一子有源区23的底面接触连接，且所述第一子有源区23的宽度小于所述第二子有源区25的宽度。
可选的，所述半导体结构还包括：
字线，位于所述第一子有源区23内。
可选的，所述字线的底面与所述第一子有源区23的底面平齐；或者
所述字线的底面高于所述第一子有源区23的底面。
可选的，所述半导体结构还包括：
调整层27，覆盖于所述凹槽侧壁，所述填充层28覆盖于所述调整层27表面。
可选的，所述调整层27的材料与所述填充层28的材料相同。
本具体实施方式提供的半导体结构及其形成方法，通过在相邻的有源区之间形成上宽下窄的凹槽，并在所述凹槽内形成具有空气隙的填充层，利用空气具有较低介电常数的特点来隔离相邻的所述有源区，降低了所述半导体结构工作过程中相邻有源区之间的干扰作用，减轻了行锤击效应的影响，改善了半导体结构的良率及性能可靠性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
提供衬底；
刻蚀所述衬底，形成凹槽以及位于相邻所述凹槽之间的有源区，所述凹槽包括第一凹槽以及位于所述第一凹槽下方、且与所述第一凹槽连通的第二凹槽，且所述第一凹槽的内径大于所述第二凹槽的内径；
填充所述凹槽，于所述凹槽内形成具有空气隙的填充层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成凹槽以及位于相邻所述凹槽之间的有源区的具体步骤包括：
形成覆盖所述衬底的掩模层，所述掩模层中具有暴露所述衬底的开口；
沿所述开口刻蚀所述衬底，形成第一凹槽以及位于相邻所述第一凹槽之间的第一子有源区；
沿所述第一凹槽继续刻蚀所述衬底，于所述第一凹槽下方形成与所述第一凹槽连通的第二凹槽、以及位于相邻所述第二凹槽之间的第二子有源区，所述第一凹槽的内径大于所述第二凹槽的内径，所述第一子有源区的宽度小于所述第二子有源区的宽度。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一凹槽的深度为所述凹槽的深度的20％～30％。
4.根据权利要求2所述的半导体结构的形成方法，其特征在于，沿所述第一凹槽继续刻蚀所述衬底之前，还包括如下步骤：
形成覆盖所述第一凹槽侧壁的侧壁保护层。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述侧壁保护层的厚度为所述第一子有源区宽度的1/5～1/4。
6.根据权利要求4所述的半导体结构的形成方法，其特征在于，沿所述第一凹槽继续刻蚀所述衬底之后，还包括如下步骤：
去除所述侧壁保护层。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，填充所述凹槽之前，还包括如下步骤：
形成覆盖所述凹槽侧壁的调整层。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，形成覆盖所述凹槽侧壁的调整层的具体步骤包括：
采用原子层沉积工艺形成覆盖所述凹槽侧壁的调整层。
9.根据权利要求7所述的半导体结构的形成方法，其特征在于，于所述凹槽内形成具有空气隙的填充层的具体步骤包括：
采用低压化学气相沉积工艺沉积填充材料于所述凹槽内，形成覆盖所述调整层表面且具有空气隙的所述填充层。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述调整层的材料与所述填充层的材料相同。
11.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述空气隙的顶面低于所述第一凹槽的底面。
12.一种半导体结构，其特征在于，包括：
衬底；
凹槽，位于所述衬底内，所述凹槽包括第一凹槽以及位于所述第一凹槽下方、且与所述第一凹槽连通的第二凹槽，且所述第一凹槽的内径大于所述第二凹槽的内径；
填充层，位于所述凹槽内，所述填充层中具有空气隙；
有源区，位于相邻所述凹槽之间。
13.根据权利要求12所述的半导体结构，其特征在于，所述第一凹槽的深度为所述凹槽的深度的20％～30％。
14.根据权利要求12所述的半导体结构，其特征在于，所述空气隙的顶面低于所述第一凹槽的底面。
15.根据权利要求12所述的半导体结构，其特征在于，所述有源区包括：
第一子有源区，位于相邻的所述第一凹槽之间；
第二子有源区，位于相邻的所述第二凹槽之间，所述第二子有源区的顶面与所述第一子有源区的底面接触连接，且所述第一子有源区的宽度小于所述第二子有源区的宽度。
16.根据权利要求15所述的半导体结构，其特征在于，还包括：
字线，位于所述第一子有源区内。
17.根据权利要求16所述的半导体结构，其特征在于，所述字线的底面与所述第一子有源区的底面平齐；或者
所述字线的底面高于所述第一子有源区的底面。
18.根据权利要求12所述的半导体结构，其特征在于，还包括：
调整层，覆盖于所述凹槽侧壁，所述填充层覆盖于所述调整层表面。
19.根据权利要求18所述的半导体结构，其特征在于，所述调整层的材料与所述填充层的材料相同。
CN202111067348.9A 2021-09-13 2021-09-13 半导体结构及其形成方法 Pending CN113871342A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111067348.9A CN113871342A (zh) 2021-09-13 2021-09-13 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111067348.9A CN113871342A (zh) 2021-09-13 2021-09-13 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113871342A true CN113871342A (zh) 2021-12-31

Family

ID=78995411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111067348.9A Pending CN113871342A (zh) 2021-09-13 2021-09-13 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113871342A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023130607A1 (zh) * 2022-01-06 2023-07-13 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构及存储器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023130607A1 (zh) * 2022-01-06 2023-07-13 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构及存储器

Similar Documents

Publication Publication Date Title
WO2023082497A1 (zh) 半导体器件及其形成方法
US8319264B2 (en) Semiconductor device and method for manufacturing the same
US20120012911A1 (en) Semiconductor device and method for manufacturing the same
US20120074518A1 (en) Semiconductor device and method of fabricating the same
CN112992792B (zh) 半导体结构的制造方法及半导体结构
US6420228B1 (en) Method for the production of a DRAM cell configuration
CN114864501A (zh) 三维存储器及其形成方法
US11770924B2 (en) Semiconductor device
WO2023035523A1 (zh) 半导体结构及其形成方法
CN113871343A (zh) 半导体结构及其形成方法
US6936879B2 (en) Increased capacitance trench capacitor
US20220406787A1 (en) Semiconductor device and method of forming same
CN113871342A (zh) 半导体结构及其形成方法
CN113707612A (zh) 存储器件及其形成方法
CN114420641A (zh) 半导体结构的形成方法以及半导体结构
CN114068544A (zh) 半导体结构的制备方法
US8334556B2 (en) DRAM semiconductor device with pad electrode
WO2023035522A1 (zh) 半导体结构及其形成方法
WO2023019481A1 (zh) 半导体器件、其制备方法及半导体存储装置
WO2023279515A1 (zh) 半导体器件及其形成方法
WO2022236980A1 (zh) 存储器的制作方法
CN114944359A (zh) 半导体结构及其形成方法
US7205208B2 (en) Method of manufacturing a semiconductor device
CN117529105B (zh) 半导体结构及其形成方法
US20230027276A1 (en) Semiconductor structure and method for forming same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination