CN114944359A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114944359A
CN114944359A CN202210526338.5A CN202210526338A CN114944359A CN 114944359 A CN114944359 A CN 114944359A CN 202210526338 A CN202210526338 A CN 202210526338A CN 114944359 A CN114944359 A CN 114944359A
Authority
CN
China
Prior art keywords
bit line
layer
capacitor contact
isolation layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210526338.5A
Other languages
English (en)
Inventor
郭帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210526338.5A priority Critical patent/CN114944359A/zh
Publication of CN114944359A publication Critical patent/CN114944359A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：形成衬底，所述衬底内包括多条字线，所述字线沿第一方向延伸；于所述衬底上形成多个电容触点、以及位于相邻所述电容触点之间、且沿所述第一方向延伸的电容触点隔离层，所述电容触点隔离层至少包括沿第二方向依次排布的第一电容触点隔离层、第一电容触点牺牲层和第二电容触点隔离层；形成多个电容接触焊垫，相邻所述电容接触焊垫之间具有第一沟槽；沿所述第一沟槽去除所述第一电容触点牺牲层，于所述电容触点隔离层内形成第一空气隙。本公开一些实施例降低相邻电容触点之间的电容耦合效应，改善了半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
随着DRAM等半导体结构的线宽不断减小，DRAM等半导体结构中电容器的尺寸也不断下降，从而引起相邻电容触点之间的电容耦合效应增强。相邻电容触点之间较强的电容耦合效应，易引起电容端漏电、以及行锤击效应等现象，最终导致DRAM等半导体结构的性能的降低。
因此，如何降低半导体结构内部的电容耦合效应，从而改善半导体结构的性能，是当前亟待解决的技术问题。
发明内容
本公开一些实施例提供了一种半导体结构及其形成方法，用于降低半导体结构内部的电容耦合效应，从而改善半导体结构的性能。
根据一些实施例，本公开提供了一种半导体结构的形成方法，包括如下步骤：
形成衬底，所述衬底内包括多个电容接触区和多条字线，所述字线沿第一方向延伸，所述第一方向与所述衬底的顶面平行；
于所述衬底上形成分别与多个所述电容接触区接触的多个电容触点、以及位于相邻所述电容触点之间、且沿所述第一方向延伸的电容触点隔离层，所述电容触点隔离层至少包括沿第二方向依次排布的第一电容触点隔离层、第一电容触点牺牲层和第二电容触点隔离层，所述第二方向与所述衬底的顶面平行，且所述第二方向与所述第一方向相交；
形成分别位于多个所述电容触点上的多个电容接触焊垫，相邻所述电容接触焊垫之间具有暴露所述第一电容触点牺牲层的第一沟槽；
沿所述第一沟槽去除所述第一电容触点牺牲层，于所述电容触点隔离层内形成第一空气隙。
在一些实施例中，所述衬底内部还包括多个位线接触区，每个所述位线接触区位于相邻的两个所述电容接触区之间；于所述衬底上形成分别与多个所述电容接触区接触的多个电容触点、以及位于相邻所述电容触点之间的电容触点隔离层之前，还包括如下步骤：
于所述衬底上形成多个位线结构，所述位线结构包括与所述位线接触区接触且沿所述第二方向延伸的位线、位于所述位线顶面的位线盖层、以及位于所述位线侧壁和所述位线盖层侧壁的位线隔离层，所述位线隔离层至少包括沿所述第一方向依次排布的第一位线隔离层、第一位线牺牲层和第二位线隔离层。
在一些实施例中，多个所述位线接触区在所述衬底内沿第一方向和第二方向呈阵列排布；于所述衬底上形成多个位线结构的具体步骤包括：
于所述衬底上形成沿所述第一方向间隔排布的多条位线，每条所述位线沿所述第二方向延伸、且连续与沿所述第二方向间隔排布的多个所述位线接触区接触；
分别于每条所述位线的顶面上形成所述位线盖层；
形成覆盖所述位线侧壁和所述位线盖层侧壁的所述位线隔离层，所述位线隔离层至少包括覆盖于所述位线侧壁和所述位线盖层侧壁的所述第一位线隔离层、覆盖于所述第一位线隔离层表面的所述第一位线牺牲层、以及覆盖于所述第一位线牺牲层表面的第二位线隔离层。
在一些实施例中，形成覆盖所述位线侧壁和所述位线盖层侧壁的所述位线隔离层的具体步骤包括：
形成覆盖所述衬底的顶面、所述位线的侧壁、所述位线盖层的侧壁和所述位线盖层的顶面的所述第一位线隔离层；
形成仅覆盖位于所述位线侧壁和所述位线盖层侧壁上的所述第一位线隔离层的所述第一位线牺牲层；
形成覆盖所述第一位线牺牲层、以及所述第一位线隔离层的所述第二位线隔离层，以形成包括位于所述位线侧壁和所述位线盖层侧壁的所述第一位线隔离层、所述第一位线牺牲层和所述第二位线隔离层的所述位线隔离层。
在一些实施例中，于所述衬底上形成分别与多个所述电容接触区接触的多个电容触点、以及位于相邻所述电容触点之间的电容触点隔离层的具体步骤包括：
于所述衬底上形成沿所述第二方向间隔排布的多个所述电容触点隔离层，每个所述电容触点隔离层沿所述第一方向延伸，且多个所述电容触点隔离层与多个所述位线结构相交形成多个暴露所述电容接触区的开口；
分别于每一个所述开口内形成一个与所述电容接触区接触的所述电容触点。
在一些实施例中，于所述衬底上形成沿所述第二方向间隔排布的多个所述电容触点隔离层的具体步骤包括：
形成覆盖所述位线结构的表面、且填充满相邻的所述位线结构之间的间隙的填充层；
图案化所述填充层，形成多个沿所述第二方向间隔排布的第二沟槽，每个所述第二沟槽贯穿所述填充层；
分别于每个所述第二沟槽内形成一个所述电容触点隔离层；
去除所述填充层。
在一些实施例中，分别于每个所述第二沟槽内形成一个所述电容触点隔离层的具体步骤包括：
形成覆盖所述填充层的顶面、以及所述第二沟槽内壁的所述第一电容触点隔离层；
形成覆盖所述第一电容触点隔离层表面的所述第一电容触点牺牲层；
形成覆盖所述第一电容触点牺牲层表面、且填充满所述第二沟槽的所述第二电容触点隔离层；
去除覆盖于所述填充层顶面的所述第一电容触点隔离层、所述第一电容触点牺牲层和所述第二电容触点隔离层，暴露所述填充层和位于所述第二沟槽内的所述第一电容触点牺牲层。
在一些实施例中，分别于每一个所述开口内形成一个与所述电容接触区接触的所述电容触点之前，还包括：
去除覆盖于所述衬底的顶面上和所述位线盖层顶面上的所述第一位线隔离层和第二位线隔离层，暴露所述第一位线牺牲层和所述电容接触区。
在一些实施例中，分别于每一个所述开口内形成一个与所述电容接触区接触的所述电容触点的具体步骤包括：
形成填充满所述开口、并覆盖所述电容触点隔离层和所述位线结构的电容接触层；
回刻蚀部分的所述电容接触层，暴露所述电容触点隔离层和所述位线隔离层；
刻蚀部分的所述第二位线隔离层，暴露所述第一位线牺牲层的侧壁；
再次回刻蚀部分的所述电容接触层，残留于所述开口内的所述电容接触层作为所述电容触点；
刻蚀部分的所述第一电容触点隔离层，暴露所述第一电容触点牺牲层的侧壁。
在一些实施例中，于所述电容触点隔离层内形成第一空气隙的具体步骤包括：
沿所述第一沟槽去除所述第一电容触点牺牲层和第一位线牺牲层，于所述电容触点隔离层内形成第一空气隙、并同时于所述位线隔离层内形成第二空气隙。
在一些实施例中，于所述电容触点隔离层内形成第一空气隙、并同时于所述位线隔离层内形成第二空气隙之后，还包括如下步骤：
形成覆盖所述第一沟槽内壁的焊垫隔离层。
根据另一些实施例，本公开还提供了一种半导体结构，包括：
衬底，所述衬底内包括多个电容接触区和多条字线，所述字线沿第一方向延伸，所述第一方向与所述衬底的顶面平行；
多个电容触点，位于所述衬底上方，且多个所述电容触点分别与多个所述电容接触区接触连接；
多个电容触点隔离层，位于所述衬底上方，分布于相邻的所述电容触点之间、且沿所述第一方向延伸，所述电容触点隔离层至少包括沿第二方向排布的第一电容触点隔离层、第二电容触点隔离层、以及位于第一电容触点隔离层和所述第二电容触点隔离层之间的第一空气隙，所述第二方向与所述衬底的顶面平行，且所述第二方向与所述第一方向相交；
多个电容接触焊垫，分别与多个所述电容触点的顶面接触连接。
在一些实施例中，所述衬底内部还包括多个位线接触区，每个所述位线接触区位于相邻的两个所述电容接触区之间；所述半导体结构还包括：
多个位线结构，位于所述衬底上方，所述位线结构包括与所述位线接触区接触且沿所述第二方向延伸的位线、位于所述位线顶面的位线盖层、以及位于所述位线侧壁和所述位线盖层侧壁的位线隔离层，所述位线隔离层至少包括沿所述第一方向排布的第一位线隔离层、第二位线隔离层、以及位于所述第一位线隔离层和所述第二位线隔离层之间的第二空气隙。
在一些实施例中，每个所述位线结构沿所述第二方向延伸，多个所述位线结构沿所述第一方向间隔排布，每个所述电容触点隔离层穿过沿所述第一方向间隔排布的多个所述位线结构，且所述第一空气隙与所述第二空气隙连通。
在一些实施例中，还包括：
第一沟槽，位于相邻的所述电容接触焊垫之间；
焊垫隔离层，覆盖于所述第一沟槽的内壁，且封闭所述第一空气隙和所述第二空气隙。
本公开一些实施例提供的半导体结构及其形成方法，通过在用于隔离相邻电容触点的电容触点隔离层内形成第一空气隙，利用空气的低介电常数来降低相邻电容触点之间的电容耦合效应，从而减少相邻存储单元之间的串扰问题，改善了半导体结构的性能。而且，本公开一些实施例在完成电容接触焊垫的形状工艺之后，再通过去除第一电容触点牺牲层来形成第一空气隙，避免了电容接触焊垫形成过程中金属等导电材料进入第一空气隙，确保了第一空气隙结构的完整性，从而进一步改善了半导体结构的性能。
附图说明
附图1是本公开具体实施方式中半导体结构的形成方法流程图；
附图2A-2R是本公开具体实施方式在形成半导体结构的过程中主要的工艺结构示意图；
附图3A-3D是本公开具体实施方式中半导体结构的示意图。
具体实施方式
下面结合附图对本公开提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法，附图1是本公开具体实施方式中半导体结构的形成方法流程图，附图2A-2R是本公开具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。本具体实施方式中形成的半导体结构可以是但不限于DRAM。如图1、图2A-图2R所示，所述半导体结构的形成方法，包括如下步骤：
步骤S11，形成衬底20(参见图2C)，所述衬底20内包括多个电容接触区和多条字线28(参见图2H)，所述字线28沿第一方向D1延伸，所述第一方向D1与所述衬底20的顶面平行。
具体来说，所述衬底20可以是但不限于硅衬底，本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他示例中，所述衬底20可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。通过图案化所述衬底20，可于所述衬底20内形成沿所述第一方向D1和第二方向D2呈二维阵列排布的多个有源区，每个所述有源区中均包括所述电容接触区，相邻所述有源区之间通过浅沟槽隔离结构电性隔离。本具体实施方式中的所述字线28为埋入式字线。举例来说，在形成所述有源区之后，形成覆盖所述衬底20的顶面的衬底隔离层22，并对所述衬底隔离层22和所述衬底20进行刻蚀，于所述衬底20内部形成字线沟槽。之后，填充导电材料(例如TiN或者金属钨)于所述字线沟槽内，形成多条均沿所述第一方向D1延伸的所述字线28，且多条所述字线28沿所述第二方向D2间隔排布。接着，填充介质材料(例如氮化硅)于所述字线沟槽内的所述字线28上方，形成字线隔离层21，如图2A所示。其中，所述第二方向D2与所述衬底20的顶面平行，且所述第一方向D1与所述第二方向D2相交。
步骤S12，于所述衬底20上形成分别与多个所述电容接触区接触的多个电容触点29、以及位于相邻所述电容触点29之间、且沿所述第一方向D1延伸的电容触点隔离层，所述电容触点隔离层至少包括沿第二方向D2依次排布的第一电容触点隔离层281、第一电容触点牺牲层282和第二电容触点隔离层283，所述第二方向D2与所述衬底20的顶面平行，且所述第二方向D2与所述第一方向D1相交，如图2K、图2L和图2M所示，其中，图2K是形成所述电容触点29之后的所述半导体结构的俯视结构示意图，图2L是图2K沿AB方向的截面示意图，图2M是图2K沿CD方向的截面示意图。
为了进一步减小所述半导体结构内部寄生电容，同时简化所述半导体结构的制程工艺，在一些实施例中，所述衬底20内部还包括多个位线接触区，每个所述位线接触区位于相邻的两个所述电容接触区之间；于所述衬底20上形成分别与多个所述电容接触区接触的多个电容触点29、以及位于相邻所述电容触点之间的电容触点隔离层之前，还包括如下步骤：
于所述衬底20上形成多个位线结构，所述位线结构包括与所述位线接触区接触且沿所述第二方向D2延伸的位线24、位于所述位线24顶面的位线盖层23、以及位于所述位线24侧壁和所述位线盖层23侧壁的位线隔离层，所述位线隔离层至少包括沿所述第一方向D1依次排布的第一位线隔离层251、第一位线牺牲层252和第二位线隔离层253，如图2B、图2C、图2D和图2E所示，其中，图2B是形成所述位线24和所述位线盖层23之后的所述半导体结构的俯视结构示意图，图2C是图2B沿AB方向的截面示意图，图2D是形成所述位线隔离层之后的所述半导体结构的俯视结构示意图，图2E是图2D沿AB方向的截面示意图。
在一些实施例中，多个所述位线接触区在所述衬底20内沿第一方向D1和第二方向D2呈阵列排布；于所述衬底20上形成多个位线结构的具体步骤包括：
于所述衬底20上形成沿所述第一方向D1间隔排布的多条位线24，每条所述位线24沿所述第二方向D2延伸、且连续与沿所述第二方向D2间隔排布的多个所述位线接触区接触；
分别于每条所述位线24的顶面上形成所述位线盖层23；
形成覆盖所述位线24侧壁和所述位线盖层23侧壁的所述位线隔离层，所述位线隔离层至少包括覆盖于所述位线24侧壁和所述位线盖层23侧壁的所述第一位线隔离层251、覆盖于所述第一位线隔离层251表面的所述第一位线牺牲层252、以及覆盖于所述第一位线牺牲层252表面的第二位线隔离层253，如图2B和图2C所示。
具体来说，所述有源区内还包括位于相邻的两个所述电容接触区之间的所述位线接触区。举例来说，所述位线24的形成步骤可以包括：于所述衬底隔离层22的顶面形成贯穿所述衬底隔离层22且与所述位线接触区接触的位线接触层241，所述位线接触层241的材料可以是但不限于多晶硅材料。之后，形成扩散阻挡层242于所述位线接触层241表面，所述扩散阻挡层242的材料可以是但不限于TiN。接着，形成位线导电层243于所述扩散阻挡层242表面，所述位线导电层243的材料可以是但不限于金属钨。所述位线接触层241、所述扩散阻挡层242和所述位线导电层243共同形成所述位线24。在形成所述位线24之后，形成覆盖所述位线导电层243顶面的所述位线盖层23，以避免后续工艺对所述位线24造成损伤。其中，所述位线盖层23的材料可以是但不限于氮化物材料(例如氮化硅)。
在一些实施例中，形成覆盖所述位线24侧壁和所述位线盖层23侧壁的所述位线隔离层的具体步骤包括：
形成覆盖所述衬底20的顶面、所述位线24的侧壁、所述位线盖层23的侧壁和所述位线盖层23的顶面的所述第一位线隔离层251；
形成仅覆盖位于所述位线24侧壁和所述位线盖层23侧壁上的所述第一位线隔离层251的所述第一位线牺牲层252；
形成覆盖所述第一位线牺牲层252、以及所述第一位线隔离层251的所述第二位线隔离层253，以形成包括位于所述位线252和所述第二位线隔离层253的所述位线隔离层。
具体来说，在形成所述位线盖层23之后，沉积氮化物(例如氮化硅)等绝缘介质材料于所述衬底隔离层22的顶面、所述位线24的侧壁、所述位线盖层23的侧壁和所述位线盖层23的顶面，形成所述第一位线隔离层251。接着，沉积氧化物(例如二氧化硅)等绝缘介质材料于所述第一位线隔离层251表面，形成初始第一位线牺牲层。之后，沿第三方向D3向下刻蚀所述初始第一位线牺牲层，暴露所述位线盖层23、并暴露所述衬底隔离层22顶面上的所述第一位线隔离层251，残留于所述位线24侧壁和所述位线盖层23侧壁的所述初始第一位线牺牲层作为所述第一位线牺牲层252。然后，再次沉积氮化物(例如氮化硅)等绝缘介质材料于所述第一位线牺牲层252的表面、所述位线盖层23的表面和暴露的所述第一位线隔离层251表面，形成所述第二位线隔离层252。其中，所述第三方向D3为垂直于所述衬底20的顶面的方向。
在一些实施例中，于所述衬底20上形成分别与多个所述电容接触区接触的多个电容触点、以及位于相邻所述电容触点之间的电容触点隔离层的具体步骤包括：
于所述衬底20上形成沿所述第二方向D2间隔排布的多个所述电容触点隔离层，每个所述电容触点隔离层沿所述第一方向D1延伸，且多个所述电容触点隔离层与多个所述位线结构相交形成多个暴露所述电容接触区的开口34，如图2J所示，图2J是形成所述开口34之后的所述半导体结构的俯视结构示意图；
分别于每一个所述开口34内形成一个与所述电容接触区接触的所述电容触点29，如图2K、图2L和图2M所示。
在一些实施例中，于所述衬底20上形成沿所述第二方向D2间隔排布的多个所述电容触点隔离层的具体步骤包括：
形成覆盖所述位线结构的表面、且填充满相邻的所述位线结构之间的间隙的填充层26；
图案化所述填充层，形成多个沿所述第二方向D2间隔排布的第二沟槽27，每个所述第二沟槽27贯穿所述填充层26，如图2F和图2G所示，其中，图2F是形成所述第二沟槽27之后的所述半导体结构的俯视结构示意图，图2G是图2F沿CD方向的截面示意图；
分别于每个所述第二沟槽27内形成一个所述电容触点隔离层，如图2H所示；
去除所述填充层26，如图2I所示。
在一些实施例中，分别于每个所述第二沟槽27内形成一个所述电容触点隔离层的具体步骤包括：
形成覆盖所述填充层27的顶面、以及所述第二沟槽27内壁的所述第一电容触点隔离层281；
形成覆盖所述第一电容触点隔离层281表面的所述第一电容触点牺牲层282；
形成覆盖所述第一电容触点牺牲层282表面、且填充满所述第二沟槽27的所述第二电容触点隔离层283；
去除覆盖于所述填充层26顶面的所述第一电容触点隔离层281、所述第一电容触点牺牲层282和所述第二电容触点隔离层283，暴露所述填充层26和位于所述第二沟槽27内的所述第一电容触点牺牲层282，如图2H所示。
具体来说，在形成所述位线隔离层之后，沉积氧化物等绝缘介质材料于所述位线结构表面、以及相邻所述位线结构之间的间隙内，形成所述填充层26。对所述填充层26进行平坦化处理之后，可以采用AIO(All In One，一步到位)工艺刻蚀所述填充层26，形成多条沿所述第二方向间隔排布的所述第二沟槽27，每个所述第二沟槽27贯穿所述填充层26、且沿所述第一方向D1延伸，如图2F和图2G所示。接着，沉积氮化物(例如氮化硅)等绝缘介质材料于所述填充层26的顶面(即所述填充层26背离所述衬底20的表面)和所述第二沟槽27的内壁，形成所述第一电容触点隔离层281。然后，沉积氧化物(例如二氧化硅)等绝缘介质材料于所述第一电容触点隔离层281表面，形成所述第一电容触点牺牲层282。之后，再次沉积氮化物(例如氮化硅)等绝缘介质材料于所述第一电容触点牺牲层282表面，形成所述第二电容触点隔离层283。回刻蚀去除覆盖于所述填充层26顶面的所述第一电容触点隔离层281、所述第一电容触点牺牲层282和所述第二电容触点隔离层283，暴露所述填充层26和位于所述第二沟槽27内的所述第一电容触点牺牲层282，残留于所述第二沟槽27内的所述第一电容触点隔离层281、所述第一电容触点牺牲层282和所述第二电容触点隔离层283共同构成所述电容触点隔离层。之后，去除所述填充层26。
在一些实施例中，分别于每一个所述开口34内形成一个与所述电容接触区接触的所述电容触点29之前，还包括：
去除覆盖于所述衬底20的顶面上和所述位线盖层23顶面上的所述第一位线隔离层251和第二位线隔离层253，暴露所述第一位线牺牲层252和所述电容接触区。
具体来说，在去除所述填充层26之后，沉积氮化物(例如氮化硅)等绝缘介质材料于所述位线结构表面和所述电容触点隔离层表面，形成覆盖层。接着，沿所述第三方向D3向下刻蚀所述覆盖层和所述位线盖层23顶面上的所述第一位线隔离层251和第二位线隔离层253，暴露所述第一位线牺牲层252、所述第一电容触点牺牲层282和所述电容接触区。通过形成所述覆盖层，避免在暴露所述第一位线牺牲层252和所述的刻蚀工艺中对所述电容触点隔离层造成损伤。在暴露出所述电容接触区的同时，暴露所述位线隔离层中的所述第一位线牺牲层252和所述第一电容触点牺牲层282，以便于后续同时去除所述第一位线牺牲层252和所述第一电容触点牺牲层282，从而在降低所述半导体结构内部的寄生电容的同时，简化所述半导体结构的形成工艺。
在一些实施例中，分别于每一个所述开口34内形成一个与所述电容接触区接触的所述电容触点29的具体步骤包括：
形成填充满所述开口34、并覆盖所述电容触点隔离层和所述位线结构的电容接触层；
回刻蚀部分的所述电容接触层，暴露所述电容触点隔离层和所述位线隔离层；
刻蚀部分的所述第二位线隔离层253，暴露所述第一位线牺牲层252的侧壁；
再次回刻蚀部分的所述电容接触层，残留于所述开口34内的所述电容接触层作为所述电容触点29；
刻蚀部分的所述第一电容触点隔离层281，暴露所述第一电容触点牺牲层282的侧壁，如图2K、图2L和图2M所示。
具体来说，沿所述第一方向延伸的所述电容触点隔离层与沿所述第二方向延伸的所述位线结构相交，形成多个所述开口34，如图2J所示。沉积多晶硅等导电材料于所述开口34内、所述电容触点隔离层的表面和所述位线结构的表面，形成所述电容接触层。接着，回刻蚀部分的所述电容接触层，降低所述电容接触层沿所述第三方向D3的高度，从而暴露出暴露所述电容触点隔离层和所述位线隔离层。沿所述第三方向D3刻蚀部分的所述第二位线隔离层253，暴露所述第一位线牺牲层252的侧壁。之后，再次回刻蚀部分的所述电容接触层，进一步降低所述电容接触层的高度，残留于所述开口34内的所述电容接触层作为所述电容触点29。然后，刻蚀部分的所述第一电容触点隔离层281，暴露所述第一电容触点牺牲层282的侧壁。通过上述步骤的结构修整，能够将所述第一电容触点牺牲层282和所述第一位线牺牲层252同时裸露出来，为后续同时去除所述第一电容触点牺牲层282和所述第一位线牺牲层252提供便利。
步骤S13，形成分别位于多个所述电容触点29上的多个电容接触焊垫30，相邻所述电容接触焊垫30之间具有暴露所述第一电容触点牺牲层282的第一沟槽31，如图2N所示。
具体来说，可以沉积金属钨等导电材料于所述电容触点29上方，并通过刻蚀工艺对所述导电材料进行图案化处理，从而形成分别与多个所述电容触点29接触电连接的多个所述电容接触焊垫30。相邻所述电容接触焊垫30之间具有暴露所述第一电容触点牺牲层282和所述第一位线牺牲层252的所述第一沟槽31。
步骤S14，沿所述第一沟槽31去除所述第一电容触点牺牲层282，于所述电容触点隔离层内形成第一空气隙321，如图2O所示。
在一些实施例中，于所述电容触点隔离层内形成第一空气隙321的具体步骤包括：
沿所述第一沟槽27去除所述第一电容触点牺牲层282和第一位线牺牲层252，于所述电容触点隔离层内形成第一空气隙321、并同时于所述位线隔离层内形成第二空气隙322。本具体实施方式在形成所述电容接触焊垫30之后再去除所述第一电容触点牺牲层282和第一位线牺牲层252，从而能够避免异物进入所述第一空气隙321和所述第二空气隙322，确保所述第一空气隙321和所述第二空气隙322结构的完整性。
在一些实施例中，于所述电容触点隔离层内形成第一空气隙321、并同时于所述位线隔离层内形成第二空气隙322之后，还包括如下步骤：
形成覆盖所述第一沟槽27内壁的焊垫隔离层33，如图2P、图2Q和图2R所示，其中，图2P是形成所述焊垫隔离层33之后的所述半导体结构的俯视结构示意图，图2Q是图2P沿AB方向的截面示意图，图2R是图2P沿CD方向的截面示意图。
具体来说，在形成所述第一空气隙321和所述第二空气隙322之后，再采用填空能力相对较差的氮化物(例如氮化硅)等绝缘介质材料覆盖所述第一沟槽27的内壁，以封闭所述第一空气隙321和所述第二空气隙322，避免后续工艺对所述第一空气隙321和所述第二空气隙322造成影响。
本具体实施方式还提供了一种半导体结构，附图3A-3D是本公开具体实施方式中半导体结构的示意图。图3A是去除焊垫隔离层33之后的半导体结构的俯视结构示意图，图3B是本具体实施方式中半导体结构的俯视结构示意图，图3C是图3B沿AB方向的截面示意图，图3D是图3B沿CD方向的截面示意图。本具体实施方式提供的半导体结构可以采用如图1、图2A-图2R所示的半导体结构的形成方法形成。如图3A-3D所示，所述半导体结构，包括：
衬底20，所述衬底20内包括多个电容接触区和多条字线28，所述字线28沿第一方向D1延伸，所述第一方向D1与所述衬底20的顶面平行；
多个电容触点29，位于所述衬底20上方，且多个所述电容触点29分别与多个所述电容接触区接触连接；
多个电容触点隔离层，位于所述衬底20上方，分布于相邻的所述电容触点29之间、且沿所述第一方向D1延伸，所述电容触点隔离层至少包括沿第二方向D2排布的第一电容触点隔离层281、第二电容触点隔离层283、以及位于第一电容触点隔离层281和所述第二电容触点隔离层283之间的第一空气隙321，所述第二方向D2与所述衬底20的顶面平行，且所述第二方向D2与所述第一方向D1相交；
多个电容接触焊垫30，分别与多个所述电容触点29的顶面接触连接。
在一些实施例中，所述衬底20内部还包括多个位线接触区，每个所述位线接触区位于相邻的两个所述电容接触区之间；所述半导体结构还包括：
多个位线结构，位于所述衬底20上方，所述位线结构包括与所述位线接触区接触且沿所述第二方向D2延伸的位线24、位于所述位线24顶面的位线盖层23、以及位于所述位线24侧壁和所述位线盖层23侧壁的位线隔离层，所述位线隔离层至少包括沿所述第一方向D1排布的第一位线隔离层251、第二位线隔离层252、以及位于所述第一位线隔离层251和所述第二位线隔离层252之间的第二空气隙322。所述位线24包括与所述位线接触区接触的位线接触层241、位于所述位线接触层241顶面的扩散阻挡层242、以及位于所述扩散阻挡层242顶面的位线导电层243。
在一些实施例中，每个所述位线结构沿所述第二方向D2延伸，多个所述位线结构沿所述第一方向D1间隔排布，每个所述电容触点隔离层穿过沿所述第一方向D1间隔排布的多个所述位线结构，且所述第一空气隙321与所述第二空气隙322连通。
在一些实施例中，所述半导体结构还包括：
第一沟槽31，位于相邻的所述电容接触焊垫30之间；
焊垫隔离层33，覆盖于所述第一沟槽31的内壁，且封闭所述第一空气隙321和所述第二空气隙322。
本具体实施方式一些实施例提供的半导体结构及其形成方法，通过在用于隔离相邻电容触点的电容触点隔离层内形成第一空气隙，利用空气的低介电常数来降低相邻电容触点之间的电容耦合效应，从而减少相邻存储单元之间的串扰问题，改善了半导体结构的性能。而且，本公开一些实施例在完成电容接触焊垫的形状工艺之后，再通过去除第一电容触点牺牲层来形成第一空气隙，避免了电容接触焊垫形成过程中金属等导电材料进入第一空气隙，确保了第一空气隙结构的完整性，从而进一步改善了半导体结构的性能。
以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
形成衬底，所述衬底内包括多个电容接触区和多条字线，所述字线沿第一方向延伸，所述第一方向与所述衬底的顶面平行；
于所述衬底上形成分别与多个所述电容接触区接触的多个电容触点、以及位于相邻所述电容触点之间、且沿所述第一方向延伸的电容触点隔离层，所述电容触点隔离层至少包括沿第二方向依次排布的第一电容触点隔离层、第一电容触点牺牲层和第二电容触点隔离层，所述第二方向与所述衬底的顶面平行，且所述第二方向与所述第一方向相交；
形成分别位于多个所述电容触点上的多个电容接触焊垫，相邻所述电容接触焊垫之间具有暴露所述第一电容触点牺牲层的第一沟槽；
沿所述第一沟槽去除所述第一电容触点牺牲层，于所述电容触点隔离层内形成第一空气隙。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底内部还包括多个位线接触区，每个所述位线接触区位于相邻的两个所述电容接触区之间；于所述衬底上形成分别与多个所述电容接触区接触的多个电容触点、以及位于相邻所述电容触点之间的电容触点隔离层之前，还包括如下步骤：
于所述衬底上形成多个位线结构，所述位线结构包括与所述位线接触区接触且沿所述第二方向延伸的位线、位于所述位线顶面的位线盖层、以及位于所述位线侧壁和所述位线盖层侧壁的位线隔离层，所述位线隔离层至少包括沿所述第一方向依次排布的第一位线隔离层、第一位线牺牲层和第二位线隔离层。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，多个所述位线接触区在所述衬底内沿第一方向和第二方向呈阵列排布；于所述衬底上形成多个位线结构的具体步骤包括：
于所述衬底上形成沿所述第一方向间隔排布的多条位线，每条所述位线沿所述第二方向延伸、且连续与沿所述第二方向间隔排布的多个所述位线接触区接触；
分别于每条所述位线的顶面上形成所述位线盖层；
形成覆盖所述位线侧壁和所述位线盖层侧壁的所述位线隔离层，所述位线隔离层至少包括覆盖于所述位线侧壁和所述位线盖层侧壁的所述第一位线隔离层、覆盖于所述第一位线隔离层表面的所述第一位线牺牲层、以及覆盖于所述第一位线牺牲层表面的第二位线隔离层。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成覆盖所述位线侧壁和所述位线盖层侧壁的所述位线隔离层的具体步骤包括：
形成覆盖所述衬底的顶面、所述位线的侧壁、所述位线盖层的侧壁和所述位线盖层的顶面的所述第一位线隔离层；
形成仅覆盖位于所述位线侧壁和所述位线盖层侧壁上的所述第一位线隔离层的所述第一位线牺牲层；
形成覆盖所述第一位线牺牲层、以及所述第一位线隔离层的所述第二位线隔离层，以形成包括位于所述位线侧壁和所述位线盖层侧壁的所述第一位线隔离层、所述第一位线牺牲层和所述第二位线隔离层的所述位线隔离层。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，于所述衬底上形成分别与多个所述电容接触区接触的多个电容触点、以及位于相邻所述电容触点之间的电容触点隔离层的具体步骤包括：
于所述衬底上形成沿所述第二方向间隔排布的多个所述电容触点隔离层，每个所述电容触点隔离层沿所述第一方向延伸，且多个所述电容触点隔离层与多个所述位线结构相交形成多个暴露所述电容接触区的开口；
分别于每一个所述开口内形成一个与所述电容接触区接触的所述电容触点。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，于所述衬底上形成沿所述第二方向间隔排布的多个所述电容触点隔离层的具体步骤包括：
形成覆盖所述位线结构的表面、且填充满相邻的所述位线结构之间的间隙的填充层；
图案化所述填充层，形成多个沿所述第二方向间隔排布的第二沟槽，每个所述第二沟槽贯穿所述填充层；
分别于每个所述第二沟槽内形成一个所述电容触点隔离层；
去除所述填充层。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，分别于每个所述第二沟槽内形成一个所述电容触点隔离层的具体步骤包括：
形成覆盖所述填充层的顶面、以及所述第二沟槽内壁的所述第一电容触点隔离层；
形成覆盖所述第一电容触点隔离层表面的所述第一电容触点牺牲层；
形成覆盖所述第一电容触点牺牲层表面、且填充满所述第二沟槽的所述第二电容触点隔离层；
去除覆盖于所述填充层顶面的所述第一电容触点隔离层、所述第一电容触点牺牲层和所述第二电容触点隔离层，暴露所述填充层和位于所述第二沟槽内的所述第一电容触点牺牲层。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，分别于每一个所述开口内形成一个与所述电容接触区接触的所述电容触点之前，还包括：
去除覆盖于所述衬底的顶面上和所述位线盖层顶面上的所述第一位线隔离层和第二位线隔离层，暴露所述第一位线牺牲层和所述电容接触区。
9.根据权利要求7所述的半导体结构的形成方法，其特征在于，分别于每一个所述开口内形成一个与所述电容接触区接触的所述电容触点的具体步骤包括：
形成填充满所述开口、并覆盖所述电容触点隔离层和所述位线结构的电容接触层；
回刻蚀部分的所述电容接触层，暴露所述电容触点隔离层和所述位线隔离层；
刻蚀部分的所述第二位线隔离层，暴露所述第一位线牺牲层的侧壁；
再次回刻蚀部分的所述电容接触层，残留于所述开口内的所述电容接触层作为所述电容触点；
刻蚀部分的所述第一电容触点隔离层，暴露所述第一电容触点牺牲层的侧壁。
10.根据权利要求2所述的半导体结构的形成方法，其特征在于，于所述电容触点隔离层内形成第一空气隙的具体步骤包括：
沿所述第一沟槽去除所述第一电容触点牺牲层和第一位线牺牲层，于所述电容触点隔离层内形成第一空气隙、并同时于所述位线隔离层内形成第二空气隙。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，于所述电容触点隔离层内形成第一空气隙、并同时于所述位线隔离层内形成第二空气隙之后，还包括如下步骤：
形成覆盖所述第一沟槽内壁的焊垫隔离层。
12.一种半导体结构，其特征在于，包括：
衬底，所述衬底内包括多个电容接触区和多条字线，所述字线沿第一方向延伸，所述第一方向与所述衬底的顶面平行；
多个电容触点，位于所述衬底上方，且多个所述电容触点分别与多个所述电容接触区接触连接；
多个电容触点隔离层，位于所述衬底上方，分布于相邻的所述电容触点之间、且沿所述第一方向延伸，所述电容触点隔离层至少包括沿第二方向排布的第一电容触点隔离层、第二电容触点隔离层、以及位于第一电容触点隔离层和所述第二电容触点隔离层之间的第一空气隙，所述第二方向与所述衬底的顶面平行，且所述第二方向与所述第一方向相交；
多个电容接触焊垫，分别与多个所述电容触点的顶面接触连接。
13.根据权利要求12所述的半导体结构，其特征在于，所述衬底内部还包括多个位线接触区，每个所述位线接触区位于相邻的两个所述电容接触区之间；
所述半导体结构还包括：
多个位线结构，位于所述衬底上方，所述位线结构包括与所述位线接触区接触且沿所述第二方向延伸的位线、位于所述位线顶面的位线盖层、以及位于所述位线侧壁和所述位线盖层侧壁的位线隔离层，所述位线隔离层至少包括沿所述第一方向排布的第一位线隔离层、第二位线隔离层、以及位于所述第一位线隔离层和所述第二位线隔离层之间的第二空气隙。
14.根据权利要求13所述的半导体结构，其特征在于，每个所述位线结构沿所述第二方向延伸，多个所述位线结构沿所述第一方向间隔排布，每个所述电容触点隔离层穿过沿所述第一方向间隔排布的多个所述位线结构，且所述第一空气隙与所述第二空气隙连通。
15.根据权利要求14所述的半导体结构，其特征在于，还包括：
第一沟槽，位于相邻的所述电容接触焊垫之间；
焊垫隔离层，覆盖于所述第一沟槽的内壁，且封闭所述第一空气隙和所述第二空气隙。
CN202210526338.5A 2022-05-16 2022-05-16 半导体结构及其形成方法 Pending CN114944359A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210526338.5A CN114944359A (zh) 2022-05-16 2022-05-16 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210526338.5A CN114944359A (zh) 2022-05-16 2022-05-16 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114944359A true CN114944359A (zh) 2022-08-26

Family

ID=82906891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210526338.5A Pending CN114944359A (zh) 2022-05-16 2022-05-16 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114944359A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116406164A (zh) * 2023-06-09 2023-07-07 长鑫存储技术有限公司 半导体结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116406164A (zh) * 2023-06-09 2023-07-07 长鑫存储技术有限公司 半导体结构及其制备方法
CN116406164B (zh) * 2023-06-09 2023-10-20 长鑫存储技术有限公司 半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
US8624350B2 (en) Semiconductor device and method of fabricating the same
US6420228B1 (en) Method for the production of a DRAM cell configuration
US10910384B2 (en) Memory devices and methods of fabricating the same
US11800702B2 (en) Method of forming a memory device
CN112951769B (zh) 半导体存储器及其形成方法
CN115000069A (zh) 存储器
CN115132664B (zh) 半导体结构及其形成方法
CN113078103B (zh) 半导体器件的形成方法及半导体器件
CN114944359A (zh) 半导体结构及其形成方法
WO2023245788A1 (zh) 半导体器件及其形成方法
KR20000071248A (ko) 깊은 축적 트렌치에 대해 자기 정렬된 매립 스트랩 및반도체 디바이스
CN111968977B (zh) 半导体存储装置及其形成方法
US6734059B1 (en) Semiconductor device with deep trench isolation and method of manufacturing same
CN113871342A (zh) 半导体结构及其形成方法
US6753252B2 (en) Contact plug formation for devices with stacked capacitors
CN117529105B (zh) 半导体结构及其形成方法
CN117529103B (zh) 半导体结构及其形成方法
US20240064960A1 (en) Semiconductor memory device and method of fabricating the same
US20220310627A1 (en) Semiconductor Structure and Method for Forming Semiconductor Structure
US20240107743A1 (en) Semiconductor device
CN117529101B (zh) 半导体结构及其制作方法
WO2024000735A1 (zh) 半导体器件及其形成方法
CN115274662A (zh) 半导体结构及其形成方法
CN117337023A (zh) 半导体结构及其形成方法
CN115274661A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination