CN112242346A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112242346A
CN112242346A CN201910644881.3A CN201910644881A CN112242346A CN 112242346 A CN112242346 A CN 112242346A CN 201910644881 A CN201910644881 A CN 201910644881A CN 112242346 A CN112242346 A CN 112242346A
Authority
CN
China
Prior art keywords
layer
forming
recess
node contact
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910644881.3A
Other languages
English (en)
Inventor
吴公一
陈龙阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910644881.3A priority Critical patent/CN112242346A/zh
Publication of CN112242346A publication Critical patent/CN112242346A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供衬底，所述衬底上具有介质层以及贯穿所述介质层的接触窗口；于所述接触窗口内形成节点接触层，所述节点接触层内部具有空隙；刻蚀所述节点接触层，利用所述空隙在所述节点接触层中形成凹陷；于所述凹陷的节点接触层上形成接触插塞。本发明减小了节点接触层与接触插塞之间的接触电阻，改善了半导体结构的性能以及产品良率。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
DRAM中的每一所述存储单元中的晶体管与电容器通过接触窗口电连接。随着DRAM的尺寸越来越小，接触窗口的尺寸也相应的缩减，进而导致晶体管与电容器之间的接触电阻成倍的增大。接触窗口的高阻值往往会导致整个DRAM器件的速度变慢，甚至导致芯片电性能测试的失败，有时甚至还会导致芯片的低良率甚至是零良率。
因此，如何降低接触窗口的阻值，改善DRAM器件的性能，已成为当前先进半导体制程中亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法，用于解决现有的半导体结构内部接触电阻较大的问题，以改善半导体结构的性能，提高半导体结构的良率。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：
提供衬底，所述衬底上具有介质层以及贯穿所述介质层的接触窗口；
于所述接触窗口内形成节点接触层，所述节点接触层内部具有空隙；
刻蚀所述节点接触层，利用所述空隙在所述节点接触层中形成凹陷；
于所述凹陷的节点接触层上形成接触插塞。
优选的，所述凹陷的底部特征尺寸是其顶部特征尺寸的10％～60％。
优选的，还包括：
在所述节点接触层表面区域形成金属硅化物。
优选的，还包括：
在所述接触窗口的侧壁形成隔离层。
为了解决上述问题，本发明还提供了一种半导体结构的形成方法，包括如下步骤：
提供衬底，所述衬底上具有介质层以及贯穿所述介质层的接触窗口；
于所述接触窗口内形成节点接触层；
在所述接触窗口侧壁形成侧壁掩膜层；
利用所述侧壁掩膜层刻蚀所述节点接触层，于所述节点接触层中形成凹陷；
于所述凹陷的节点接触层上形成接触插塞。
优选的，还包括：
所述侧壁掩膜层包括隔离掩膜层和保护掩膜层；
利用所述保护掩膜层于所述节点接触层中形成下部凹陷；
利用所述隔离掩膜层于所述节点接触中形成上部凹陷。
优选的，还包括：
所述侧壁掩膜层包括多层掩膜层，利用所述多层掩膜层于所述节点接触层中形成阶梯状的所述凹陷。
优选的，还包括：
在所述节点接触层表面区域形成金属硅化物。
优选的，还包括：
在所述接触窗口的侧壁形成隔离层。
为了解决上述问题，本发明还提供了一种半导体结构，包括：
衬底，所述衬底上具有介质层以及贯穿所述介质层的接触窗口；
节点接触层，位于所述接触窗口内，所述节点接触层的顶部具有凹陷；
接触插塞，与所述节点接触层连接。
优选的，所述凹陷的侧壁具有拐点。
优选的，所述拐点的高度范围为所述凹陷高度的10％～80％。
优选的，所述凹陷底部的特征尺寸是其顶部特征尺寸的10％～60％。
为了解决上述问题，本发明还提供了一种半导体结构，包括：
衬底，所述衬底上具有介质层以及贯穿所述介质层的接触窗口；
节点接触层，位于所述接触窗口内，所述节点接触层的顶部具有阶梯状的凹陷；
接触插塞，与所述节点接触层连接。
优选的，阶梯状的所述凹陷包括上部凹陷和下部凹陷，所述上部凹陷的开口宽度大于所述下部凹陷。
优选的，还包括：
隔离层，位于所述接触窗口的侧壁表面；
金属硅化物，位于所述节点接触层与所述接触插塞之间。
本发明提供的半导体结构及其形成方法，通过形成具有凹陷的所述节点接触层，使得部分所述接触插塞位于所述凹陷内，从而增大接触插塞与所述节点接触层之间的接触面积，实现了节点接触层与接触插塞之间接触电阻的减小，改善了半导体结构的性能以及产品良率。
附图说明
附图1是本发明实施方式一中半导体结构的形成方法流程图；
附图2A-2G是本发明实施方式一在形成半导体结构的过程中主要的工艺截面示意图；
附图3是本发明实施方式二中半导体结构的形成方法流程图；
附图4A-4K是本发明实施方式二在形成半导体结构的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构的形成方法的具体实施方式做详细说明。
实施方式一
本实施方式提供了一种半导体结构的形成方法，附图1是本发明实施方式一中半导体结构的形成方法流程图，附图2A-2G是本发明实施方式一在形成半导体结构的过程中主要的工艺截面示意图。本实施方式所述的半导体结构可以是但不限于DRAM器件。如图1、图2A-图2G所示，本实施方式提供的半导体结构的形成方法，包括如下步骤：
步骤S11，提供衬底20，所述衬底20上具有介质层21以及贯穿所述介质层21的接触窗口24，如图2B所示。
具体来说，所述衬底20可以为Si衬底、Ge衬底、SiGe衬底、SOI(Silicon OnInsulator，绝缘体上硅)或GOI(Germanium On Insulator，绝缘体上锗)等。在本实施方式中，所述衬底20优选为Si衬底。
在所述衬底20上形成所述接触窗口24的具体方法可以为：首先，于所述介质层21表面依次沉积第一掩膜层221和第二掩膜层222，并于所述第二掩膜层222表面形成具有开口的光刻胶层223，如图2A所示；然后，自所述开口刻蚀所述介质层21至所述衬底20表面，形成所述接触窗口24；最后，除去所述第一掩膜层221、所述第二掩膜层222和所述光刻胶层223，得到如图2B所示的结构。其中，所述第一掩膜层221的材料可以为碳材料；所述第二掩膜层222的材料可以为氮氧化硅材料。在所述衬底20与所述介质层21之间还可以具有采用氮化硅等材料形成的阻挡层23，所述接触窗口24沿垂直于所述衬底20的方向依次贯穿所述介质层21和所述阻挡层23。
步骤S12，于所述接触窗口24内形成节点接触层25，所述节点接触层25内部具有空隙251，如图2C所示。
具体来说，可以通过填充第一导电材料于所述接触窗口24，来形成所述节点接触层25。所述第一导电材料可以为多晶硅、锗硅等导电材料。当形成的接触窗口24具有较高的深宽比时，具体的，在深宽比大于5时，在采用化学气相沉积工艺、物理气相沉积工艺等薄膜工艺填充所述第一导电材料于所述接触窗口24的过程中，在所述节点接触层25中因填充不足产生空隙251。在一示例中，所述空隙251与所述衬底20之间的距离H1为80nm～120nm。
步骤S13，刻蚀所述节点接触层25，利用所述空隙251在所述节点接触层25中形成凹陷26，如图2D所示。
本实施方式可以直接采用干法刻蚀工艺刻蚀所述节点接触层25，由于所述空隙251的存在，刻蚀后直接形成V形或U形的所述凹陷26。在沿平行于所述衬底20的方向上，所述凹陷26底部262的宽度小于所述凹陷26顶部261的开口宽度，即所述凹陷26底部262的特征尺寸小于其顶部261的特征尺寸。优选的，所述凹陷26底部262与所述衬底20之间的距离H2为70nm～90nm。
在本实施方式中，由于所述凹陷26是通过刻蚀至所述空隙251形成的，因此，形成的所述凹陷26的侧壁表面并不是顺滑表面，而是存在如图2D虚线圆圈中所示的拐点(即转折点)结构。所述拐点的位置不做限制，视实际工艺的需求而定。优选的，所述拐点上方的所述凹陷26的侧壁坡度小于所述拐点下方的所述凹陷26的侧壁坡度。所述拐点的高度范围为所述凹陷高度的10％～80％，作为示例，可以为15％，30％，45％，60％。所述凹陷高度为所述凹陷26的节点接触层25表面最低点至最高点的垂直方向上的长度，所述拐点的高度为所述凹陷26的节点接触层25表面最低点至所述拐点的垂直方向上的长度。所述位置既有利于增加凹陷区域的节点接触层的表面面积，又有利于接触插塞29的填充。
本领域技术人员可以根据实际需要调整所述凹陷26底部262与顶部261的特征尺寸之间的相对比例关系。为了进一步有效的减少所述半导体结构内部的接触电阻以及增大接触插塞29形成的工艺窗口，优选的，所述凹陷26底部262的特征尺寸是其顶部261的特征尺寸的10％～60％。
步骤S14，于所述凹陷26的节点接触层25上形成接触插塞29，如图2G所示。
优选的，形成所述接触插塞29之前，所述半导体结构的形成方法，还包括如下步骤：
在所述节点接触层25表面区域形成金属硅化物28。
更优选的，所述半导体结构的形成方法，还包括如下步骤：：
在所述接触窗口24的侧壁形成隔离层27。
具体来说，所述介质层21包括朝向所述衬底20一侧的第一表面211以及与所述第一表面211相对的第二表面212；在沿垂直于所述衬底20的方向上，所述凹陷26顶部261位于所述第二表面212之下，以于所述接触窗口24暴露部分所述介质层21。可以通过控制刻蚀所述节点接触层25的刻蚀时间和/或刻蚀剂用量，使得刻蚀结束后，所述节点接触层25的高度低于所述介质层21，即位于所述节点接触层25内的所述凹陷26的顶部261在所述介质层21的第二表面212之下。
形成所述节点接触层25的所述第一导电材料可以是但不限于多晶硅。以下以所述第一导电材料为多晶硅为例进行说明。在形成所述凹陷26之后，采用原子层沉积工艺沉积第一介质材料，以形成覆盖所述接触窗口24表面(包括所述凹陷26表面、暴露的所述介质层21的侧壁表面和所述介质层21的所述第二表面212)的所述隔离层27，如图2E所示；然后，通过干法刻蚀工艺去除覆盖于所述介质层21的所述第二表面212和覆盖于所述凹陷26表面的所述隔离层27，仅保留覆盖在暴露于所述接触窗口24的所述介质层21的侧壁表面的所述隔离层27；之后，采用离子注入工艺和退火工艺，沿所述凹陷26注入金属离子，于所述节点接触层25的表面区域形成所述金属硅化物28，如图2F所示；最后，填充第二导电材料于所述接触窗口24，并结合化学机械研磨(Chemical Mechanical Polishing，CMP)工艺，形成与所述金属硅化物28电性接触的所述接触插塞29，如图2G所示。其中，所述第一介质材料可以是TiN，TaN等金属化合物，也可以是氮化硅，氧化硅等非金属化合物。沿所述凹陷26注入的金属离子可以为钴离子、锗离子和镍离子中的任意一种或者组合。所述第二导电材料可以是但不限于钨金属。
本实施方式中仅进行一次第一导电材料的填充工艺，利用沉积时形成的空隙251，仅需对所述节点接触层25进行一次刻蚀工艺，就能在所述节点接触层25中形成所述凹陷26，从而大大减小了工艺流程，节省了半导体结构的生产成本。而且，由于在所述节点接触层25顶部形成所述凹陷26，一方面，有利于后续离子注入形成更大面积的所述金属硅化物28，从而减小所述节点接触层25与所述接触插塞29之间的接触电阻；另一方面，凹陷26底部262的特征尺寸是其顶部261的特征尺寸的10％～60％，有利于所述接触插塞29的充分填充，从而确保了所述半导体结构的电性能。此外，利用高深宽比的通孔在填充过程中存在空隙的特点，可以简化刻蚀工艺，一次刻蚀就形成V形或U形的所述凹陷26，从而更加有助于减小接触电阻，改善半导体结构的性能。
本实施方式还提供了一种半导体结构，所述半导体结构的示意图可参见图2G，所述半导体结构可以采用如图1、图2A-图2G所示的方法形成。如图1、图2A-图2G所示，本实施方式提供的半导体结构，包括：
衬底20，所述衬底20上具有介质层21以及贯穿所述介质层21的接触窗口24；
节点接触层25，位于所述接触窗口24内，所述节点接触层25的顶部具有凹陷；
接触插塞29，与所述节点接触层25连接。
优选的，所述凹陷的侧壁具有拐点。
优选的，所述拐点的高度范围为所述凹陷高度的10％～80％。
优选的，所述凹陷沿垂直于衬底方向上的截面呈V形或U形。
优选的，所述凹陷26底部262的特征尺寸是其顶部261特征尺寸的10％～60％。
本实施方式提供的半导体结构及其形成方法，通过形成顶部具有凹陷的所述节点接触层，使得部分所述接触插塞位于所述凹陷内，通过增大接触插塞与所述节点接触层之间的接触面积，实现了节点接触层与接触插塞之间接触电阻的减小，改善了半导体结构的性能以及产品良率。
实施方式二
本实施方式提供了一种半导体结构的形成方法，附图3是本发明实施方式二中半导体结构的形成方法流程图，附图4A-4K是本发明实施方式二在形成半导体结构的过程中主要的工艺截面示意图。对于与实施方式一相同之处，本实施方式不再赘述，以下主要叙述与实施方式一的不同之处。
如图3、图4A-图4K所示，本实施方式提供了一种半导体结构的形成方法，包括如下步骤：
步骤S31，提供衬底30，所述衬底30上具有介质层31以及贯穿所述介质层31的接触窗口34，所述介质层31包括朝向所述衬底30一侧的第一表面311以及与所述第一表面311相对的第二表面312，如图4B和图4D所示。
具体来说，所述衬底30可以为Si衬底、Ge衬底、SiGe衬底、SOI(Silicon OnInsulator，绝缘体上硅)或GOI(Germanium On Insulator，绝缘体上锗)等。在本实施方式中，所述衬底30优选为Si衬底。
在所述衬底30上形成所述接触窗口34的具体方法可以为：首先，于所述介质层31表面依次沉积第一掩膜层321和第二掩膜层322，并于所述第二掩膜层322表面形成具有开口的光刻胶层323，如图4A所示；然后，自所述开口刻蚀所述介质层31至所述衬底30表面，形成所述接触窗口34；最后，除去所述第一掩膜层321、所述第二掩膜层322和所述光刻胶层323，得到如图4B所示的结构。其中，所述第一掩膜层321的材料可以为碳材料；所述第二掩膜层322的材料可以为氮氧化硅材料。在所述衬底30与所述介质层31之间还可以具有采用氮化硅等材料形成的阻挡层33，所述接触窗口34沿垂直于所述衬底30的方向依次贯穿所述介质层31和所述阻挡层33。
步骤S32，于所述接触窗口34内形成节点接触层35，如图4F所示。
步骤S33，在所述接触窗口34侧壁形成侧壁掩膜层，如图4G所示。
步骤S34，利用所述侧壁掩膜层刻蚀所述节点接触层35，于所述节点接触层35中形成凹陷，如图4J所示。
本实施方式对所述凹陷的具体形状并没有限定，只要能够在所述节点接触层35顶部形成所述凹陷，增大后续与所述接触插塞41的接触面积即可达到减小接触电阻的效果。
优选的，所述节点接触层35的形成方法包括如下步骤：
于所述接触窗口34内形成节点接触层35，如图4E所示，具体的，利用CVD，PVD或ALD等薄膜工艺在接触窗口34内以及介质层31的第二表面312上形成节点接触层35；利用刻蚀工艺去除介质层31的第二表面312上以及接触窗口34内部分节点接触层35，于所述接触窗口34内形成沟槽36，如图4F所示。
优选的，所述节点接触层35的形成方法还包括如下步骤：
于所述接触窗口34内形成节点接触层35，所述节点接触层35中形成有空隙351，如图4C所示；
回刻蚀所述节点接触层35至所述空隙351，形成初始沟槽352，如图4D所示；
沿所述接触窗口34填充第一导电材料，优选的，所述第一导电材料与所述节点接触层材料相同。所述第一导电材料覆盖所述初始沟槽352，形成无空隙的节点接触层35，如图4E所示；再次回刻蚀无空隙的所述节点接触层35，形成所述沟槽36，如图4F所示。
具体来说，由于形成的接触窗口34具有较高的深宽比，因此，在采用CVD，PVD或ALD等薄膜工艺于所述接触窗口34中形成节点接触层35时，在所述节点接触层35中会因填充不足产生所述空隙351。其中，所述空隙351与所述衬底30之间的距离H1为80nm～120nm。在所述接触窗口34内填充形成所述节点接触层35之后，首先，采用干法刻蚀工艺对具有所述空隙351的所述节点接触层35进行第一次回刻蚀，暴露所述空隙351，在所述接触窗口34中形成如图4D所示的初始沟槽352；然后，再次向所述接触窗口34填充所述第一导电材料，由于本步骤的填充高度较小，因而能够使得所述第一导电材料完全填充所述初始沟槽352，形成没有空隙的所述节点接触层35，如图4E所示；接着，采用干法刻蚀工艺对没有空隙的所述节点接触层35进行回刻蚀，直至距离所述衬底30的高度H3为120nm～150nm的位置，形成所述沟槽36(即所述沟槽36底部与所述衬底30之间的距离为120nm～150nm)，如图4F所示。由于第二次回刻蚀时，所述节点接触层35内部不具有空隙，因为形成的所述沟槽36底部的特征尺寸与顶部的特征尺寸相同或者相近。
优选的，所述半导体结构的形成方法还包括：
沉积第一介质材料于所述沟槽底面、沟槽侧壁以及所述衬底表面，利用干法刻蚀工艺去除所述沟槽底面和所述衬底表面的所述第一介质材料。
具体的，所述第一介质材料可以为氧化硅，氮化硅等。保留的所述沟槽侧壁上的所述第一介质材料为侧壁掩膜层，利用所述侧壁掩膜层刻蚀部分节点接触层，于所述节点接触层中形成凹陷。
优选的，所述半导体结构的形成方法还包括如下步骤：
所述侧壁掩膜层包括隔离掩膜层37和保护掩膜层38，所述保护掩膜层38位于所述隔离掩膜层37的表面；
利用所述保护掩膜层38于所述节点接触层中形成下部凹陷391；
利用所述隔离掩膜层37于所述节点接触层中形成上部凹陷392；
所述上部凹陷392的底部高于所述下部凹陷391的底部。
具体的，在形成所述沟槽36之后，采用原子层沉积工艺沿所述沟槽36依次沉积第一介质材料和第二介质材料，形成所述隔离掩膜层37以及覆盖于所述隔离掩膜层37表面的所述保护掩膜层38，如图4G所示；
然后，通过干法刻蚀工艺去除所述介质层31的第二表面和所述沟槽36底部的所述保护掩膜层38，仅保留位于所述接触窗口34侧壁的所述保护掩膜层38；接着，回刻蚀所述沟槽36底部的部分所述隔离掩膜层37和所述节点接触层35，直至距离所述衬底30的高度H4为90nm～140nm的位置，形成如图4H所示的下部凹陷391(即所述下部凹陷391底部与所述衬底30之间的距离为90nm～140nm)，在沿平行于所述衬底30的方向上，所述下部凹陷391的宽度W1优选为10nm～20nm。
之后，采用湿法刻蚀工艺或者高选择比的干法刻蚀工艺去除所述保护掩膜层38，得到如图4I所示的结构；紧接着，采用干法刻蚀工艺去除覆盖于所述介质层31的所述第二表面以及所述沟槽36底部残留的所述隔离掩膜层37，仅保留位于所述接触窗口34侧壁的所述隔离掩膜层37；最后，采用干法刻蚀工艺再次对所述节点接触层35进行回刻蚀，本步骤的刻蚀深度小于所述下部凹陷391的深度，于所述下部凹陷391的顶部形成所述上部凹陷392，使得在沿平行于所述衬底30的方向上，最终形成的所述凹陷顶部的宽度W2大于底部的宽度W1。其中，所述凹陷顶部的宽度W2可以为20nm～40nm。即最终形成的所述凹陷包括相互连通的上部凹陷392和下部凹陷391，所述上部凹陷392的开口宽度W2大于所述下部凹陷的开口宽度W1，使得整个所述凹陷呈“凹”型。
以上仅为举例说明，本领域技术人员还可以根据实际需要调整所述凹陷的顶部宽度与底部宽度之间的相对比例关系，例如根据沉积的所述隔离层37以及所述保护层38的厚度进行选择。所述第一介质材料可以是但不限于氮化硅，所述第二介质材料可以是但不限于氧化硅，从而使得所述隔离层37与所述保护层38具有不同的刻蚀选择比。采用原子层沉积工艺形成的所述隔离层37的厚度为3nm～10nm，所述保护层38的厚度也可以为3nm～10nm。所述隔离层37与所述保护层38的厚度可以相同，也可以不同，本领域技术人员可以根据实际需要进行选择。
优选的，所述侧壁掩膜层包括多层掩膜层，利用所述多层掩膜层于所述节点接触层中形成阶梯状的所述凹陷。所述阶梯可以包括多个台阶状的结构，所述台阶的数目由所述侧壁掩膜层的数量决定。
步骤S35，于所述凹陷的节点接触层35上形成接触插塞41，如图4K所示。
优选的，所述半导体结构的形成方法还包括：
形成所述接触插塞41之前，在所述节点接触层35表面区域形成金属硅化物40。
具体来说，沿所述凹陷注入金属离子，形成金属硅化物40于所述凹陷表面，如图4J所示。之后，填充第二导电材料于所述接触窗口34，并结合化学机械研磨(ChemicalMechanical Polishing，CMP)工艺，形成与所述金属硅化物40电性接触的所述接触插塞41，如图4K所示。其中，沿所述凹陷注入的金属离子可以为钴离子、锗离子和镍离子中的任意一种或者组合。所述第二导电材料可以是但不限于钨金属。
优选的，所述形成金属硅化物的工艺还包括：
在所述接触窗口34的侧壁形成隔离层。
具体来说，在形成所述上部凹陷392的过程中，残留于所述接触窗口34侧壁表面的所述隔离掩膜层37形成所述隔离层，从而节省工艺步骤。
可选的，所述隔离层不同于所述隔离掩膜层37。具体的，利用湿法刻蚀去除隔离掩膜层37，利用ALD等薄膜工艺形成所述隔离层，实施干法刻蚀工艺去除衬底31表面和金属硅化物40表面的所述隔离层，保留所述接触窗口34侧壁的隔离层，所述隔离层可以为TiN或TaN等金属化合物，也可以是为氮化硅，氧化硅等非金属化合物。
本实施方式对所述节点接触层35进行多次回刻蚀，从而可以精确的控制所述凹陷的顶部宽度与底部宽度之间的相对比例关系。而且，由于形成的所述凹陷底部的特征尺寸小于顶部，使得整个所述凹陷呈现阶梯状，例如“凹”型，一方面，有利于后续离子注入形成更大面积的所述金属硅化物40，从而减小所述节点接触层35与所述接触插塞41之间的接触电阻；另一方面，也有利于所述接触插塞41的充分填充，从而确保了所述半导体结构的电性能。
本实施方式还提供了一种半导体结构，所述半导体结构的示意图可参见图4K，所述半导体结构可以采用如图3、图4A-图4K所示的方法形成。如图3、图4A-图4K所示，所述半导体结构包括：
衬底30，所述衬底30上具有介质层31以及贯穿所述介质层31的接触窗口34；
节点接触层35，位于所述接触窗口34内，所述节点接触层35的顶部具有阶梯状的凹陷；
接触插塞41，与所述节点接触层35连接。
优选的，阶梯状的所述凹陷包括上部凹陷392和下部凹陷391，所述上部凹陷392的开口宽度大于所述下部凹陷391。
优选的，所述半导体结构还包括：
隔离层，位于所述接触窗口34的侧壁表面；
金属硅化物40，位于所述节点接触层35与所述接触插塞41之间。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
提供衬底，所述衬底上具有介质层以及贯穿所述介质层的接触窗口；
于所述接触窗口内形成节点接触层，所述节点接触层内部具有空隙；
刻蚀所述节点接触层，利用所述空隙在所述节点接触层中形成凹陷；
于所述凹陷的节点接触层上形成接触插塞。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述凹陷的底部特征尺寸是其顶部特征尺寸的10％～60％。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：
在所述节点接触层表面区域形成金属硅化物。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：
在所述接触窗口的侧壁形成隔离层。
5.一种半导体结构的形成方法，其特征在于，包括如下步骤：
提供衬底，所述衬底上具有介质层以及贯穿所述介质层的接触窗口；
于所述接触窗口内形成节点接触层；
在所述接触窗口侧壁形成侧壁掩膜层；
利用所述侧壁掩膜层刻蚀所述节点接触层，于所述节点接触层中形成凹陷；
于所述凹陷的节点接触层上形成接触插塞。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，还包括：
所述侧壁掩膜层包括隔离掩膜层和保护掩膜层；
利用所述保护掩膜层于所述节点接触层中形成下部凹陷；
利用所述隔离掩膜层于所述节点接触层中形成上部凹陷。
7.根据权利要求5所述的半导体结构的形成方法，其特征在于，还包括：
所述侧壁掩膜层包括多层掩膜层，利用所述多层掩膜层于所述节点接触层中形成阶梯状的所述凹陷。
8.根据权利要求5所述的半导体结构的形成方法，其特征在于，还包括：
在所述节点接触层表面区域形成金属硅化物。
9.根据权利要求5所述的半导体结构的形成方法，其特征在于，还包括：
在所述接触窗口的侧壁形成隔离层。
10.一种半导体结构，其特征在于，包括：
衬底，所述衬底上具有介质层以及贯穿所述介质层的接触窗口；
节点接触层，位于所述接触窗口内，所述节点接触层的顶部具有凹陷；
接触插塞，与所述节点接触层连接。
11.根据权利要求10所述的半导体结构，其特征在于，所述凹陷的侧壁具有拐点。
12.根据权利要求11所述的半导体结构，其特征在于，所述拐点的高度范围为所述凹陷高度的10％～80％。
13.根据权利要求10所述的半导体结构，其特征在于，所述凹陷底部的特征尺寸是其顶部特征尺寸的10％～60％。
14.一种半导体结构，其特征在于，包括：
衬底，所述衬底上具有介质层以及贯穿所述介质层的接触窗口；
节点接触层，位于所述接触窗口内，所述节点接触层的顶部具有阶梯状的凹陷；
接触插塞，与所述节点接触层连接。
15.根据权利要求14所述的半导体结构，其特征在于，阶梯状的所述凹陷包括上部凹陷和下部凹陷，所述上部凹陷的开口宽度大于所述下部凹陷。
16.根据权利要求14所述的半导体结构，其特征在于，还包括：
隔离层，位于所述接触窗口的侧壁表面；
金属硅化物，位于所述节点接触层与所述接触插塞之间。
CN201910644881.3A 2019-07-17 2019-07-17 半导体结构及其形成方法 Pending CN112242346A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910644881.3A CN112242346A (zh) 2019-07-17 2019-07-17 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910644881.3A CN112242346A (zh) 2019-07-17 2019-07-17 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN112242346A true CN112242346A (zh) 2021-01-19

Family

ID=74167088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910644881.3A Pending CN112242346A (zh) 2019-07-17 2019-07-17 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112242346A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035868A (zh) * 2021-02-25 2021-06-25 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113611662A (zh) * 2021-08-02 2021-11-05 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2022170730A1 (zh) * 2021-02-09 2022-08-18 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
US12004342B2 (en) 2021-02-09 2024-06-04 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure and semiconductor structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022170730A1 (zh) * 2021-02-09 2022-08-18 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
US12004342B2 (en) 2021-02-09 2024-06-04 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure and semiconductor structure
CN113035868A (zh) * 2021-02-25 2021-06-25 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113035868B (zh) * 2021-02-25 2022-05-31 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113611662A (zh) * 2021-08-02 2021-11-05 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN113611662B (zh) * 2021-08-02 2023-06-30 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Similar Documents

Publication Publication Date Title
US11075272B2 (en) Semiconductor device having buried gate structure and method for fabricating the same
US7633109B2 (en) DRAM structure and method of making the same
KR101320859B1 (ko) 실리사이드 비휘발성 메모리 및 이를 제조하는 방법
CN108257919B (zh) 随机动态处理存储器元件的形成方法
US10497704B2 (en) Buried word line structure and method of making the same
CN108962892B (zh) 半导体元件及其制作方法
US11101272B2 (en) DRAM and method for manufacturing the same
KR102102731B1 (ko) 반도체 디바이스 및 제조 방법
CN112242346A (zh) 半导体结构及其形成方法
CN210607254U (zh) 半导体结构
CN113707610B (zh) 半导体器件及其形成方法
US7795090B2 (en) Electrical device and method for fabricating the same
CN114068544A (zh) 半导体结构的制备方法
CN110164970B (zh) 半导体装置及其制造方法
US10043812B1 (en) Semiconductive structure with word line and method of fabricating the same
US6576963B2 (en) Semiconductor device having transistor
CN209993595U (zh) 半导体结构
TWI769797B (zh) 動態隨機存取記憶體及其製造法方法
TWI578447B (zh) 記憶體裝置及其製造方法
CN114446959A (zh) 半导体装置
CN117500270B (zh) 半导体结构及其制作方法
CN102800579B (zh) 片状凹形沟道栅电极及其形成方法
WO2023060729A1 (zh) 一种半导体器件及其制造方法
KR102293245B1 (ko) 반도체 소자 및 그 제조 방법
CN115346982A (zh) 动态随机存取存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination