CN112750783A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112750783A
CN112750783A CN201911051265.3A CN201911051265A CN112750783A CN 112750783 A CN112750783 A CN 112750783A CN 201911051265 A CN201911051265 A CN 201911051265A CN 112750783 A CN112750783 A CN 112750783A
Authority
CN
China
Prior art keywords
layer
dielectric layer
contact hole
forming
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911051265.3A
Other languages
English (en)
Inventor
吴公一
孙正庆
陈龙阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201911051265.3A priority Critical patent/CN112750783A/zh
Publication of CN112750783A publication Critical patent/CN112750783A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供一衬底，所述衬底表面具有介质层；形成多个贯穿所述介质层的接触孔，形成覆盖所述接触孔侧壁的第一隔离层，形成填充所述接触孔且覆盖所述介质层表面的节点接触层；图形化所述节点接触层和所述第一隔离层，形成与所述接触孔连通的刻蚀槽，所述刻蚀槽的底面位于所述刻蚀孔的顶面之下；形成覆盖所述刻蚀槽侧壁、并暴露所述介质层的第二隔离层；沿所述刻蚀槽去除所述介质层，形成与所述刻蚀槽连通的空隙；形成封闭所述刻蚀槽的顶部开口的第三隔离层。本发明降低了半导体结构内部的寄生电阻，提高了芯片制造的良率。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体结构件，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
DRAM中的每一所述存储单元中的晶体管与电容器通过电容接触窗口电连接。随着DRAM的尺寸越来越小，经由蚀刻制程形成的电容接触窗口容易因图形的转移偏差出现相邻电容接触窗口之间的短路、电容接触窗口内部的断路等问题，从而导致器件良率的降低。例如，在采用间距倍增工艺(Pitch Double Pattern)形成电容接触窗口时，常常会出现如下几个方面的问题：
第一，掩膜层中的刻蚀槽侧壁表面形成的间隔体的厚度决定电容接触窗口的特征尺寸，但是，在向下转移的过程中，间隔体的尺寸越来越小，导致最终形成的相邻电容接触窗口之间绝缘层的尺寸小于间隔体的尺寸；
第二，在增大间隔体尺寸的过程中，常常出现相邻间隔体之间粘连的现象，导致最终的电容接触窗口不能正常打开；
第三，启动区电路边缘常常由于SION等掩膜层材料的剥离(peeling)造成启动区边缘电路异常；
第四，由于电容器是通过电容接触窗口连接启动区晶体管的接触区，以实现启动区晶体管与电容器之间的电性连接，然而，伴随着DRAM存储量不断提高，DRAM电路的尺寸、间距等都不断缩小，在电容接触窗口边缘易发生电容接触窗口与启动区短路的问题；
第五，随着DRAM的尺寸越来越小，相邻金属导线之间产生的电容随之增大，会导致DRAM内部信号的读取延迟、强度减弱，更严重的是会导致芯片的低良率甚至零良率。
因此，如何对电容接触窗口的形成工艺进行改进，以提高DRAM的良率，是目前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法，用于解决现有的半导体结构性能较差的问题，以改善半导体结构的良率，提升半导体结构的性能。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：
提供一衬底，所述衬底表面具有介质层；
形成多个贯穿所述介质层的接触孔，形成覆盖所述接触孔侧壁的第一隔离层，形成填充所述接触孔且覆盖所述介质层表面的节点接触层；
图形化所述节点接触层和所述第一隔离层，形成与所述接触孔连通的刻蚀槽，所述刻蚀槽的底面位于所述接触孔的顶面之下；
形成覆盖所述刻蚀槽侧壁、并暴露所述介质层的第二隔离层；
沿所述刻蚀槽去除所述介质层，形成与所述刻蚀槽连通的空隙；
形成封闭所述刻蚀槽的顶部开口的第三隔离层。
可选的，所述介质层包括位于所述衬底表面的第一介质层以及覆盖于所述第一介质层表面的第二介质层；形成多个贯穿所述介质层的接触孔的具体步骤包括：
形成第一掩膜层于所述介质层表面；
形成第二掩膜层于所述第一掩膜层表面，所述第二掩膜层中具有若干暴露所述第一掩膜层部分表面的沟槽；
形成至少覆盖所述沟槽内壁的绝缘层；
回填所述沟槽，形成暴露所述绝缘层的填充层；
以所述填充层为掩膜图形刻蚀所述第二介质层，形成贯穿所述第二介质层的接触孔。
可选的，形成贯穿所述第二介质层的接触孔之后，还包括如下步骤：
形成覆盖所述接触孔内壁和所述第二介质层顶面的第一隔离层；
去除位于所述第二介质层顶面及所述接触孔底壁的所述第一隔离层、并穿通所述第一介质层，延伸所述接触孔至所述衬底表面。
可选的，形成贯穿所述第二介质层的接触孔之后，还包括如下步骤：
形成覆盖所述接触孔内壁和所述第二介质层顶面的第一隔离层；
于所述接触孔内形成覆盖所述第一隔离层的保护层；
去除位于所述接触孔底部的部分所述保护层以及位于所述接触孔底部的部分所述第一隔离层，延伸所述接触孔至所述第一隔离层内；
去除所述保护层、所述接触孔底部的所述第一隔离层、并穿通所述第一介质层，延伸所述接触孔至所述衬底表面。
可选的，所述节点接触层包括第一子节点接触层以及位于所述第一子节点接触层之上的第二子节点接触层；延伸所述接触孔至所述衬底表面之后，还包括如下步骤：
形成填充满所述接触孔的第一子节点接触层；
回刻蚀所述第一子节点接触层，暴露部分所述接触孔；
形成填充满所述接触孔并覆盖所述第二介质层表面的第二子节点接触层。
可选的，图形化所述节点接触层和所述第一隔离层的具体步骤包括：
刻蚀部分所述节点接触层和部分所述第一隔离层，形成延伸至所述接触孔内且暴露所述介质层的刻蚀槽。
可选的，形成覆盖所述刻蚀槽侧壁、并暴露所述介质层的第二隔离层的具体步骤包括：
形成覆盖所述刻蚀槽内壁和所述介质层顶面的第二隔离层；
去除位于所述介质层顶面、所述刻蚀槽底面的所述第二隔离层、以及部分所述第一隔离层。
为了解决上述问题，本发明还提供了一种半导体结构，包括：
衬底，所述衬底表面具有介质层；
多个接触孔，所述接触孔贯穿所述介质层，所述接触孔的部分侧壁覆盖有第一隔离层，节点接触层填充于所述接触孔内并延伸出所述接触孔；
空气间隔层，包括相互连通的刻蚀槽和空隙，所述刻蚀槽自所述节点接触层的顶面延伸至所述接触孔内，所述空隙位于相邻所述接触孔之间，所述刻蚀槽的侧壁覆盖有第二隔离层；
第三隔离层，封闭所述刻蚀槽的顶部开口。
可选的，所述介质层包括位于所述衬底表面的第一介质层以及覆盖于所述第一介质层表面的第二介质层；
所述接触孔贯穿所述第一介质层和所述第二介质层，所述接触孔底部的宽度与顶部相同。
可选的，所述介质层包括位于所述衬底表面的第一介质层以及覆盖于所述第一介质层表面的第二介质层；
所述接触孔贯穿所述第一介质层和所述第二介质层，所述接触孔贯穿所述第一介质层的部分呈阶梯状。
可选的，所述节点接触层包括：
第一子节点接触层，填充于所述接触孔内，且与所述衬底接触；
第二子节点接触层，填充于所述接触孔内并延伸出所述接触孔，所述第二子节点接触层位于所述第一子节点接触层之上。
可选的，所述空气间隔层还包括：
连通腔，位于所述第二隔离层的底面与所述第一隔离层的顶面之间，用于连通所述刻蚀槽与所述空隙。
可选的，在沿垂直于所述衬底的方向上，所述连通腔的长度为10nm～30nm。
可选的，所述第一隔离层的厚度为3nm～10nm。
可选的，所述第一隔离层、所述第二隔离层和所述第三隔离层的材料相同。
本发明提供的半导体结构及其形成方法，通过在相邻的节点接触层之间形成空气间隔层，降低了半导体结构内部的寄生电阻，避免了DRAM等半导体结构内部信号的读取延迟、强度减弱等问题，提高了芯片制造的良率。
附图说明
附图1是本发明第一具体实施方式中半导体结构的形成方法流程图；
附图2A-2S是本发明第一具体实施方式中在形成半导体结构的过程中主要的工艺截面示意图；
附图3A-3G是本发明第二具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
第一具体实施方式
本具体实施方式提供了一种半导体结构的形成方法，附图1是本发明第一具体实施方式中半导体结构的形成方法流程图，附图2A-2S是本发明第一具体实施方式中在形成半导体结构的过程中主要的工艺截面示意图。如图1、图2A-图2S所示，本具体实施方式提供的半导体结构的形成方法，包括如下步骤：
步骤S11，提供一衬底10，所述衬底10表面具有介质层11，如图2A所示。
在本具体实施方式中，所述衬底10可以为Si衬底、Ge衬底、SiGe衬底、SOI(SiliconOn Insulator，绝缘体上硅)或者GOI(Germanium On Insulator，绝缘体上锗)等。在本具体实施方式中，以所述衬底10为Si衬底为例进行说明。
步骤S12，形成多个贯穿所述介质层11的接触孔21，形成覆盖所述接触孔21侧壁的第一隔离层22，形成填充所述接触孔21且覆盖所述介质层11表面的节点接触层。
可选的，所述介质层11包括位于所述衬底10表面的第一介质层111以及覆盖于所述第一介质层111表面的第二介质层112；形成多个贯穿所述介质层11的接触孔21的具体步骤包括：
形成第一掩膜层14于所述介质层11表面，如图2A所示；
形成第二掩膜层15于所述第一掩膜层14表面，所述第二掩膜层15中具有若干暴露所述第一掩膜层14的沟槽151，如图2B所示；
形成至少覆盖所述沟槽151内壁的绝缘层18，如图2C所示；
回填所述沟槽151，形成暴露所述绝缘层18的填充层19，如图2E所示；
以所述填充层19为掩膜图形刻蚀所述第二介质层112，形成贯穿所述第二介质层112的接触孔21，如图2I所示。
本具体实施方式采用间距倍增工艺形成所述接触孔21。具体来说，在沿第一方向上，首先，依次沉积所述第一介质层111、所述第二介质层112于所述衬底10表面，并沉积多个掩膜层于所述第二介质层112表面，例如依次叠置的第三掩膜层13、第一掩膜层14、第二掩膜层15和第四掩膜层16，且在最顶层的掩膜层(例如所述第四掩膜层16)表面形成光阻层17，所述光阻层17中具有多个第一刻蚀窗口171，如图2A所示；之后，沿所述第一刻蚀窗口171刻蚀所述第四掩膜层16和所述第二掩膜层15，于所述第二掩膜层15中形成多个所述沟槽151，如图2B所示；然后，采用原子层沉积工艺，沉积绝缘材料于如图2B所示的结构表面，形成所述绝缘层18，所述绝缘层18未填充满所述沟槽151，如图2C所示；接着，回填所述沟槽151，形成填充满所述沟槽151、并覆盖所述第四掩膜层16表面的填充层19，如图2D所示；之后，采用化学机械研磨或者干法刻蚀等方式暴露所述绝缘层18(本步骤中，可以去除、也可以不去除覆盖于所述第四掩膜层16表面的所述绝缘层18)，如图2E所示；接着，利用绝缘层18和填充层19的刻蚀选择比，采用干法刻蚀工艺刻蚀所述绝缘层18和所述第一掩膜层14，以打开所述第一掩膜层14，形成第二刻蚀窗口20，如图2F所示，本步骤中，由于刻蚀掉了所述绝缘层18并打开了所述第一掩膜层14，使得周边区域无所述绝缘层18以及所述第一掩膜层14的残留，避免了所述第一掩膜层14和/或所述绝缘层18剥离至后续形成的所述接触孔21内，从而改善了启动区边缘电路异常的问题；然后，通过干法刻蚀工艺剥离所述填充层19和所述第二掩膜层15，得到如图2G所示的结构。之后，采用湿法刻蚀工艺洗掉所述绝缘层18，得到如图2H所示的结构。在得到如图2H所示的结构之后，在沿与所述第一方向相交的第二方向上，在所述第一掩膜层14之上，采用与上述图2A-图2H类似的步骤，形成第三刻蚀窗口，所述第三刻蚀窗口的延伸方向与所述第二刻蚀窗口20相交。之后，以所述第三刻蚀窗口和所述第二刻蚀窗口20的投影交叠区域作为刻蚀图形向下刻蚀，形成贯穿所述第二介质层112的所述接触孔21，如图2I所示。本具体实施方式中所述的“相交”可以是垂直相交，也可以是倾斜相交。
所述第一介质层111的材料可以为氮氧化硅材料，所述第二介质层112的材料可以为SOD(Spin On Dielectrics，旋涂绝缘介质)材料；所述第三掩膜层13的材料可以为TEOS(Tetraethyl orthosilicate，正硅酸乙酯)；所述第一掩膜层14的材料可以为氮氧化硅材料；所述第二掩膜层15和所述填充层19的材料均可以为SOC(Spin On Carbon，旋涂碳)材料；所述第四掩膜层16的材料可以为SHB(Si-O-Based Hard Mask，硅氧基硬掩膜)材料；所述绝缘层18的材料可以为氧化物材料。
在本具体实施方式中，所述沟槽151侧壁覆盖的所述绝缘层18的厚度决定了后续形成的所述接触孔21的尺寸，因此，可以通过调整所述绝缘层18的厚度，间接调整所述接触孔21的内径尺寸。
可选的，形成贯穿所述第二介质层112的接触孔21之后，还包括如下步骤：
形成覆盖所述接触孔21内壁和所述第二介质层112顶面的第一隔离层22，如图2K所示；
去除位于所述第二介质层112顶面及所述接触孔21底壁的所述第一隔离层22、并穿通所述第一介质层111，延伸所述接触孔21至所述衬底10表面。
具体来说，首先，采用原子层沉积工艺形成所述第一隔离层22于所述接触孔21的内壁和所述第二介质层112的顶面，如图2J所示，本步骤中沉积的所述第一隔离层22的厚度优选为3nm～10nm。接着，采用干法刻蚀工艺去除所述第二介质层112顶面以及所述接触孔21底壁上的所述第一隔离层22，并打开所述第一介质层111，使得所述接触孔21延伸至所述衬底10表面，如图2K所示。
可选的，所述节点接触层包括第一子节点接触层23以及位于所述第一子节点接触层23之上的第二子节点接触层24；延伸所述接触孔21至所述衬底10表面之后，还包括如下步骤：
形成填充满所述接触孔21的第一子节点接触层23，如图2L所示；
回刻蚀所述第一子节点接触层23，暴露部分所述接触孔21，如图2M所示；
形成填充满所述接触孔21并覆盖所述第二介质层112表面的第二子节点接触层24，如图2N所示。
其中，所述第一子节点接触层23的材料可以为多晶硅材料，所述第二子节点接触层24的材料可以为金属材料。以上仅为示例性说明，本领域技术人员也可以根据实际需要选择所述第一子节点接触层23以及所述第二子节点接触层24的具体材料。
步骤S13，图形化所述节点接触层和所述第一隔离层22，形成与所述接触孔21连通的刻蚀槽25，所述刻蚀槽25的底面位于所述接触孔21的顶面之下，如图2O所示。
可选的，图形化所述节点接触层和所述第一隔离层22的具体步骤包括：
刻蚀部分所述节点接触层和部分所述第一隔离层22，形成延伸至所述接触孔21内且暴露所述介质层11的刻蚀槽25。
具体来说，自所述第二子节点接触层24的顶面刻蚀所述第二子节点接触层24、并向下刻蚀掉所述接触孔21侧壁的部分所述第一隔离层22，形成暴露所述第二介质层112的所述刻蚀槽25。所述刻蚀槽25的底面位于所述接触孔21的顶面之下(即所述第二介质层112的顶面之下)是指，所述刻蚀槽25延伸至所述接触孔21内。在如图2O所示的结构中，所述刻蚀槽25也可以是通过两个相互叠置、且投影区域相交的图形向下刻蚀形成。
步骤S14，形成覆盖所述刻蚀槽25侧壁、并暴露所述介质层11的第二隔离层26，如图2Q所示。
可选的，形成覆盖所述刻蚀槽25侧壁、并暴露所述介质层11的第二隔离层26的具体步骤包括：
形成覆盖所述刻蚀槽25内壁和所述介质层11顶面的第二隔离层26，如图2P所示；
去除位于所述介质层26顶面、所述刻蚀槽25底面的所述第二隔离层26、以及部分所述第一隔离层22，如图2Q所示。
具体来说，首先，采用原子层沉积工艺形成覆盖所述刻蚀槽25内壁和所述第二介质层112顶面的所述第二隔离层26；之后，去除所述第二介质层112顶面以及所述刻蚀槽25底面的所述第二隔离层26，并继续向下过刻蚀，以去除掉部分的所述第一隔离层22，于所述第二介质层112和所述第二子节点接触层24之间形成连通腔27。本步骤中向下过刻蚀掉的所述第一隔离层22的长度(即所述连通腔27在沿垂直于所述衬底10的方向上的长度)可以为10nm～30nm。
步骤S15，沿所述刻蚀槽25去除所述介质层11，形成与所述刻蚀槽25连通的空隙28，如图2R所示。
步骤S16，形成封闭所述刻蚀槽的顶部开口的第三隔离层29，如图2S所示。
具体来说，采用湿法刻蚀工艺沿所述刻蚀槽25洗掉相邻所述节点接触层之间的所述第二介质层112，形成与所述刻蚀槽25连通的所述空隙28。采用这种方式，相邻所述节点接触层之间为包括所述刻蚀槽25和所述空隙28的空气间隔层，从而大幅度降低了所述半导体结构内部的寄生电阻。其中，封闭所述刻蚀槽25顶部开口的具体方法刻蚀为原子层沉积工艺结合等离子体增强化学气相沉积工艺。所述第一隔离层22、所述第二隔离层26和所述第三隔离层29的材料可以相同，例如均为氮化硅材料。
不仅如此，本具体实施方式还提供了一种半导体结构，本具体实施方式提供的半导体结构的示意图可参见图2S，所述半导体结构可以采用如图1、图2A-图2S所示的方法形成。如图2A-图2S所示，本具体实施方式提供的半导体结构，包括：
衬底10，所述衬底10表面具有介质层11；
多个接触孔21，所述接触孔21贯穿所述介质层11，所述接触孔21的部分侧壁覆盖有第一隔离层22，节点接触层填充于所述接触孔21内并延伸出所述接触孔21；
空气间隔层，包括相互连通的刻蚀槽25和空隙28，所述刻蚀槽25自所述节点接触层的顶面延伸至所述接触孔21内，所述空隙28位于相邻所述接触孔21之间，所述刻蚀槽25的侧壁覆盖有第二隔离层26；
第三隔离层29，封闭所述刻蚀槽25的顶部开口。
可选的，所述介质层11包括位于所述衬底10表面的第一介质层111以及覆盖于所述第一介质层111表面的第二介质层112；
所述接触孔21贯穿所述第一介质层111和所述第二介质层112，所述接触孔21底部的宽度与顶部相同。
可选的，所述节点接触层包括：
第一子节点接触层23，填充于所述接触孔21内，且与所述衬底10接触；
第二子节点接触层24，填充于所述接触孔21内并延伸出所述接触孔21，所述第二子节点接触层24位于所述第一子节点接触层23之上。
可选的，所述空气间隔层还包括：
连通腔27，位于所述第二隔离层26的底面与所述第一隔离层22的顶面之间，用于连通所述刻蚀槽25与所述空隙28。
可选的，在沿垂直于所述衬底的方向上，所述连通腔27的长度为10nm～30nm。
可选的，所述第一隔离层22的厚度为3nm～10nm。
可选的，所述第一隔离层22、所述第二隔离层26和所述第三隔离层29的材料相同。
本具体实施方式提供的半导体结构及其形成方法，通过在相邻的节点接触层之间形成空气间隔层，降低了半导体结构内部的寄生电阻，避免了DRAM等半导体结构内部信号的读取延迟、强度减弱等问题，提高了芯片制造的良率。
第二具体实施方式
本具体实施方式提供了一种半导体结构的形成方法，附图3A-3G是本发明第二具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。对于与第一具体实施方式相同之处，本具体实施方式不再赘述，以下主要叙述与第一具体实施方式的不同之处。
具体来说，形成贯穿所述第二介质层312的接触孔33之后，还包括如下步骤：
形成覆盖所述接触孔33内壁和所述第二介质层312顶面的第一隔离层34，如图3B所示；
于所述接触孔33内形成覆盖所述第一隔离层34的保护层35，如图3C所示；
去除位于所述接触孔33底部的部分所述保护层35以及位于所述接触孔33底部的部分所述第一隔离层34，延伸所述接触孔33至所述第一隔离层34内，如图3D所示；
去除所述保护层35、所述接触孔33底部的所述第一隔离层34、并穿通所述第一介质层311，延伸所述接触孔33至所述衬底30表面，如图3F所示。
具体来说，在采用与第一具体实施方式相同的方法形成接触孔之后，采用原子层沉积工艺依次于所述接触孔33内壁沉积所述第一隔离层34和覆盖于所述第一隔离层34表面的所述保护层35，如图3C所示。其中，所述第一隔离层34的材料可以为氮化物材料，例如氮化硅；所述保护层35的材料可以为氧化物材料，例如氧化硅。所述第一个隔离层34和所述保护层35的厚度可以均为3nm～10nm。之后，去除所述接触孔33底面的所述保护层35，并刻蚀掉所述接触孔33底部的部分所述第一隔离层34，但未完全打开所述第一隔离层34，如图3D所示。本步骤中，所述接触孔33底部残留的所述第一隔离层34的厚度优选为3nm～6nm。接着，通过湿法刻蚀工艺去除残留的所述保护层35，形成如图3E所示的结构。然后，通过干法刻蚀工艺打开所述接触孔33底部的所述第一隔离层34以及所述第一介质层311，暴露所述衬底30，如图3F所示。
本具体实施方式中，通过形成所述保护层35，以及在去除所述接触孔33底部的所述保护层35时打开部分但是未完全打开所述第一隔离层34，使得最终形成的所述接触孔33的底部呈阶梯状，一方面，减少甚至是避免了在电容接触窗口边缘易发生电容接触窗口与启动区短路的问题；另一方面，由于所述保护层35被充分去除，从而进一步降低了所述半导体结构内部的电阻。
本具体实施方式还提供了一种半导体结构。本具体实施方式提供的半导体结构的示意图可参见图3G，所述半导体结构可以采用如图3A-3G所示的方法形成。对于与第一具体实施方式相同之处，本具体实施方式不再赘述，以下主要叙述与第一具体实施方式的不同之处。
可选的，所述介质层包括位于所述衬底10表面的第一介质层311以及覆盖于所述第一介质层311表面的第二介质层312；
所述接触孔33贯穿所述第一介质层311和所述第二介质层312，所述接触孔33贯穿所述第一介质层311的部分呈阶梯状。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底表面具有介质层；
形成多个贯穿所述介质层的接触孔，形成覆盖所述接触孔侧壁的第一隔离层，形成填充所述接触孔且覆盖所述介质层表面的节点接触层；
图形化所述节点接触层和所述第一隔离层，形成与所述接触孔连通的刻蚀槽，所述刻蚀槽的底面位于所述刻蚀孔的顶面之下；
形成覆盖所述刻蚀槽侧壁、并暴露所述介质层的第二隔离层；
沿所述刻蚀槽去除所述介质层，形成与所述刻蚀槽连通的空隙；
形成封闭所述刻蚀槽的顶部开口的第三隔离层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层包括位于所述衬底表面的第一介质层以及覆盖于所述第一介质层表面的第二介质层；形成多个贯穿所述介质层的接触孔的具体步骤包括：
形成第一掩膜层于所述介质层表面；
形成第二掩膜层于所述第一掩膜层表面，所述第二掩膜层中具有若干暴露所述第一掩膜层部分表面的沟槽；
形成至少覆盖所述沟槽内壁的绝缘层；
回填所述沟槽，形成暴露所述绝缘层的填充层；
以所述填充层为掩膜图形刻蚀所述第二介质层，形成贯穿所述第二介质层的接触孔。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成贯穿所述第二介质层的接触孔之后，还包括如下步骤：
形成覆盖所述接触孔内壁和所述第二介质层顶面的第一隔离层；
去除位于所述第二介质层顶面及所述接触孔底壁的所述第一隔离层、并穿通所述第一介质层，延伸所述接触孔至所述衬底表面。
4.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成贯穿所述第二介质层的接触孔之后，还包括如下步骤：
形成覆盖所述接触孔内壁和所述第二介质层顶面的第一隔离层；
于所述接触孔内形成覆盖所述第一隔离层的保护层；
去除位于所述接触孔底部的部分所述保护层以及位于所述接触孔底部的部分所述第一隔离层，延伸所述接触孔至所述第一隔离层内；
去除所述保护层、所述接触孔底部的所述第一隔离层、并穿通所述第一介质层，延伸所述接触孔至所述衬底表面。
5.根据权利要求3或4所述的半导体结构的形成方法，其特征在于，所述节点接触层包括第一子节点接触层以及位于所述第一子节点接触层之上的第二子节点接触层；延伸所述接触孔至所述衬底表面之后，还包括如下步骤：
形成填充满所述接触孔的第一子节点接触层；
回刻蚀所述第一子节点接触层，暴露部分所述接触孔；
形成填充满所述接触孔并覆盖所述第二介质层表面的第二子节点接触层。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，图形化所述节点接触层和所述第一隔离层的具体步骤包括：
刻蚀部分所述节点接触层和部分所述第一隔离层，形成延伸至所述接触孔内且暴露所述介质层的刻蚀槽。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，形成覆盖所述刻蚀槽侧壁、并暴露所述介质层的第二隔离层的具体步骤包括：
形成覆盖所述刻蚀槽内壁和所述介质层顶面的第二隔离层；
去除位于所述介质层顶面、所述刻蚀槽底面的所述第二隔离层、以及部分所述第一隔离层。
8.一种半导体结构，其特征在于，包括：
衬底，所述衬底表面具有介质层；
多个接触孔，所述接触孔贯穿所述介质层，所述接触孔的部分侧壁覆盖有第一隔离层，节点接触层填充于所述接触孔内并延伸出所述接触孔；
空气间隔层，包括相互连通的刻蚀槽和空隙，所述刻蚀槽自所述节点接触层的顶面延伸至所述接触孔内，所述空隙位于相邻所述接触孔之间，所述刻蚀槽的侧壁覆盖有第二隔离层；
第三隔离层，封闭所述刻蚀槽的顶部开口。
9.根据权利要求8所述的半导体结构，其特征在于，所述介质层包括位于所述衬底表面的第一介质层以及覆盖于所述第一介质层表面的第二介质层；
所述接触孔贯穿所述第一介质层和所述第二介质层，所述接触孔底部的宽度与顶部相同。
10.根据权利要求8所述的半导体结构，其特征在于，所述介质层包括位于所述衬底表面的第一介质层以及覆盖于所述第一介质层表面的第二介质层；
所述接触孔贯穿所述第一介质层和所述第二介质层，所述接触孔贯穿所述第一介质层的部分呈阶梯状。
11.根据权利要求8所述的半导体结构，其特征在于，所述节点接触层包括：
第一子节点接触层，填充于所述接触孔内，且与所述衬底接触；
第二子节点接触层，填充于所述接触孔内并延伸出所述接触孔，所述第二子节点接触层位于所述第一子节点接触层之上。
12.根据权利要求11所述的半导体结构，其特征在于，所述空气间隔层还包括：连通腔，位于所述第二隔离层的底面与所述第一隔离层的顶面之间，用于连通所述刻蚀槽与所述空隙。
13.根据权利要求12所述的半导体结构，其特征在于，在沿垂直于所述衬底的方向上，所述连通腔的长度为10nm～30nm。
14.根据权利要求8所述的半导体结构，其特征在于，所述第一隔离层的厚度为3nm～10nm。
15.根据权利要求8所述的半导体结构，其特征在于，所述第一隔离层、所述第二隔离层和所述第三隔离层的材料相同。
CN201911051265.3A 2019-10-31 2019-10-31 半导体结构及其形成方法 Pending CN112750783A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911051265.3A CN112750783A (zh) 2019-10-31 2019-10-31 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911051265.3A CN112750783A (zh) 2019-10-31 2019-10-31 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN112750783A true CN112750783A (zh) 2021-05-04

Family

ID=75641262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911051265.3A Pending CN112750783A (zh) 2019-10-31 2019-10-31 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112750783A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023279520A1 (zh) * 2021-07-08 2023-01-12 长鑫存储技术有限公司 电容阵列的形成方法及半导体结构
WO2023168778A1 (zh) * 2022-03-10 2023-09-14 长鑫存储技术有限公司 存储器及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023279520A1 (zh) * 2021-07-08 2023-01-12 长鑫存储技术有限公司 电容阵列的形成方法及半导体结构
US11594423B2 (en) 2021-07-08 2023-02-28 Changxin Memory Technologies, Inc. Forming method of capacitor array and semiconductor structure
WO2023168778A1 (zh) * 2022-03-10 2023-09-14 长鑫存储技术有限公司 存储器及其形成方法

Similar Documents

Publication Publication Date Title
CN210607254U (zh) 半导体结构
KR101040367B1 (ko) 새들 핀 트랜지스터를 구비하는 반도체소자 및 그 제조방법
KR102476141B1 (ko) 스페이서를 포함하는 반도체 소자 및 그 제조 방법
JP4036837B2 (ja) Ｄｒａｍデバイスの縦型トランジスタに線成形マスタ・マスクを使用してビットライン・コンタクトを形成する方法
WO2021109504A1 (zh) 半导体存储器及其形成方法
US6518616B2 (en) Vertical gate top engineering for improved GC and CB process windows
US8350321B2 (en) Semiconductor device having saddle fin transistor and manufacturing method of the same
KR20170052752A (ko) 반도체 소자 및 그 제조 방법
US20060255384A1 (en) Memory device and method of manufacturing the same
US11545493B2 (en) Memory devices and methods of fabricating the same
KR20150015181A (ko) 패싱 게이트를 갖는 반도체 장치 및 그 제조 방법
US11929324B2 (en) Semiconductor devices having improved electrical characteristics and methods of fabricating the same
US20110121377A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
JP2000277708A (ja) 半導体装置及びこれを形成する方法
CN112736036A (zh) 半导体结构及其形成方法
WO2022193546A1 (zh) 半导体存储器及其形成方法
CN114420642A (zh) 半导体结构的形成方法以及半导体结构
CN112750783A (zh) 半导体结构及其形成方法
CN114420641A (zh) 半导体结构的形成方法以及半导体结构
CN113284852B (zh) 存储器的制作方法
US6001682A (en) Method of fabricating cylinder capacitors
CN112420722B (zh) 埋入式栅极结构及半导体存储器的形成方法
KR101824735B1 (ko) 반도체 소자의 제조 방법
KR100859831B1 (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
WO2023231196A1 (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination