CN107546226A - 存储器及其制造方法 - Google Patents
存储器及其制造方法 Download PDFInfo
- Publication number
- CN107546226A CN107546226A CN201710911972.XA CN201710911972A CN107546226A CN 107546226 A CN107546226 A CN 107546226A CN 201710911972 A CN201710911972 A CN 201710911972A CN 107546226 A CN107546226 A CN 107546226A
- Authority
- CN
- China
- Prior art keywords
- bit line
- layer
- material layer
- institute
- contact interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 318
- 238000003860 storage Methods 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 238000011049 filling Methods 0.000 claims abstract description 6
- 125000006850 spacer group Chemical group 0.000 claims description 95
- 238000000926 separation method Methods 0.000 claims description 85
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 55
- 239000004020 conductor Substances 0.000 claims description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 32
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 238000000227 grinding Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910003978 SiClx Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000011435 rock Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 8
- 239000011148 porous material Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 367
- 239000004065 semiconductor Substances 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种存储器及其制造方法，在形成第一接触间隔材料层于衬底上，第一接触间隔材料层覆盖开口、存储节点接触及位线结构之后，研磨第一接触间隔材料层以暴露出第一接触间隔材料层在开口中的孔隙，并通过第二接触间隔材料层填充孔隙，从而形成无孔隙缺陷的接触间隔，提高了接触间隔的质量与可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种存储器及其制造方法。
背景技术
存储器中通常包括电容器及晶体管，其中，所述电容器用以存储数据，所述晶体管用以控制对所述电容器中存储的数据的存取。具体的，所述存储器的字线(word line)电连接至所述晶体管的栅极，所述字线控制所述晶体管的开关；并且，所述晶体管的源极电连接至位线结构(bit line)，以形成电流传输通路；同时，所述晶体管的漏极电连接至所述电容器，以达到数据存储或输出的目的。其中，所述晶体管的漏极通常通过存储节点接触实现与所述电容器的电连接，相邻的存储节点接触之间通过接触间隔予以隔离。
现有技术所形成的接触间隔常存在孔隙缺陷，从而导致对存储的数据的存取存在一定的信号延迟失效(RC delay)问题。
发明内容
本发明的目的在于提供一种存储器及其制造方法，以解决现有技术所形成的接触间隔常存在孔隙缺陷的问题。
为解决上述技术问题，本发明提供一种存储器的制造方法，所述存储器的制造方法包括：
提供一衬底，所述衬底中形成有沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第二方向延伸，所述衬底中还形成有至少一条隔离线，所述隔离线隔离在所述第二方向上相邻的所述有源区；
形成多条位线结构于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极，每条所述位线结构包括一位线导体及覆盖所述位线导体的位线隔离层；
形成一存储节点接触材料层于所述衬底上，所述存储节点接触材料层覆盖所述衬底在相邻所述位线结构之间的区域；
图案化刻蚀所述存储节点接触材料层，以形成多个存储节点接触，每个存储节点接触对准所述有源区中的一个漏极，并形成多个开口，位于在所述第二方向上相邻的所述存储节点接触之间并对准所述隔离线；
形成一第一接触间隔材料层于所述衬底上，所述第一接触间隔材料层覆盖所述开口、所述存储节点接触及所述位线结构，并在所述开口中形成孔隙，所述孔隙在高出所述存储节点接触顶面的位置封闭；
研磨所述第一接触间隔材料层至暴露出所述存储节点接触，并打开所述孔隙；
形成一第二接触间隔材料层于所述衬底上，所述第二接触间隔材料层填充所述孔隙并覆盖所述存储节点接触及所述位线结构；及，
研磨所述第二接触间隔材料层至暴露出所述存储节点接触，以在所述开口中形成一接触间隔。
可选的，在所述的存储器的制造方法中，所述开口的深宽比大于或等于5，所述开口在所述第二方向上的截面宽度为小于或等于20nm，且所述开口的深度为大于或等于150nm。
可选的，在所述的存储器的制造方法中，所述第一接触间隔材料层和所述第二接触间隔材料层的材质的介电常数为1～10且所述第二接触间隔材料层的底面材料的材质相异于所述第一接触间隔材料层的表面材料的材质。
可选的，在所述的存储器的制造方法中，形成所述第一接触间隔材料层的步骤包括：
形成一介电覆盖层于所述衬底上，所述介电覆盖层覆盖所述开口、所述存储节点接触及所述位线结构，所述介电覆盖层的材质包含氮化硅与氧化硅的其中之一；及，
形成一介电间隔层于所述介电覆盖层上，并在所述开口中形成所述孔隙，所述孔隙在高出所述存储节点接触顶面的位置封闭，所述介电间隔层的材质包含氧化硅与氮化硅的其中之一，并且所述介电间隔层的材质与所述介电覆盖层的材质为不相同。
可选的，在所述的存储器的制造方法中，所述第二接触间隔材料层的材质包含氮化硅和氧化硅的其中之一，且所述第二接触间隔材料层的底面材料的材质相异于所述第一接触间隔材料层的表面材料的材质。
可选的，在所述的存储器的制造方法中，在研磨所述第二接触间隔材料层至暴露出所述存储节点接触的步骤之后，所述存储器的制造方法还包括：
回刻蚀所述存储节点接触，以使得所述存储节点接触的顶面低于所述接触间隔的顶面。
可选的，在所述的存储器的制造方法中，在形成所述位线结构的步骤之前，所述存储器的制造方法还包括：
形成多个位线接触于所述衬底上，所述位线接触对准一个所述有源区中的源极。
可选的，在所述的存储器的制造方法中，形成多条所述位线结构的步骤包括：
形成多条位线导体于所述衬底上，所述位线导体沿第三方向延伸并连接所述位线接触；
形成一第一位线隔离层于所述位线导体上，所述第一位线隔离层更覆盖所述位线导体的顶面和侧面及位于所述位线导体底部的所述位线接触的侧面，所述第一位线隔离层的材质包含氮化硅；
形成一第二位线隔离层于所述第一位线隔离层上，所述第二位线隔离层更覆盖所述第一位线隔离层的侧面，所述第二位线隔离层的材料包含氧化硅和氮氧化硅的其中之一；
形成一第三位线隔离层于所述第二位线隔离层上，所述第三位线隔离层更覆盖所述第二位线隔离层的侧面，所述第三位线隔离层的材质包含旋涂电介质；及，
形成一第四位线隔离层于所述第三位线隔离层上，所述第四位线隔离层更覆盖所述第三位线隔离层的侧面，所述第四位线隔离层的材质包含氮化硅。
可选的，在所述的存储器的制造方法中，形成所述存储节点接触材料层的步骤包括：
形成一导电层于所述衬底上，所述导电层覆盖所述位线结构及所述衬底在相邻所述位线结构之间的区域；及，
以选自研磨、回刻蚀和两者组合其中之一的方式消耗所述导电层的厚度，以形成所述存储节点接触材料层，所述存储节点接触材料层的顶面高于所述位线导体的顶面且低于所述位线结构的顶面。
可选的，在所述的存储器的制造方法中，形成所述存储节点接触并所述开口的步骤包括：
形成一图形化的掩膜层于所述位线结构上，所述图形化的掩膜层更覆盖所述位线结构及所述存储节点接触材料层靠近所述位线结构的部分；及，
以所述图形化的掩膜层为掩膜，刻蚀所述存储节点接触材料层，以形成所述开口并所述存储节点接触，所述开口隔离所述存储节点接触。
本发明还提供一种存储器，所述存储器包括：
一衬底，所述衬底中形成有沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第二方向延伸，所述衬底中还形成有至少一条隔离线，所述隔离线隔离在所述第二方向上相邻的所述有源区；
多条位线结构，位于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极，每条所述位线结构包括一位线导体及覆盖所述位线导体的位线隔离层；
多个存储节点接触，位于所述衬底上，每个存储节点接触对准所述有源区中的一个漏极，在所述第二方向上相邻的所述存储节点接触之间具有一开口，所述开口对准所述隔离线；及，
接触间隔，填充于所述开口中，所述接触间隔包括一第一接触间隔材料层及一第二接触间隔材料层，其中所述第一接触间隔材料层形成有孔隙，所述第二接触间隔材料层填充所述孔隙。
可选的，在所述的存储器中，所述开口的深宽比大于或等于5，所述开口在所述第二方向上的截面宽度为小于或等于20nm，且所述开口的深度为大于或等于150nm。
可选的，在所述的存储器中，所述第一接触间隔材料层和所述第二接触间隔材料层的材质的介电常数为1～10且所述第二接触间隔材料层的底面材料的材质相异于所述第一接触间隔材料层的表面材料的材质。
可选的，在所述的存储器中，所述第一接触间隔材料层包括介电覆盖层及介电间隔层，所述介电覆盖层形成于所述衬底上，所述介电覆盖层覆盖所述开口，所述介电覆盖层的材质包含氮化硅与氧化硅的其中之一，所述介电间隔层形成于所述介电覆盖层上，并在所述开口中提供所述孔隙，所述介电间隔层的材质包含氧化硅与氮化硅的其中之一，并且所述介电间隔层的材质与所述介电覆盖层的材质为不相同。
可选的，在所述的存储器中，位于所述接触间隔两侧的所述存储节点接触的顶面低于所述接触间隔的顶面。
本发明还提供一种存储器，所述存储器包括：
一衬底，所述衬底中形成有呈阵列排布的多个有源区，所述衬底中还形成有沿第一方向延伸的至少一条隔离线，且所述有源区沿第二方向延伸，所述隔离线隔离在所述第二方向上相邻的所述有源区；
多条位线结构，位于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极；
多个存储节点接触，位于所述衬底上，每个存储节点接触对准所述有源区中的一个漏极，在所述第二方向上相邻的所述存储节点接触之间具有多个开口，所述开口对准所述隔离线；及
多个接触间隔，填充于所述开口中，所述接触间隔包括一第一接触间隔材料层及一第二接触间隔材料层，其中所述第一接触间隔材料层的表面包含介电间隔层，所述介电间隔层沿着所述第二方向的截面具有V形且往所述衬底延伸的裂痕，所述第二接触间隔材料层填充由所述介电间隔层所构成的裂痕。
可选的，在所述的存储器中，所述介电间隔层的裂痕深度大于或等于所述开口的深度30％。
可选的，在所述的存储器中，所述介电间隔层的裂痕宽度小于或等于所述开口宽度40％。
可选的，在所述的存储器中，所述介电间隔层沿着所述第二方向的截面呈V形。
可选的，在所述的存储器中，所述介电间隔层的材质包含氧化硅与氮化硅的其中之一。
可选的，在所述的存储器中，所述第二接触间隔材料层的材质包含氮化硅和氧化硅的其中之一，且所述第二接触间隔材料层的底面材料的材质相异于所述介电间隔层的材质。
可选的，在所述的存储器中，所述第一接触间隔材料层还包括介电覆盖层，所述介电覆盖层形成于所述衬底上，所述介电覆盖层覆盖所述开口，所述介电覆盖层的材质包含氮化硅与氧化硅的其中之一，所述介电间隔层形成于所述介电覆盖层上，并且所述介电间隔层的材质与所述介电覆盖层的材质为不相同。
在本发明提供的存储器及其制造方法中，在形成第一接触间隔材料层于衬底上，第一接触间隔材料层覆盖开口、存储节点接触及位线结构之后，研磨第一接触间隔材料层以暴露出第一接触间隔材料层在开口中的孔隙，并通过第二接触间隔材料层填充孔隙，从而形成无孔隙缺陷的接触间隔，提高了接触间隔的质量与可靠性。
附图说明
图1a是本发明实施例提供的衬底的俯视示意图；
图1b是图1a沿AA’的剖面示意图；
图2a是图1b所示的衬底上形成第一位线隔离材料层后的结构示意图；
图2b是刻蚀图2a所示的半导体结构中的第一位线隔离材料层后的结构示意图；
图2c是在图2b所示的半导体结构上形成第二位线隔离材料层后的结构示意图；
图2d是在图2c所示的半导体结构上形成第三位线隔离材料层后的结构示意图；
图2e是在图2d所示的半导体结构上进行平坦化工艺后的结构示意图；
图2f是在图2e所示的半导体结构上形成硬掩膜层和光阻层的结构示意图；
图2g是刻蚀图2f所示的半导体结构中的第二位线隔离材料层和第三位线隔离材料层后的结构示意图；
图2h是在图2g所示的半导体结构上形成第四位线隔离层后的结构示意图；
图3a是在图2h所示的半导体结构上形成导电层后的结构示意图；
图3b是研磨或回刻蚀图3a所示的半导体结构中的导电层后的结构示意图；
图4a是对图3b所示的半导体结构执行刻蚀工艺后的结构示意图；
图4b是对图4a所示的半导体结构执行刻蚀工艺后的结构示意图；
图5a是在图4b所示的半导体结构上形成氮化硅层后的结构示意图；
图5b是图5a的局部a的放大示意图；
图6a是在图5a所示的半导体结构上形成氧化硅层后的结构示意图；
图6b是图6a的局部a的放大示意图；
图7a是对图5a所示的半导体结构执行研磨工艺后的结构示意图；
图7b是图7a的局部a的放大示意图；
图8a是在图7a所示的半导体结构上形成第二接触间隔材料层后的结构示意图；
图8b是图8a的局部a的放大示意图；
图9a是研磨或回刻蚀图8a所示的半导体结构后的结构示意图；
图9b是图9a的局部a的放大示意图；
图10是图9a的局部b的电路示意图；
图11a是本发明实施例提供的存储器的结构示意图；
图11b是图11a的局部c的放大示意图；
其中，
100-衬底；
110-有源区；111-源极；112-漏极；113-字线；
120-隔离线；
130-位线接触；
140-位线导体；
150-位线隔离层；
151’-第一位线隔离材料层；151-第一位线隔离层；
152’-第二位线隔离材料层；152-第二位线隔离层；
153’-第三位线隔离材料层；153-第三位线隔离层；
154-硬掩膜层；
155-图形化的光阻层；
156-第四位线隔离层；
160-位线结构；
170-导电层；
180-存储节点接触材料层；
190-遮蔽层；
200-存储节点接触；
210-开口；
220-第一接触间隔材料层；
221-介电覆盖层；
222-介电间隔层；
230-孔隙；
240-第二接触间隔材料层；
250-接触间隔；
260-电容器；
320-第一接触间隔材料层；
321-介电覆盖层；
322-介电间隔层；
330-裂痕；
340-第二接触间隔材料层；
350-接触间隔；
T1-第一方向；T2-第二方向；T3-第三方向。
具体实施方式
本发明的核心思想在于，提供一种存储器及其制造方法，以解决现有技术所形成的接触间隔常存在孔隙缺陷的问题。
其中，所述存储器的制造方法主要包括如下步骤：
步骤S10：提供一衬底，所述衬底中形成有沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第二方向延伸，所述衬底中还形成有至少一条隔离线，所述隔离线隔离在所述第二方向上相邻的所述有源区；
步骤S11：形成多条位线结构于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极，每条所述位线结构包括一位线导体及覆盖所述位线导体的位线隔离层；
步骤S12：形成一存储节点接触材料层于所述衬底上，所述存储节点接触材料层覆盖所述衬底在相邻所述位线结构之间的区域；
步骤S13：图案化刻蚀所述存储节点接触材料层，以形成多个存储节点接触，每个存储节点接触对准所述有源区中的一个漏极，并形成多个开口，位于在所述第二方向上相邻的所述存储节点接触之间并对准所述隔离线；
步骤S14：形成一第一接触间隔材料层于所述衬底上，所述第一接触间隔材料层覆盖所述开口、所述存储节点接触及所述位线结构，并在所述开口中形成孔隙，所述孔隙在高出所述存储节点接触顶面的位置封闭；
步骤S15：研磨所述第一接触间隔材料层至暴露出所述存储节点接触，并打开所述孔隙；
步骤S16：形成一第二接触间隔材料层于所述衬底上，所述第二接触间隔材料层填充所述孔隙并覆盖所述存储节点接触及所述位线结构；及，
步骤S17：研磨所述第二接触间隔材料层至暴露出所述存储节点接触，以在所述开口中形成一接触间隔。
所述存储器包括：
一衬底，所述衬底中形成有沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第二方向延伸，所述衬底中还形成有至少一条隔离线，所述隔离线隔离在所述第二方向上相邻的所述有源区；
多条位线结构，位于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极，每条所述位线结构包括一位线导体及覆盖所述位线导体的位线隔离层；
多个存储节点接触，位于所述衬底上，每个存储节点接触对准所述有源区中的一个漏极，在所述第二方向上相邻的所述存储节点接触之间具有一开口，所述开口对准所述隔离线；及，
接触间隔，填充于所述开口中，所述接触间隔包括一第一接触间隔材料层及一第二接触间隔材料层，其中所述第一接触间隔材料层形成有孔隙，所述第二接触间隔材料层填充所述孔隙。
在本发明提供的存储器及其制造方法中，在形成第一接触间隔材料层于衬底上，第一接触间隔材料层覆盖开口、存储节点接触及位线结构之后，研磨第一接触间隔材料层以暴露出第一接触间隔材料层在开口中的孔隙，并通过第二接触间隔材料层填充孔隙，从而形成无孔隙缺陷的接触间隔，提高了接触间隔的质量与可靠性。
接下去将结合附图和具体实施例对本发明提出的存储器及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1a和图1b，其中，图1a是本发明实施例提供的衬底的俯视示意图；图1b是图1a沿AA’的剖面示意图。如图1a和图1b所示，提供一衬底100，所述衬底100中形成有沿第一方向T1和第二方向T2呈阵列排布的多个有源区110且每个所述有源区110沿所述第二方向T2延伸；所述衬底100中还形成有至少一条隔离线120，所述隔离线120隔离在所述第二方向T2上相邻的所述有源区110。在本申请实施例中，所述有源区110包括源极111、位于所述源极111两侧的漏极112、及位于所述源极111和漏极112之间的字线113。所述第一方向T1为水平方向，所述第二方向T2与所述第一方向T1斜相交。
请继续参考图1a和图1b，在本申请实施例中，接着，形成多个位线接触130于所述衬底100上，所述位线接触130对准一个所述有源区110中的源极111。所述位线接触130与其对准的源极111电连接，所述位线接触130的材料可以为多晶硅或者金属。进一步的，所述位线接触130可以部分深入所述衬底100，即所述位线接触130的底面可以低于所述衬底100的顶面且所述位线接触130的顶面高于所述衬底100的顶面。
接着，形成多条位线导体140于所述衬底100上，所述位线导体140沿第三方向T3延伸且对准连接所述位线接触130，通过所述位线接触130，所述位线导体140对准连接所述有源区110中的源极111，所述第三方向T3与所述第二方向T2斜相交。所述位线导体140的材质可以为钨(W)、钛(Ti)、镍(Ni)、铝(Al)、铂(Pt)、氧化钛(TiO2)、氮化钛、N型多晶硅、P型多晶硅等或者它们的组合。
在本申请实施例中，接着形成位线隔离层于所述衬底100上，所述位线隔离层覆盖所述位线导体140。在本申请实施例中，所述位线隔离层为多层层叠结构，其通过如下步骤形成：
首先，如图2a所示，形成一第一位线隔离材料层151’于所述衬底100上，所述第一位线隔离材料层151’覆盖所述位线导体140(在此包括所述位线导体140的侧面和顶面)、其下的位线接触130(在此包括所述位线接触130暴露出的侧面)、及衬底100(在此包括暴露出的衬底100的顶面)。优选的，所述第一位线隔离材料层151’的材质为氮化硅。
接着，如图2b所示，刻蚀所述第一位线隔离材料层151’以形成第一位线隔离层151，所述第一位线隔离层151覆盖所述位线导体140(在此包括所述位线导体140的侧面和顶面)及其下的位线接触130(在此包括所述位线接触130暴露出的侧面)。
接着，如图2c所示，形成一第二位线隔离材料层152’于所述衬底100上，所述第二位线隔离材料层152’覆盖所述第一位线隔离层151(在此包括所述第一位线隔离层151的表面，即所述第一位线隔离层151的顶面和侧面)及衬底100(在此包括暴露出的衬底100的顶面)。所述第二位线隔离材料层152’的材质优选为氧化硅和氮氧化硅的其中之一，在本申请实施例中，所述第二位线隔离材料层152’的材质为氧化硅。
如图2d所示，形成一第三位线隔离材料层153’于所述衬底100上，所述第三位线隔离材料层153’覆盖所述第二位线隔离材料层152’(在此包括所述第二位线隔离材料层152’的表面)。优选的，所述第三位线隔离材料层153’为旋涂电介质(SOD，spin ondielectric)。进一步的，在形成所述第三位线隔离材料层153’之后，可接着对所述第三位线隔离材料层153’执行高温退火工艺以使得所述第三位线隔离材料层153’致密化。
如图2e所示，对所述第三位线隔离材料层153’执行化学机械研磨工艺或者离子蚀刻工艺或者两种工艺的组合，以使得所述第三位线隔离材料层153’表面平坦。平坦化后的所述第三位线隔离材料层153’仍覆盖所述第二位线隔离材料层152’(在此包括所述第二位线隔离材料层152’的表面)。
接着，如图2f所示，形成一硬掩膜层154于所述衬底100上，所述硬掩膜层154覆盖平坦化后的所述第三位线隔离材料层153’；进一步的，在所述硬掩膜层154上形成图形化的光阻层155，所述图形化的光阻层155对准所述位线导体140。具体的，所述图形化的光阻层155在所述衬底100上的投影覆盖所述位线导体140、所述第一位线隔离层151、靠近所述位线导体140的部分所述第二位线隔离材料层152’和部分所述第三位线隔离材料层153’(即所述第二位线隔离材料层152’覆盖所述第一位线隔离层151的部分以及所述第三位线隔离材料层153’覆盖所述第一位线隔离层151的部分)。
接着，如图2g所示，以所述图形化的光阻层155和所述硬掩膜层154为掩膜，刻蚀所述第三位线隔离材料层153’和所述第二位线隔离材料层152’，以形成第三位线隔离层153和第二位线隔离层152。其中，所述第二位线隔离层152覆盖所述第一位线隔离层151(在此包括所述第一位线隔离层151的表面)，所述第三位线隔离层153覆盖所述第二位线隔离层152(在此包括所述第二位线隔离层152的表面)。
在本申请实施例中，可以通过两步刻蚀工艺形成所述第三位线隔离层153和所述第二位线隔离层152。首先，以所述图形化的光阻层155为掩膜，刻蚀所述硬掩膜层154以形成图形化的硬掩膜层154，即将图案转移至所述硬掩膜层154上；接着，再以所述图形化的硬掩膜层154为掩膜，刻蚀所述第三位线隔离材料层153’和所述第二位线隔离材料层152’，直至暴露出所述衬底100，从而形成所述第三位线隔离层153和所述第二位线隔离层152。由此可以保证刻蚀工艺的精度和可靠性。
请继续参考图2g，在本申请实施例中，接着，剥离所述图形化的硬掩膜层154，即剥离残留的硬掩膜层154(和其上的图形化的光阻层155)。其中，可通过等离子工艺去除残留的硬掩膜层154(和其上的图形化的光阻层155)。进一步的，可通过去离子水清洗所形成的半导体结构，以去除残留物和微粒子。
接着，如图2h所示，形成一第四位线隔离层156于所述第三位线隔离层153上，所述第四位线隔离层156覆盖所述第三位线隔离层153(在此包括所述第三位线隔离层153的表面)，从而形成本申请实施例中的位线隔离层150及位线结构160。优选的，所述第四位线隔离层156的材料为氮化硅。其中，所述第四位线隔离层156也可通过先形成第四位线隔离材料层，然后图形化刻蚀所述第四位线隔离材料层而形成。
在此，所述位线结构160包括位线导体140及覆盖所述位线导体140的位线隔离层150；所述位线隔离层150包括第一位线隔离层151、第二位线隔离层152、第三位线隔离层153及第四位线隔离层156。
在本申请实施例中，接着，形成一存储节点接触材料层于所述衬底100上，所述存储节点接触材料层覆盖相邻两条所述位线结构160之间的衬底100。具体的，所述存储节点接触材料层通过如下工艺步骤实现：
如图3a所示，形成一导电层170于所述衬底100上，所述导电层170覆盖所述位线结构160及相邻两条所述位线结构160之间的衬底100。其中，所述导电层170的材料可以是未掺杂的多晶硅、掺杂的多晶硅或者金属等。当所述导电层170为金属钨时，优选的，在形成所述导电层170于所述衬底100上之前，先形成一层氮化钛层于所述衬底100上，接着所述导电层170再形成于所述氮化钛层上，从而避免金属钨材料的导电层170与衬底100反应，提高了所形成的半导体结构的可靠性。
接着，请参考图3b，以选自研磨、回刻蚀和两者组合其中之一的方式消耗所述导电层170的厚度，以形成所述存储节点接触材料层180，所述存储节点接触材料层180覆盖相邻两条所述位线结构160之间的衬底100。在本申请实施例中，所述存储节点接触材料层180的顶面高于所述位线导体140的顶面且低于所述位线结构160的顶面。优选的，所述存储节点接触材料层180的顶面与所述位线结构160的顶面之间的高度差是所述位线导体140的高度的10％～50％，由此可以给后续工艺提供足够的工艺窗口，保证工艺的质量与可靠性。优选的，所述存储节点接触材料层180的高度为大于或等于150nm。
请继续参考图3b，在本申请实施例中，接着形成一遮蔽层190，用以遮蔽/保护后续形成的存储节点接触。所述遮蔽层190覆盖所述存储节点接触材料层180及所述位线结构160(在此包括所述位线结构160的顶面和暴露出的侧面)。优选的，所述遮蔽层190的材料为氮化硅。
在本申请实施例中，接着，刻蚀所述存储节点接触材料层180，以形成多个存储节点接触，每个所述存储节点接触对准一个所述有源区中的一个漏极，并形成多个开口，所述开口位于在所述第二方向上相邻的所述存储节点接触之间并对准所述隔离线。优选的，每个所述开口的深宽比大于或等于5。
具体的，可先在所述遮蔽层190上形成一图形化的光阻层，所述图形化的光阻层覆盖每条所述位线结构160及靠近所述位线结构160的部分所述存储节点接触材料层180。
接着，以所述图形化的光阻层为掩膜，首先刻蚀所述遮蔽层190，以形成图形化的遮蔽层190，具体如图4a所示，所述图形化的遮蔽层190覆盖每条所述位线结构160及靠近所述位线结构160的部分所述存储节点接触材料层180。
接着，以所述图形化的遮蔽层190为掩膜(也即图形化的遮蔽层190作为图形化的掩膜层)，刻蚀所述存储节点接触材料层180，至暴露出所述衬底100。从而形成多个存储节点接触200，每个存储节点接触200对准一个所述有源区110中的一个漏极112，并形成多个开口210，所述开口210位于在所述第二方向T2上相邻的两个所述存储节点接触200之间且隔离相邻的两个所述存储节点接触200并对准所述隔离线120。优选的，每个所述开口的深宽比大于或等于5；更优的，每个所述开口的深宽比大于或等于7。
进一步的，在形成所述存储节点接触200和开口210之后，还可以清洗半导体结构以去除残留的微粒子。
优选的，每个所述开口210在所述第二方向T2上的截面宽度为小于或等于20nm，且每个所述开口210的深度为大于或等于150nm。
在本申请实施例中，接着形成一第一接触间隔材料层于所述衬底100上，所述第一接触间隔材料层覆盖所述开口210、所述存储节点接触200及所述位线结构160，并在所述开口210中形成孔隙，所述孔隙在高出所述存储节点接触200顶面的位置封闭。优选的，所述第一接触间隔材料层为单层结构或者多层层叠结构，所述第一接触间隔材料层的材料的介电常数为1～10。
具体的，先形成一介电覆盖层221于所述衬底100上，所述介电覆盖层221覆盖所述开口210、所述存储节点接触200及所述位线结构160，具体如图5a和图5b所示。在此，所述介电覆盖层221覆盖半导体结构上暴露出的表面。其中，所述介电覆盖层221可以通过ALD(原子层沉积)、LPCVD(低压力化学气相沉积)等工艺形成。其中，所述介电覆盖层221的材质包含氮化硅与氧化硅的其中之一。
接着，形成一介电间隔层222于所述介电覆盖层221上，所述介电间隔层222覆盖所述开口210、所述存储节点接触200及所述位线结构160，并在所述开口210中形成所述孔隙230，每个所述孔隙230在高出所述存储节点接触200顶面的位置封闭，具体如图6a和图6b所示。在此，所述介电间隔层222覆盖半导体结构上暴露出的表面。其中，所述介电间隔层222可以通过ALD(原子层沉积)、LPCVD(低压力化学气相沉积)、PECVD(等离子体增强化学的气相沉积)等工艺形成。所述介电间隔层222的材质包含氧化硅与氮化硅的其中之一，并且所述介电间隔层222的材质与所述介电覆盖层221的材质为不相同。
在此，所述第一接触间隔材料层220包括所述介电覆盖层221和覆盖所述介电覆盖层221的所述介电间隔层222，所述介电间隔层222的材质与所述介电覆盖层221的材质为不相同。
在本申请实施例中，接着，研磨所述第一接触间隔材料层220至暴露出所述存储节点接触200并打开每个所述孔隙230，具体如图7a和图7b所示。在此，所述研磨工艺可以分两个步骤实现：首先，研磨所述介电间隔层222直至所述介电覆盖层221；接着，再研磨所述介电覆盖层221直至所述存储节点接触200。进一步的，在所述研磨工艺之后，还可以清洗半导体结构以去除残留的微粒子。
接着，如图8a和图8b所示，形成一第二接触间隔材料层240于所述衬底100上，所述第二接触间隔材料层240填充所述孔隙230并覆盖所述存储节点接触200及所述位线结构160。即，所述第二接触间隔材料层240覆盖半导体结构暴露出的表面。优选的，所述第二接触间隔材料层240为单层结构或者多层层叠结构，所述第二接触间隔材料层240的材料的介电常数为1～10，所述第二接触间隔材料层240的材质包含氮化硅和氧化硅的其中之一。进一步的，所述第二接触间隔材料层240的底面材料的材质相异于所述第一接触间隔材料层220的表面材料(在此即所述介电间隔层222)的材质。在此，所述第二接触间隔材料层240为单层结构，所述第二接触间隔材料层240的材料为氮化硅。优选的，所述第二接触间隔材料层240通过ALD(原子层沉积)工艺形成。较佳的，在形成所述第二接触间隔材料层240之后，接着执行高温退火工艺，以使得所述第二接触间隔材料层240致密化，从而更好的填充所述孔隙230。
如图9a和图9b所示，接着，研磨所述第二接触间隔材料层240至暴露出所述存储节点接触200，以在所述开口210中形成一接触间隔250。在此，所述接触间隔250包括介电覆盖层221、位于所述介电覆盖层221内(上)的介电间隔层222及位于所述介电间隔层222内(上)的第二接触间隔材料层240，所述介电覆盖层221的材质为氮化硅，所述介电间隔层222的材质为氧化硅，所述第二接触间隔材料层240材质为氮化硅。在此，通过所述氮化硅材料的高致密性、良好的绝缘性以及所述氧化硅材料的低K性能，能够很好的填实所述开口210，即填实孔隙230，从而形成无孔隙缺陷的接触间隔250，提高了接触间隔250的质量与可靠性
在本申请实施例中，所述存储器的制造方法还包括：回刻蚀所述存储节点接触200，以使得所述接触间隔250两侧的所述存储节点接触200的顶面低于所述接触间隔250的顶面，提高所述存储节点接触200的隔离质量，可继续参考图9a和图9b。即在第二方向T2上，相邻的两个位线结构160之间，所述接触间隔250的顶面高于所述存储节点接触200的顶面。由此，也可以提高所述存储节点接触200后续接触电容器的可靠性。如图10所示，即通过回刻蚀所述存储节点接触200，以使得所述接触间隔250两侧的所述存储节点接触200的顶面低于所述接触间隔250的顶面，提高了所述存储节点接触200连接所述漏极112和后续形成的电容器260之间的可靠性。
请继续参考图9a和图9b，本申请实施例还提供一种存储器，所述存储器包括：
一衬底100，所述衬底100中形成有沿第一方向T1和第二方向T2呈阵列排布的多个有源区110，且所述有源区110沿所述第二方向T2延伸，所述衬底100中还形成有至少一条隔离线120，所述隔离线120隔离在所述第二方向T2上相邻的所述有源区110；
多条位线结构160，位于所述衬底100上，所述位线结构160沿第三方向T3延伸且对准连接所述有源区110中的源极111，每条所述位线结构160包括一位线导体140及覆盖所述位线导体140的位线隔离层150；
多个存储节点接触200，位于所述衬底100上，每个存储节点接触200对准所述有源区110中的一个漏极112，在所述第二方向T2上相邻的所述存储节点接触200之间具有一开口210，所述开口210对准所述隔离线120；及，
接触间隔250，填充于所述开口210中，所述接触间隔250包括一第一接触间隔材料层220及一第二接触间隔材料层240，其中所述第一接触间隔材料层220形成有孔隙230，所述第二接触间隔材料层240填充所述孔隙230。
优选的，所述开口210的深宽比大于或等于5，所述开口210在所述第二方向T2上的截面宽度为小于或等于20nm，且所述开口210的深度为大于或等于150nm。所述第一接触间隔材料层220和所述第二接触间隔材料层240的材料的介电常数为1～10且所述第二接触间隔材料层240的底面材料的材质相异于所述第一接触间隔材料层220的表面材料的材质。较佳的，所述第一接触间隔材料层220包括一介电覆盖层221及位于所述介电覆盖层221上的一介电间隔层222；所述第二接触间隔材料层240为单层结构，所述第二接触间隔材料层240的材料为氮化硅。所述接触间隔250两侧的所述存储节点接触200的顶面低于所述接触间隔250的顶面。
进一步的，本发明实施例还提供一种存储器，具体可参考图11a和图11b(同时可相应参考图1a)，所述存储器包括：
一衬底100，所述衬底100中形成有呈阵列排布的多个有源区110，所述衬底100中还形成有沿第一方向T1延伸的至少一条隔离线120，且所述有源区沿第二方向T2延伸，所述隔离线隔离120在所述第二方向T2上相邻的所述有源区110；
多条位线结构160，位于所述衬底100上，所述位线结构160沿第三方向T3延伸且对准连接所述有源区110中的源极111；
多个存储节点接触200，位于所述衬底100上，每个存储节点接触200对准所述有源区110中的一个漏极112，在所述第二方向T2上相邻的所述存储节点接触200之间具有多个开口210，所述开口210对准所述隔离线120；及
多个接触间隔350，填充于所述开口210中，所述接触间隔350包括一第一接触间隔材料层320及一第二接触间隔材料层340，其中所述第一接触间隔材料层320的表面包含介电间隔层322，所述介电间隔层322沿着所述第二方向T2的截面具有V形且往所述衬底100延伸的裂痕330，所述第二接触间隔材料层340填充由所述介电间隔层322所构成的裂痕330。
具体的，所述介电间隔层322的裂痕330深度大于或等于所述开口310的深度30％。进一步的，所述介电间隔层322的裂痕330宽度小于或等于所述开口310宽度40％。
在本申请实施例中，所述介电间隔层322沿着所述第二方向T2的截面也呈V形。较佳的，所述裂痕330的底端对准或者基本对准所述介电间隔层322的底端，即两个V形结构的尖端基本对准。
进一步的，所述介电间隔层322的材质包含氧化硅与氮化硅的其中之一。所述第二接触间隔材料层340的材质包含氮化硅和氧化硅的其中之一，且所述第二接触间隔材料层340的底面材料的材质相异于所述介电间隔层322的材质。所述第一接触间隔材料层320还包括介电覆盖层321，所述介电覆盖层321形成于所述衬底100上，所述介电覆盖层321覆盖所述开口210，所述介电覆盖层321的材质包含氮化硅与氧化硅的其中之一，所述介电间隔层322形成于所述介电覆盖层321上，并且所述介电间隔层322的材质与所述介电覆盖层321的材质为不相同。
综上可见，在本发明提供的存储器及其制造方法中，在形成第一接触间隔材料层于衬底上，第一接触间隔材料层覆盖开口、存储节点接触及位线结构之后，研磨第一接触间隔材料层以暴露出第一接触间隔材料层在开口中的孔隙，并通过第二接触间隔材料层填充孔隙，从而形成无孔隙缺陷的接触间隔，提高了接触间隔的质量与可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (22)
1.一种存储器的制造方法，其特征在于，所述存储器的制造方法包括：
提供一衬底，所述衬底中形成有沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第二方向延伸，所述衬底中还形成有至少一条隔离线，所述隔离线隔离在所述第二方向上相邻的所述有源区；
形成多条位线结构于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极，每条所述位线结构包括一位线导体及覆盖所述位线导体的位线隔离层；
形成一存储节点接触材料层于所述衬底上，所述存储节点接触材料层覆盖所述衬底在相邻所述位线结构之间的区域；
图案化刻蚀所述存储节点接触材料层，以形成多个存储节点接触，每个存储节点接触对准所述有源区中的一个漏极，并形成多个开口，位于在所述第二方向上相邻的所述存储节点接触之间并对准所述隔离线；
形成一第一接触间隔材料层于所述衬底上，所述第一接触间隔材料层覆盖所述开口、所述存储节点接触及所述位线结构，并在所述开口中形成孔隙，所述孔隙在高出所述存储节点接触顶面的位置封闭；
研磨所述第一接触间隔材料层至暴露出所述存储节点接触，并打开所述孔隙；
形成一第二接触间隔材料层于所述衬底上，所述第二接触间隔材料层填充所述孔隙并覆盖所述存储节点接触及所述位线结构；及，
研磨所述第二接触间隔材料层至暴露出所述存储节点接触，以在所述开口中形成一接触间隔。
2.如权利要求1所述的存储器的制造方法，其特征在于，所述开口的深宽比大于或等于5，所述开口在所述第二方向上的截面宽度为小于或等于20nm，且所述开口的深度为大于或等于150nm。
3.如权利要求1所述的存储器的制造方法，其特征在于，所述第一接触间隔材料层和所述第二接触间隔材料层的材质的介电常数为1～10且所述第二接触间隔材料层的底面材料的材质相异于所述第一接触间隔材料层的表面材料的材质。
4.如权利要求1所述的存储器的制造方法，其特征在于，形成所述第一接触间隔材料层的步骤包括：
形成一介电覆盖层于所述衬底上，所述介电覆盖层覆盖所述开口、所述存储节点接触及所述位线结构，所述介电覆盖层的材质包含氮化硅与氧化硅的其中之一；及，
形成一介电间隔层于所述介电覆盖层上，并在所述开口中形成所述孔隙，所述孔隙在高出所述存储节点接触顶面的位置封闭，所述介电间隔层的材质包含氧化硅与氮化硅的其中之一，并且所述介电间隔层的材质与所述介电覆盖层的材质为不相同。
5.如权利要求4所述的存储器的制造方法，其特征在于，所述第二接触间隔材料层的材质包含氮化硅和氧化硅的其中之一，且所述第二接触间隔材料层的底面材料的材质相异于所述第一接触间隔材料层的表面材料的材质。
6.如权利要求1～5中任一项所述的存储器的制造方法，其特征在于，在研磨所述第二接触间隔材料层至暴露出所述存储节点接触的步骤之后，所述存储器的制造方法还包括：
回刻蚀所述存储节点接触，以使得所述存储节点接触的顶面低于所述接触间隔的顶面。
7.如权利要求1～5中任一项所述的存储器的制造方法，其特征在于，在形成所述位线结构的步骤之前，所述存储器的制造方法还包括：
形成多个位线接触于所述衬底上，所述位线接触对准一个所述有源区中的源极。
8.如权利要求7所述的存储器的制造方法，其特征在于，形成多条所述位线结构的步骤包括：
形成多条位线导体于所述衬底上，所述位线导体沿第三方向延伸并连接所述位线接触；
形成一第一位线隔离层于所述位线导体上，所述第一位线隔离层更覆盖所述位线导体的顶面和侧面及位于所述位线导体底部的所述位线接触的侧面，所述第一位线隔离层的材质包含氮化硅；
形成一第二位线隔离层于所述第一位线隔离层上，所述第二位线隔离层更覆盖所述第一位线隔离层的侧面，所述第二位线隔离层的材料包含氧化硅和氮氧化硅的其中之一；
形成一第三位线隔离层于所述第二位线隔离层上，所述第三位线隔离层更覆盖所述第二位线隔离层的侧面，所述第三位线隔离层的材质包含旋涂电介质；及，
形成一第四位线隔离层于所述第三位线隔离层上，所述第四位线隔离层更覆盖所述第三位线隔离层的侧面，所述第四位线隔离层的材质包含氮化硅。
9.如权利要求1～5中任一项所述的存储器的制造方法，其特征在于，形成所述存储节点接触材料层的步骤包括：
形成一导电层于所述衬底上，所述导电层覆盖所述位线结构及所述衬底在相邻所述位线结构之间的区域；及，
以选自研磨、回刻蚀和两者组合其中之一的方式消耗所述导电层的厚度，以形成所述存储节点接触材料层，所述存储节点接触材料层的顶面高于所述位线导体的顶面且低于所述位线结构的顶面。
10.如权利要求1～5中任一项所述的存储器的制造方法，其特征在于，形成所述存储节点接触并所述开口的步骤包括：
形成一图形化的掩膜层于所述位线结构上，所述图形化的掩膜层更覆盖所述位线结构及所述存储节点接触材料层靠近所述位线结构的部分；及，
以所述图形化的掩膜层为掩膜，刻蚀所述存储节点接触材料层，以形成所述开口并所述存储节点接触，所述开口隔离所述存储节点接触。
11.一种存储器，其特征在于，所述存储器包括：
一衬底，所述衬底中形成有沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第二方向延伸，所述衬底中还形成有至少一条隔离线，所述隔离线隔离在所述第二方向上相邻的所述有源区；
多条位线结构，位于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极，每条所述位线结构包括一位线导体及覆盖所述位线导体的位线隔离层；
多个存储节点接触，位于所述衬底上，每个存储节点接触对准所述有源区中的一个漏极，在所述第二方向上相邻的所述存储节点接触之间具有一开口，所述开口对准所述隔离线；及，
接触间隔，填充于所述开口中，所述接触间隔包括一第一接触间隔材料层及一第二接触间隔材料层，其中所述第一接触间隔材料层形成有孔隙，所述第二接触间隔材料层填充所述孔隙。
12.如权利要求11所述的存储器，其特征在于，所述开口的深宽比大于或等于5，所述开口在所述第二方向上的截面宽度为小于或等于20nm，且所述开口的深度为大于或等于150nm。
13.如权利要求11所述的存储器，其特征在于，所述第一接触间隔材料层和所述第二接触间隔材料层的材质的介电常数为1～10且所述第二接触间隔材料层的底面材料的材质相异于所述第一接触间隔材料层的表面材料的材质。
14.如权利要求11所述的存储器，其特征在于，所述第一接触间隔材料层包括介电覆盖层及介电间隔层，所述介电覆盖层形成于所述衬底上，所述介电覆盖层覆盖所述开口，所述介电覆盖层的材质包含氮化硅与氧化硅的其中之一，所述介电间隔层形成于所述介电覆盖层上，并在所述开口中提供所述孔隙，所述介电间隔层的材质包含氧化硅与氮化硅的其中之一，并且所述介电间隔层的材质与所述介电覆盖层的材质为不相同。
15.如权利要求11～14中任一项所述的存储器，其特征在于，位于所述接触间隔两侧的所述存储节点接触的顶面低于所述接触间隔的顶面。
16.一种存储器，其特征在于，所述存储器包括：
一衬底，所述衬底中形成有呈阵列排布的多个有源区，所述衬底中还形成有沿第一方向延伸的至少一条隔离线，且所述有源区沿第二方向延伸，所述隔离线隔离在所述第二方向上相邻的所述有源区；
多条位线结构，位于所述衬底上，所述位线结构沿第三方向延伸且对准连接所述有源区中的源极；
多个存储节点接触，位于所述衬底上，每个存储节点接触对准所述有源区中的一个漏极，在所述第二方向上相邻的所述存储节点接触之间具有多个开口，所述开口对准所述隔离线；及
多个接触间隔，填充于所述开口中，所述接触间隔包括一第一接触间隔材料层及一第二接触间隔材料层，其中所述第一接触间隔材料层的表面包含介电间隔层，所述介电间隔层沿着所述第二方向的截面具有V形且往所述衬底延伸的裂痕，所述第二接触间隔材料层填充由所述介电间隔层所构成的裂痕。
17.如权利要求16所述的存储器，其特征在于，所述介电间隔层的裂痕深度大于或等于所述开口的深度30％。
18.如权利要求16所述的存储器，其特征在于，所述介电间隔层的裂痕宽度小于或等于所述开口宽度40％。
19.如权利要求16所述的存储器，其特征在于，所述介电间隔层沿着所述第二方向的截面呈V形。
20.如权利要求16所述的存储器，其特征在于，所述介电间隔层的材质包含氧化硅与氮化硅的其中之一。
21.如权利要求20所述的存储器，其特征在于，所述第二接触间隔材料层的材质包含氮化硅和氧化硅的其中之一，且所述第二接触间隔材料层的底面材料的材质相异于所述介电间隔层的材质。
22.如权利要求20所述的存储器，其特征在于，所述第一接触间隔材料层还包括介电覆盖层，所述介电覆盖层形成于所述衬底上，所述介电覆盖层覆盖所述开口，所述介电覆盖层的材质包含氮化硅与氧化硅的其中之一，所述介电间隔层形成于所述介电覆盖层上，并且所述介电间隔层的材质与所述介电覆盖层的材质为不相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710911972.XA CN107546226A (zh) | 2017-09-29 | 2017-09-29 | 存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710911972.XA CN107546226A (zh) | 2017-09-29 | 2017-09-29 | 存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107546226A true CN107546226A (zh) | 2018-01-05 |
Family
ID=60964735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710911972.XA Pending CN107546226A (zh) | 2017-09-29 | 2017-09-29 | 存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107546226A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534515A (zh) * | 2018-05-24 | 2019-12-03 | 长鑫存储技术有限公司 | 降低单元接触缺陷的制造方法及半导体存储器 |
| CN110970351A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 半导体存储器电容接点结构及制备方法 |
| CN112750783A (zh) * | 2019-10-31 | 2021-05-04 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN112992905A (zh) * | 2021-03-24 | 2021-06-18 | 长鑫存储技术有限公司 | 存储器件电容接点结构及其制备方法 |
| CN113594098A (zh) * | 2021-07-30 | 2021-11-02 | 福建省晋华集成电路有限公司 | 半导体器件及其制备方法 |
| WO2022183718A1 (zh) * | 2021-03-01 | 2022-09-09 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
| US20220310623A1 (en) * | 2021-03-24 | 2022-09-29 | Changxin Memory Technologies, Inc. | Memory device capacitor contact structure and method for preparing same |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066346A (ko) * | 1999-04-15 | 2000-11-15 | 김영환 | 디램 메모리 셀의 제조 방법 |
| US20020179948A1 (en) * | 2001-06-01 | 2002-12-05 | Jae-Goo Lee | Integrated circuit memory device and method of fabricating the same |
| CN1525570A (zh) * | 2003-02-24 | 2004-09-01 | ���ǵ�����ʽ���� | 半导体器件及其制造方法 |
| US20040178433A1 (en) * | 2003-03-15 | 2004-09-16 | Yun Cheol-Ju | DRAM memory cell and method of manufacturing the same |
| US20060148168A1 (en) * | 2005-01-06 | 2006-07-06 | Sheng-Chin Li | Process for fabricating dynamic random access memory |
| US20070218684A1 (en) * | 2006-03-14 | 2007-09-20 | Hynix Semiconductor Inc. | Method for fabricating storage node contact plug of semiconductor device |
| US20110037111A1 (en) * | 2009-08-11 | 2011-02-17 | Hynix Semiconductor Inc. | Semiconductor device and method of fabricating the same |
| CN102148197A (zh) * | 2010-02-09 | 2011-08-10 | 三星电子株式会社 | 半导体器件的制造方法 |
| US20120112269A1 (en) * | 2010-11-10 | 2012-05-10 | Hynix Semiconductor Inc. | Semiconductor device and method of manufacturing the same |
| CN106549018A (zh) * | 2015-09-15 | 2017-03-29 | 美光科技公司 | 单元接触结构 |
| CN106847754A (zh) * | 2017-03-08 | 2017-06-13 | 合肥智聚集成电路有限公司 | 半导体存储器件及其制作方法 |
| CN106960847A (zh) * | 2016-01-12 | 2017-07-18 | 美光科技公司 | 存储器装置及其制造方法 |
| CN106981490A (zh) * | 2016-01-15 | 2017-07-25 | 美光科技公司 | 形成存储胞接触结构的方法 |
| CN207320113U (zh) * | 2017-09-29 | 2018-05-04 | 睿力集成电路有限公司 | 存储器 |
-
2017
- 2017-09-29 CN CN201710911972.XA patent/CN107546226A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066346A (ko) * | 1999-04-15 | 2000-11-15 | 김영환 | 디램 메모리 셀의 제조 방법 |
| US6268243B1 (en) * | 1999-04-15 | 2001-07-31 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating dynamic random access memory cells |
| US20020179948A1 (en) * | 2001-06-01 | 2002-12-05 | Jae-Goo Lee | Integrated circuit memory device and method of fabricating the same |
| CN1525570A (zh) * | 2003-02-24 | 2004-09-01 | ���ǵ�����ʽ���� | 半导体器件及其制造方法 |
| US20040178433A1 (en) * | 2003-03-15 | 2004-09-16 | Yun Cheol-Ju | DRAM memory cell and method of manufacturing the same |
| US20060148168A1 (en) * | 2005-01-06 | 2006-07-06 | Sheng-Chin Li | Process for fabricating dynamic random access memory |
| US20070218684A1 (en) * | 2006-03-14 | 2007-09-20 | Hynix Semiconductor Inc. | Method for fabricating storage node contact plug of semiconductor device |
| US20110037111A1 (en) * | 2009-08-11 | 2011-02-17 | Hynix Semiconductor Inc. | Semiconductor device and method of fabricating the same |
| CN102148197A (zh) * | 2010-02-09 | 2011-08-10 | 三星电子株式会社 | 半导体器件的制造方法 |
| US20120112269A1 (en) * | 2010-11-10 | 2012-05-10 | Hynix Semiconductor Inc. | Semiconductor device and method of manufacturing the same |
| CN106549018A (zh) * | 2015-09-15 | 2017-03-29 | 美光科技公司 | 单元接触结构 |
| CN106960847A (zh) * | 2016-01-12 | 2017-07-18 | 美光科技公司 | 存储器装置及其制造方法 |
| CN106981490A (zh) * | 2016-01-15 | 2017-07-25 | 美光科技公司 | 形成存储胞接触结构的方法 |
| CN106847754A (zh) * | 2017-03-08 | 2017-06-13 | 合肥智聚集成电路有限公司 | 半导体存储器件及其制作方法 |
| CN207320113U (zh) * | 2017-09-29 | 2018-05-04 | 睿力集成电路有限公司 | 存储器 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534515A (zh) * | 2018-05-24 | 2019-12-03 | 长鑫存储技术有限公司 | 降低单元接触缺陷的制造方法及半导体存储器 |
| CN110534515B (zh) * | 2018-05-24 | 2024-07-09 | 长鑫存储技术有限公司 | 降低单元接触缺陷的制造方法及半导体存储器 |
| CN110970351A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 半导体存储器电容接点结构及制备方法 |
| CN112750783A (zh) * | 2019-10-31 | 2021-05-04 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| WO2022183718A1 (zh) * | 2021-03-01 | 2022-09-09 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
| CN112992905A (zh) * | 2021-03-24 | 2021-06-18 | 长鑫存储技术有限公司 | 存储器件电容接点结构及其制备方法 |
| US20220310623A1 (en) * | 2021-03-24 | 2022-09-29 | Changxin Memory Technologies, Inc. | Memory device capacitor contact structure and method for preparing same |
| CN113594098A (zh) * | 2021-07-30 | 2021-11-02 | 福建省晋华集成电路有限公司 | 半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107546226A (zh) | 存储器及其制造方法 | |
| EP3631847B1 (en) | Interconnect structure containing a metal silicide hydrogen diffusion barrier and method of making thereof | |
| KR102273416B1 (ko) | 3 차원 메모리 디바이스의 조인트 개구부 구조 및 그 제조 방법 | |
| WO2019232784A1 (en) | Method for forming dual-deck channel hole structure of three-dimensional memory device | |
| TWI322458B (en) | Semiconductor device and method of manufacturing the same | |
| US11469248B2 (en) | Three-dimensional memory devices and fabricating methods thereof | |
| CN107492550B (zh) | 存储器、其制造方法及半导体器件 | |
| CN108389861B (zh) | 半导体元件及其形成方法 | |
| TW201731089A (zh) | 電阻式隨機存取記憶體單元 | |
| CN110062958A (zh) | 用于形成三维存储器件的方法 | |
| CN109560194B (zh) | 半导体装置及其制造方法 | |
| TWI529861B (zh) | 具有金屬－絕緣體－金屬（ｍｉｍ）電容器之半導體裝置及其製造方法 | |
| TWI488263B (zh) | 包括接觸插塞之半導體裝置及相關方法 | |
| CN110121778A (zh) | 三维存储器件 | |
| US20210296345A1 (en) | Three-dimensional memory devices and fabricating methods thereof | |
| CN110061001B (zh) | 半导体元件及其制作方法 | |
| US9859335B1 (en) | Semiconductor device having memory cell structure | |
| CN107845633A (zh) | 存储器及其制造方法 | |
| CN110364485A (zh) | 存储器及其制备方法、半导体器件 | |
| CN107039450A (zh) | 半导体装置及其制造方法 | |
| KR20210009493A (ko) | 반도체 장치 및 이의 제조 방법 | |
| JP4559757B2 (ja) | 半導体装置およびその製造方法 | |
| CN207320113U (zh) | 存储器 | |
| KR20140019705A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20040023227A (ko) | 강유전체 커패시터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180930 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180105 |