CN112992905A - 存储器件电容接点结构及其制备方法 - Google Patents

Abstract

本发明涉及一种存储器件电容接点结构及其制备方法，包括：提供衬底，在衬底上形成若干条平行间隔排布的位线结构，位线结构沿第一方向延伸；在相邻位线结构之间形成导电层结构，导电层结构的上表面低于位线结构的上表面；在导电层结构上形成牺牲层；在牺牲层内形成若干条平行间隔排布的隔离沟槽，隔离沟槽沿第二方向延伸，第二方向与第一方向相交；在隔离沟槽内形成隔离介质层；基于位线结构及隔离介质层去除牺牲层，以于相邻位线结构之间及相邻隔离介质层之间形成凹槽，凹槽暴露出导电层结构。电容接点结构是形成于相邻位线结构之间的导电层结构的一部分，避免了电容接点结构中形成缝隙，进而影响电容接点结构上方形成的电容结构与有源区的接触。

Description

存储器件电容接点结构及其制备方法

技术领域

本申请涉及半导体技术领域，特别是涉及一种存储器件电容接点结构及其制备方法。

背景技术

典型的半导体存储器件的制备过程中，形成电容接点结构的步骤包括：第一步，在位线结构之间填充作为牺牲层结构的SOD。第二步，在垂直位线结构的方向刻蚀去除部分SOD之后形成若干个隔离沟槽。第三步，在所述隔离沟槽中回填形成倒梯形的SIN隔离结构。第四步，进行刻蚀工艺，去除剩余的SOD牺牲层结构之后，得到被SIN隔离结构和位线结构包围的接触孔，然后刻蚀去除接触孔底部的结构，露出接触孔底部的有源区。第五步，在接触孔中填充与接触孔底部的有源区接触的多晶硅结构作为电容接点结构。但是，隔离沟槽方向的SIN隔离结构为倒梯形、位线结构为正梯形，因此，作为电容接点结构的多晶硅结构沿位线结构方向是正梯形、沿SIN隔离结构的方向是倒梯形，多晶硅结构中容易形成缝隙，进而影响多晶硅结构上方形成的电容结构与有源区的接触。

发明内容

基于此，有必要针对现有技术中多晶硅结构中容易形成缝隙，进而影响多晶硅结构上方形成的电容结构与有源区的接触的问题，提供一种存储器件电容接点结构及其制备方法。

为了实现上述目的，一方面，本发明提供了一种存储器件电容接点结构的制备方法，包括：

提供衬底，在衬底上形成若干条平行间隔排布的位线结构，位线结构沿第一方向延伸；

在相邻位线结构之间形成导电层结构，导电层结构的上表面低于位线结构的上表面；

在导电层结构上形成牺牲层；

在牺牲层内形成若干条平行间隔排布的隔离沟槽，隔离沟槽沿第二方向延伸，第二方向与第一方向相交；

在隔离沟槽内形成隔离介质层；

基于位线结构及隔离介质层去除牺牲层，以于相邻位线结构之间及相邻隔离介质层之间形成凹槽，凹槽暴露出导电层结构。

在其中一个实施例中，位线结构包括叠层结构及侧墙结构，叠层结构包括叠置的主导电层及顶层介质层，侧墙结构位于叠层结构的侧壁；隔离沟槽位于位线结构正上方部分的深度小于顶层介质层的高度，隔离沟槽位于相邻位线结构之间部分的深度等于牺牲层的厚度和所述导电层结构的厚度之和。

在其中一个实施例中，侧墙结构为包括由内至外依次叠置的内层氮化硅层-中间氧化硅层-外层氮化硅层的叠层侧墙结构；去除牺牲层后还包括：去除侧墙结构位于导电层结构上方的外层氮化硅层及中间氧化硅层的步骤。

在其中一个实施例中，导电层结构包括多晶硅结构，牺牲层包括SOD层(旋涂绝缘介质层)。

在其中一个实施例中，通过湿法刻蚀工艺去除牺牲层。

在其中一个实施例中，湿法刻蚀工艺的腐蚀液包括氢氟酸及去离子水，腐蚀液中氢氟酸和去离子水的摩尔比为10:1～300：1。

在其中一个实施例中，在所述隔离沟槽内形成隔离介质层的步骤包括：

在隔离沟槽的侧壁和底部形成第一氮化硅层；

在第一氮化硅层的表面形成第一氧化硅层；

在第一氧化硅层的表面形成第二氮化硅层。

在其中一个实施例中，第二氮化硅层填满隔离沟槽，并覆盖牺牲层及位线结构的上表面，去除牺牲层之前还包括：

采用干法刻蚀工艺或湿法刻蚀工艺去除牺牲层上表面的第二氮化硅层。

在其中一个实施例中，在隔离沟槽内形成隔离介质层的步骤包括：

在隔离沟槽的侧壁和底部形成第二氧化硅层；

在第二氧化硅层的表面形成第三氮化硅层。

在其中一个实施例中，所述第一方向与所述第二方向正交。

在其中一个实施例中，衬底内形成有浅沟槽隔离结构，浅沟槽隔离结构于衬底内隔离出若干个间隔排布的有源区。

在其中一个实施例中，有源区的上表面形成有绝缘层；在相邻位线结构之间形成导电层结构之前还包括去除位于相邻位线结构之间的有源区上表面的绝缘层，以暴露出有源区的步骤；导电层结构与有源区相接触。

在其中一个实施例中，衬底内形成有若干条平行间隔排布的埋入式栅极字线，埋入式栅极字线沿第二方向延伸。

在其中一个实施例中，隔离沟槽贯穿所有位线结构。

本发明还提供了一种存储器件电容接点结构，所述存储器件电容接点结构是通过上述的制备方法制成的。

上述存储器件电容接点结构及其制备方法，在相邻位线结构之间形成导电层结构，并在导电层结构上形成牺牲层，在牺牲层内形成若干条平行间隔排布的隔离沟槽，隔离沟槽沿第二方向延伸，第二方向与第一方向相交；在隔离沟槽内形成隔离介质层；基于位线结构及隔离介质层去除牺牲层，以于相邻位线结构之间及相邻隔离介质层之间形成凹槽，凹槽暴露出导电层结构。其中，凹槽暴露出的与有源区接触的导电层结构作为电容接点结构。本申请中的电容接点结构是形成于相邻位线结构之间的导电层结构的一部分，与直接填充接触孔形成电容接点结构相比，填充难度小，避免了电容接点结构中形成缝隙，进而影响电容接点结构上方形成的电容结构与有源区的接触的问题。并且导电层结构上形成有牺牲层，刻蚀形成电容接点结构时依次刻蚀牺牲层及导电层结构，减少全部刻蚀导电层结构带来的轮廓弯曲(profile bowing)，硅副产物沉积(Si By-product)，解决了导电层结构对位线结构刻蚀选择比不易提升的问题。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中存储器件电容接点结构的制备方法的流程示意图；

图2为一实施例中形成位线结构后存储器件的俯视示意图；

图3为一实施例中图2对应的存储器件沿位线结构垂直方向的剖面示意图；

图4为图3对应的存储器件沿位线结构平行方向的侧视图；

图5一实施例中步骤S104的流程示意图；

图6为一实施例中形成导电材料层后存储器件沿位线结构垂直方向的剖面示意图；

图7为图6对应的存储器件沿位线结构平行方向的侧视图；

图8为一实施例中形成导电层结构之后存储器件沿位线结构垂直方向的剖面示意图；

图9为图8对应的存储器件沿位线结构平行方向的侧视图；

图10为一实施例中形成牺牲层之后存储器件沿位线结构垂直方向的剖面示意图；

图11为图10对应的存储器件沿位线结构平行方向的侧视图；

图12为一实施例中形成隔离沟槽后存储器件沿位线结构平行方向的剖面示意图；

图13为一实施例中在隔离沟槽内形成隔离介质层的流程示意图；

图14为一实施例中形成隔离介质层后存储器件沿位线结构平行方向的剖面示意图；

图15为另一实施例中在隔离沟槽内形成隔离介质层的流程示意图；

图16为一实施例中去除牺牲层之后存储器件沿位线结构垂直方向的剖面示意图；

图17为图16对应的存储器件沿位线结构平行方向的侧视图。

附图标记说明：

100、衬底；102、浅沟槽隔离结构；104、有源区；106、埋入式栅极字线；108、绝缘层；200、位线结构；202、叠层结构；204、侧墙结构；204a、内层氮化硅层；204b、中间氧化硅层；204c、外层氮化硅层；206、主导电层；206a、206b、208、顶层介质层；300、导线层结构；302、导电材料层；400、牺牲层；500、隔离沟槽；600、隔离介质层；602、第一氮化硅层；604、第一氧化硅层；606、第二氮化硅层。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。

典型的半导体存储器件的制备方法是通过先形成由氮化硅包围的暴露出有源区的电容接触孔，然后通过在电容接触控制填充导电介质后形成电容接点结构，电容接点结构在沿位线结构的方向是正梯形、沿SIN隔离结构的方向是倒梯形，电容接点结构中容易形成缝隙，影响电容接点结构上方形成的电容结构与有源区的接触。

参见图1，为一实施例中存储器件电容接点结构的制备方法的流程示意图。

针对上述问题，本发明提供了一种存储器件电容接点结构的制备方法，如图1所示，该制备方法包括：

S102，提供衬底，在衬底上形成若干条平行间隔排布的位线结构，位线结构沿第一方向延伸。

该衬底可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，衬底的构成材料选用单晶硅。

S104，在相邻位线结构之间形成导电层结构，导电层结构的上表面低于位线结构的上表面。

在相邻的位线结构之间的沟槽中填充形成导电层结构，导电层结构的填充深度小于所述沟槽的深度，即导电层结构的上表面低于位线结构的上表面。

S106，在导电层结构上形成牺牲层。

在导电层结构的上方填充形成牺牲层，该牺牲层填满相邻位线结构之间的沟槽。

S108，在牺牲层内形成若干条平行间隔排布的隔离沟槽，隔离沟槽沿第二方向延伸，第二方向与第一方向相交。

S110，在隔离沟槽内形成隔离介质层。

S112，去除牺牲层，在相邻位线结构之间及相邻隔离介质层之间形成暴露出导电层结构的凹槽。

基于位线结构及隔离介质层去除牺牲层，以于相邻位线结构之间及相邻隔离介质层之间形成凹槽，该凹槽暴露出在相邻位线结构之间形成的导电层结构。

上述存储器件电容接点结构的制备方法，在相邻位线结构之间形成导电层结构，并在导电层结构上形成牺牲层，在牺牲层内形成若干条平行间隔排布的隔离沟槽，隔离沟槽沿第二方向延伸，第二方向与第一方向相交；在隔离沟槽内形成隔离介质层；基于位线结构及隔离介质层去除牺牲层，以于相邻位线结构之间及相邻隔离介质层之间形成凹槽，凹槽暴露出导电层结构。其中，凹槽暴露出的与有源区接触的导电层结构作为电容接点结构。本申请中的电容接点结构是形成于相邻位线结构之间的导电层结构的一部分，与直接填充接触孔形成电容接点结构相比，填充难度小，避免了电容接点结构中形成缝隙，进而影响电容接点结构上方形成的电容结构与有源区的接触的问题。并且导电层结构上形成有牺牲层，刻蚀形成电容接点结构时依次刻蚀牺牲层及导电层结构，减少全部刻蚀导电层结构带来的轮廓弯曲(profile bowing)，硅副产物沉积(Si By-product)，解决了导电层结构对位线结构刻蚀选择比不易提升的问题。

参见图2，为一实施例中形成位线结构后存储器件的俯视示意图；参见图3，为一实施例中图2对应的存储器件沿位线结构垂直方向的剖面示意图。参见图4，为图3对应的存储器件沿位线结构平行方向的侧视图。

如图3、图4所示，提供衬底100，在衬底100上形成有若干条平行间隔排布的位线结构200，位线结构200沿第一方向延伸。

如图3、图4所示，在其中一个实施例中，衬底100内形成有浅沟槽隔离结构102，浅沟槽隔离结构102于衬底100内隔离出若干个间隔排布的有源区104。

在其中一个实施例中，衬底100内形成有若干条平行间隔排布的埋入式栅极字线106，埋入式栅极字线106沿与第一方向相交的第二方向延伸。

在其中一个实施例中，所述第一方向与所述第二方向正交。

参见图5，为一实施例中步骤S104的流程示意图。参见图6，为一实施例中形成导电材料层后存储器件沿位线结构垂直方向的剖面示意图。参见图7，为图6对应的存储器件沿位线结构平行方向的侧视图。参见图8，为一实施例中形成导电层结构之后存储器件沿位线结构垂直方向的剖面示意图。参见图9，为图8对应的存储器件沿位线结构平行方向的侧视图。

如图5所示，在其中一个实施例中，步骤S104包括：

S202，在衬底上形成上表面与位线结构上表面相齐平的导电材料层。

具体地，如图6、图7所示，首先，在衬底100上形成上表面高于位线结构200上表面的导电材料，该导电材料填满相邻位线结构200之间的沟槽。其次，对所述导电材料层进行平坦化处理(CMP)即减薄处理，得到导电材料层302，其中，导电材料层302的上表面高于与位线结构200的上表面或与位线结构200的上表面相齐平。

S204，对导电材料层进行回刻处理，得到导电层结构。

如图8、图9所示，对导电材料层302进行回刻处理，得到厚度等于预设值的导线层结构300，其中，预设值指的是电容接点结构的预设厚度值，导线层结构300的上表面低于位线结构200的上表面。

如图2、图6-图9所示，在其中一个实施例中，有源区104的上表面形成有绝缘层108；在相邻位线结构200之间形成导电层结构300(即在相邻位线结构200之间形成导线材料层302)之前还包括去除位于相邻位线结构200之间的有源区104上表面的绝缘层108，以暴露出有源区104的步骤；导电层结构300与有源区104相接触。在相邻位线结构200之间形成的导线层结构300包括与有源区104相接触后续用于形成电容接点结构的部分。与刻蚀电容接点接触孔露出底部的有源区后，在电容接点接触孔中填充导电材料作为电容接点结构相比，首先，本申请是通过刻蚀相邻位线结构200之间沟槽中的有源区104上表面的绝缘层108使得电容接点结构预设区域的有源区104暴露出来。本申请中导电层结构填充的是沟槽，不存在填充形成倒梯形的隔离结构时带来的电容接点接触孔上窄下宽的问题，有效避免了电容接点结构中出现缝隙的问题，以及垂直位线结构的电容接点结构预设方向和有源区套刻误差(OVL，overlay)引起的对准问题。刻蚀露出有源区104的刻蚀工艺刻蚀的是沟槽，沟槽的宽度大于孔的宽度，深宽比较小，刻蚀的负载(loading)降低，并且填充接触孔变为填充沟槽，填充难度大大降低。

在其中一个实施例中，步骤S104之后还包括：在衬底100上形成绝缘保护层(图中未示出)，例如SIN绝缘层，该绝缘保护层覆盖在位线结构200的顶表面、侧壁以及相邻位线结构200之间的衬底上，相邻位线结构200之间有源区104上表面的绝缘层108包括绝缘保护层。

参见图10，为一实施例中形成牺牲层之后存储器件沿位线结构垂直方向的剖面示意图。参见图11，为图9对应的存储器件沿位线结构平行方向的侧视图。

在其中一个实施例中，导电层结构包括多晶硅结构，牺牲层包括SOD层(旋涂绝缘介质层)。

如图10、图11所示，在导电层结构300上形成牺牲层400，具体地，在多晶硅结构上旋涂形成上表面高于位线结构200的SOD材料层(牺牲材料层)后，对SOD材料层进行平坦化处理(CMP)，得到表面平整的SOD层(牺牲层400)。

在其中一个实施例中，牺牲层400的上表面与位线结构200的上表面相平齐。

参见图12，为一实施例中形成隔离沟槽后存储器件沿位线结构平行方向的剖面示意图。对应的沿位线结构垂直方向的剖面示意图与图10相似。

如图12所示，首先，在牺牲层400上形成掩膜图案，所述掩膜图案暴露出相邻位线结构200之间相邻两个电容接点结构预设区域之间的牺牲层400，对掩膜图案暴露出的牺牲层400进行刻蚀工艺，在牺牲层400内形成若干条平行间隔排布的隔离沟槽500，隔离沟槽500穿过位线结构200，沿与第一方向相交的第二方向延伸。对导电材料层进行回刻处理后，得到导电层结构300，然后在导电层结构300上形成牺牲层400，最后在牺牲层内形成用于填充形成隔离介质层的隔离沟槽500，本申请是通过刻蚀牺牲层400以及位于牺牲层下方的导电层结构300形成隔离沟槽500，可以有效兼容传统的刻蚀牺牲层400(SOD)的工艺，避免了全部刻蚀导电层结构300带来的轮廓弯曲(profile bowing)，以及导电层结构300为多晶硅结构时出现的硅副产物沉积(Si By-product)、多晶硅对位线结构(顶层介质层氮化硅)刻蚀选择比不易提升，过多刻蚀位线结构的问题。

在其中一个实施例中，隔离沟槽500贯穿所有位线结构200。

如图2、图10、图12所示，在其中一个实施例中，位线结构200包括叠层结构202及侧墙结构204，叠层结构202包括叠置的主导电层206及顶层介质层208，侧墙结构204位于叠层结构202的侧壁；隔离沟槽500位于位线结构200正上方部分的深度小于顶层介质层208的高度，隔离沟槽500位于相邻位线结构200之间部分的深度等于牺牲层400的厚度和导电层结构300的厚度之和，即隔离沟槽500位于相邻位线结构200之间部分暴露出底部的绝缘层108。此时，剩余的与有源区104相接触的导电层结构300为电容接点结构。

参见图13，为一实施例中在隔离沟槽内形成隔离介质层的流程示意图。参见图14，为一实施例中形成隔离介质层后存储器件沿位线结构平行方向的剖面示意图。对应的沿位线结构垂直方向的剖面示意图与图10相似。

如图13所示，在其中一个实施例中，在所述隔离沟槽内形成隔离介质层600为NON结构(nitride-oxide-nitride结构)，包括自衬底100依次形成的第一氮化硅层602、第一氧化硅层604和第二氮化硅层606。在所述隔离沟槽500内形成隔离介质层600的步骤包括：

S302，在隔离沟槽的侧壁和底部形成第一氮化硅层。

S304，在第一氮化硅的表面形成第一氧化硅层。

S306，在第一氧化硅层的表面形成第二氮化硅层。

具体地，如图14所示，通过本领域技术人员熟知的成膜工艺，首先，在隔离沟槽500的侧壁和底部形成第一氮化硅层602，其次，在第一氮化硅层602的表面形成第一氧化硅层604，再次，在第一氧化硅层604的表面形成第二氮化硅层606，第二氮化硅层606填满或部分填充隔离沟槽500，至此，完成隔离介质层600，通过隔离介质层600将相邻位线结构200之间的电容接点结构隔离开来，同时，第一氧化硅层604可以有效阻止后续形成的金属结构(钨金属)和多晶硅结构的扩散。

在其中一个实施例中，第二氮化硅层606填满隔离沟槽500，并覆盖在牺牲层400及位线结构200的上表面，步骤S112之前还包括：

采用干法刻蚀工艺或湿法刻蚀工艺去除牺牲层400上表面的第二氮化硅层606。

参见图15，为另一实施例中在隔离沟槽内形成隔离介质层的流程示意图。

如图15所示，在另一个实施例中，在所述隔离沟槽内形成隔离介质层600为ON结构(oxide-nitride结构)，包括自衬底100依次形成的第二氧化硅层和第三氮化硅层在隔离沟槽500内形成隔离介质层600的步骤包括：

S402，在隔离沟槽的侧壁和底部形成第二氧化硅层。

S404，在第二氧化硅层的表面形成第三氮化硅层。

具体地，首先，在隔离沟槽500的侧壁和底部形成第二氧化硅层，其次，在第二氧化硅层的表面形成第三氮化硅层，第三氮化硅层填满或部分填充隔离沟槽500，至此，完成隔离介质层600，通过隔离介质层600将相邻位线结构200之间的电容接点结构相互隔离开来。

在其中一个实施例中，第三氮化硅层填满隔离沟槽500，并覆盖在牺牲层400及位线结构200的上表面，步骤S112之前还包括：

采用干法刻蚀工艺或湿法刻蚀工艺去除牺牲层400上表面的第三氮化硅层。

参见图16，为一实施例中去除牺牲层之后存储器件沿位线结构垂直方向的剖面示意图。参见图17，为图15对应的存储器件沿位线结构平行方向的侧视图。

如图16所示，在其中一个实施例中，侧墙结构204为包括由内至外依次叠置的内层氮化硅层204a-中间氧化硅层204b-外层氮化硅层204c的叠层侧墙结构204；通过自对准工艺去除牺牲层400后还包括：去除侧墙结构204位于导电层结构300上方的外层氮化硅层204c及中间氧化硅层204b的步骤，使得外层氮化硅层204c及中间氧化硅层204b的上表面从与位线结构200的上表面相齐平变为与导电层结构300的上表面相齐平。

在其中一个实施例中，通过湿法刻蚀工艺去除牺牲层400。

在其中一个实施例中，湿法刻蚀工艺的腐蚀液包括氢氟酸及去离子水，腐蚀液中氢氟酸和去离子水的摩尔比为10:1～300：1。具体地，去除牺牲层400的过程中先采用氢氟酸和去离子水的摩尔比为10:1～100：1的浓的腐蚀液进行湿法刻蚀工艺，然后根据剩余牺牲层400的厚度调整腐蚀液中氢氟酸和去离子水的摩尔比。

在其中一个实施例中，本发明还提供了一种存储器件电容接点结构，所述存储器件电容接点结构是通过上述的制备方法制成的。

在其中一个实施例中，本发明还提供了一种存储器件，所述存储器件包括通过上述的制备方法制成的存储器件电容接点结构。

上述存储器件电容接点结构，在相邻位线结构之间形成导电层结构，并在导电层结构上形成牺牲层，在牺牲层内形成若干条平行间隔排布的隔离沟槽，隔离沟槽沿第二方向延伸，第二方向与第一方向相交；在隔离沟槽内形成隔离介质层；基于位线结构及隔离介质层去除牺牲层，以于相邻位线结构之间及相邻隔离介质层之间形成凹槽，凹槽暴露出导电层结构。其中，凹槽暴露出的与有源区接触的导电层结构作为电容接点结构。本申请中的电容接点结构是形成于相邻位线结构之间的导电层结构的一部分，与直接填充接触孔形成电容接点结构相比，填充难度小，避免了电容接点结构中形成缝隙，进而影响电容接点结构上方形成的电容结构与有源区的接触的问题。并且导电层结构上形成有牺牲层，刻蚀形成电容接点结构时依次刻蚀牺牲层及导电层结构，减少全部刻蚀导电层结构带来的轮廓弯曲(profile bowing)，硅副产物沉积(Si By-product)，解决了导电层结构对位线结构刻蚀选择比不易提升的问题。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种存储器件电容接点结构的制备方法，其特征在于，包括：

提供衬底，在所述衬底上形成若干条平行间隔排布的位线结构，所述位线结构沿第一方向延伸；

在相邻所述位线结构之间形成导电层结构，所述导电层结构的上表面低于所述位线结构的上表面；

在所述导电层结构上形成牺牲层；

在所述牺牲层内形成若干条平行间隔排布的隔离沟槽，所述隔离沟槽沿第二方向延伸，所述第二方向与所述第一方向相交；

在所述隔离沟槽内形成隔离介质层；

基于所述位线结构及所述隔离介质层去除所述牺牲层，以于相邻所述位线结构之间及相邻所述隔离介质层之间形成凹槽，所述凹槽暴露出所述导电层结构。

2.根据权利要求1所述的制备方法，其特征在于，所述位线结构包括叠层结构及侧墙结构，所述叠层结构包括叠置的主导电层及顶层介质层，所述侧墙结构位于所述叠层结构的侧壁；所述隔离沟槽位于所述位线结构正上方部分的深度小于所述顶层介质层的高度，所述隔离沟槽位于相邻所述位线结构之间部分的深度等于所述牺牲层的厚度和所述导电层结构的厚度之和。

3.根据权利要求2所述的制备方法，其特征在于，所述侧墙结构为包括由内至外依次叠置的内层氮化硅层-中间氧化硅层-外层氮化硅层的叠层侧墙结构；去除所述牺牲层后还包括：去除所述侧墙结构位于所述导电层结构上方的所述外层氮化硅层及所述中间氧化硅层的步骤。

4.根据权利要求1所述的制备方法，其特征在于，所述导电层结构包括多晶硅结构，所述牺牲层包括SOD层。

5.根据权利要求4所述的制备方法，其特征在于，通过湿法刻蚀工艺去除所述牺牲层。

6.根据权利要求5所述的制备方法，其特征在于，所述湿法刻蚀工艺的腐蚀液包括氢氟酸及去离子水，所述腐蚀液中氢氟酸和去离子水的摩尔比为10:1～300：1。

7.根据权利要求1所述的制备方法，其特征在于，所述在所述隔离沟槽内形成隔离介质层的步骤包括：

在所述隔离沟槽的侧壁和底部形成第一氮化硅层；

在所述第一氮化硅层的表面形成第一氧化硅层；

在所述第一氧化硅层的表面形成第二氮化硅层。

8.根据权利要求7所述的制备方法，其特征在于，所述第二氮化硅层填满所述隔离沟槽，并覆盖所述牺牲层及所述位线结构的上表面，去除所述牺牲层之前还包括：

采用干法刻蚀工艺或湿法刻蚀工艺去除所述牺牲层上表面的第二氮化硅层。

9.根据权利要求1所述的制备方法，其特征在于，所述在所述隔离沟槽内形成隔离介质层的步骤包括：

在所述隔离沟槽的侧壁和底部形成第二氧化硅层；

在所述第二氧化硅层的表面形成第三氮化硅层。

10.根据权利要求1所述的制备方法，其特征在于，所述第一方向与所述第二方向正交。

11.根据权利要求1所述的制备方法，其特征在于，所述衬底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构于所述衬底内隔离出若干个间隔排布的有源区。

12.根据权利要求11所述的制备方法，其特征在于，所述有源区的上表面形成有绝缘层；所述在相邻所述位线结构之间形成导电层结构之前还包括去除位于相邻所述位线结构之间的所述有源区上表面的所述绝缘层，以暴露出所述有源区的步骤；所述导电层结构与所述有源区相接触。

13.根据权利要求1所述的制备方法，其特征在于，所述衬底内形成有若干条平行间隔排布的埋入式栅极字线，所述埋入式栅极字线沿所述第二方向延伸。

14.根据权利要求1所述的制备方法，其特征在于，所述隔离沟槽贯穿所有所述位线结构。

15.一种存储器件电容接点结构，其特征在于，所述存储器件电容接点结构是通过权利要求1-14任一项所述的制备方法制成的。

Images