CN113540091A - 半导体器件结构及制备方法 - Google Patents
半导体器件结构及制备方法 Download PDFInfo
- Publication number
- CN113540091A CN113540091A CN202110775443.8A CN202110775443A CN113540091A CN 113540091 A CN113540091 A CN 113540091A CN 202110775443 A CN202110775443 A CN 202110775443A CN 113540091 A CN113540091 A CN 113540091A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- bit line
- capacitor contact
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000002955 isolation Methods 0.000 claims abstract description 154
- 239000003990 capacitor Substances 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 39
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 31
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000001808 coupling effect Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种半导体器件结构及制备方法，半导体器件结构的制备方法包括：于衬底上形成若干个平行间隔排布的初始位线，初始位线沿第一方向延伸；初始位线包括位元线及初始位线隔离结构；于衬底上形成若干个图形单元，图形单元沿第二方向延伸，第一方向与第二方向相交，以于相邻图形单元之间及相邻初始位线之间形成电容接触孔；于电容接触孔内形成电容接触结构，电容接触结构的上表面低于图形结构的上表面及初始位线的上表面；于初始位线隔离结构内形成第一空气隔离层，以得到位线隔离结构，并于图形单元高于电容接触结构的部分形成图形单元隔离结构，图形单元隔离结构内形成有第二空气隔离层；位线隔离结构与位元线共同构成位线。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件结构及制备方法。
背景技术
随着半导体存储技术的快速发展，缩小半导体器件结构尺寸是提高器件性能的重要方向。对于动态随机存储器(Dynamic Random Access Memory，简称： DRAM)来说，关键尺寸缩小到20nm以下时，将会导致相邻电容接触结构与位线之间、位线与位线之间、电容接触结构与电容接触结构之间的寄生耦合效应愈加明显，且密集程度逐渐增加，必然会影响集成电路的开启速度甚至集成电路的良率和可靠性。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种半导体器件结构及制备方法，以降低相邻电容接触结构与位线之间、位线与位线之间、电容接触结构与电容接触结构之间的耦合效应和寄生电容，提高集成电路的开启速度、良率及可靠性。
为解决上述技术问题，本申请的第一方面提出一种半导体器件结构的制备方法，包括：
提供衬底；
于所述衬底上形成若干个平行间隔排布的初始位线，所述初始位线沿第一方向延伸；所述初始位线包括位元线及位于所述位元线侧壁的初始位线隔离结构；
于所述衬底上形成若干个图形单元，所述图形单元沿第二方向延伸，所述第一方向与所述第二方向相交，以于相邻所述图形单元之间及相邻所述初始位线之间形成电容接触孔；
于所述电容接触孔内形成电容接触结构，所述电容接触结构的上表面低于所述图形结构的上表面及所述初始位线的上表面；
于所述初始位线隔离结构内形成第一空气隔离层，以得到位线隔离结构，并于所述图形单元高于所述电容接触结构的部分形成图形单元隔离结构，所述图形单元隔离结构内形成有第二空气隔离层；所述位线隔离结构与所述位元线共同构成位线。
本申请第二方面提出一种半导体器件结构，包括：
衬底；
若干个位线，位于所述衬底上；所述位线沿第一方向延伸；所述位线包括位元线及位于所述位元线侧壁的位线隔离结构，所述位线隔离结构内具有第一空气隔离层；
若干个图形单元，位于所述衬底上，所述图形单元沿第二方向延伸，所述第一方向与所述第二方向相交；
电容接触结构，位于所述衬底上，且位于相邻所述图形单元之间及相邻所述位线之间；所述电容接触结构的上表面低于所述图形结构的上表面及所述位线的上表面；
图形单元隔离结构，位于所述电容接触结构上，且位于所述图形单元的侧壁上，所述图形单元侧壁内具有第二空气隔离层。
于上述实施例提供的半导体器件结构及制备方法中，提供衬底；于衬底上形成若干个平行间隔排布的初始位线，初始位线沿第一方向延伸；初始位线包括位元线及位于位元线侧壁的初始位线隔离结构；于衬底上形成若干个图形单元，图形单元沿第二方向延伸，第一方向与第二方向相交，以于相邻图形单元之间及相邻初始位线之间形成电容接触孔；于电容接触孔内形成电容接触结构，电容接触结构的上表面低于图形结构的上表面及初始位线的上表面；于初始位线隔离结构内形成第一空气隔离层，以得到位线隔离结构，并于图形单元高于电容接触结构的部分形成图形单元隔离结构，图形单元隔离结构内形成有第二空气隔离层；位线隔离结构与位元线共同构成位线，以介电常数最小的介质(空气)作为空气隔离层形成位线隔离结构及图形单元隔离结构，降低相邻电容接触结构与位线之间、位线与位线之间、电容接触结构与电容接触结构之间的寄生电容和耦合效应，从而降低集成电路延迟，提高半导体器件的响应速度、良率及可靠性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为本申请一实施例中提供的半导体器件结构的制备方法的流程示意图；图2-3为本申请一实施例中提供的半导体器件结构的结构示意图，其中，图2中为半导体器件结构的立体图，图3为图2的截面结构示意图，图3中的(a) 图为沿图2中AA’方向截取的局部截面结构示意图，图3中的(b)图为图2 中沿BB’方向截取的局部截面结构示意图；
图4为本申请一实施例中提供的去除第二介质层高于电容接触结构的部分的局部截面结构示意图，其中，图4中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图4中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图5为本申请一实施例中提供的去除第三介质层高于电容接触结构的部分的局部截面结构示意图，其中，图5中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图5中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图6为本申请一实施例中提供的形成牺牲材料层的局部截面结构示意图，其中，图6中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图6 中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图7为本申请一实施例中提供的形成牺牲层的局部截面结构示意图，其中，图7中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图7中的 (b)图为图2中沿BB’方向截取的局部截面结构示意图；
图8为本申请一实施例中提供的形成第四介质材料层的局部截面结构示意图，其中，图8中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图8中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图9为本申请一实施例中提供的形成第四介质层的局部截面结构示意图，其中，图9中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图9 中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图10为本申请一实施例中提供的去除牺牲层的局部截面结构示意图，其中，图10中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图10中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图11为本申请一实施例中提供的去除第二介质层以形成第一子空气隔离层的局部截面结构示意图，其中，图11中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图11中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图12为本申请另一实施例中提供的形成牺牲材料层的局部截面结构示意图，其中，图12中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图 12中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图13为本申请另一实施例中提供的形成牺牲层的局部截面结构示意图，其中，图13中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图13 中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图14为本申请另一实施例中提供的形成第四介质材料层的局部截面结构示意图，其中，图14中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图14中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图15为本申请另一实施例中提供的形成第四介质层的局部截面结构示意图，其中，图15中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图 15中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图16为本申请另一实施例中提供的去除牺牲层以形成第二子空气隔离层的局部截面结构示意图，其中，图16中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图16中的(b)图为图2中沿BB’方向截取的局部截面结构示意图；
图17为本申请一实施例中提供的形成覆盖介质层的局部截面结构示意图，其中，图17中的(a)图为沿图2中AA’方向截取的局部截面结构示意图，图 17中的(b)图为图2中沿BB’方向截取的局部截面结构示意图。
附图标记说明：10-衬底，11-浅沟槽隔离结构，101-位线接触结构；
12-埋入式栅极字线，121-第一字线导电层，122-第二字线导电层，123-填充介质层；13-绝缘介质层，131-第一绝缘介质层，132-第二绝缘介质层；
20-初始位线，21-位元线，211-本征多晶硅层，212-第一位线导电层，213- 第二位线导电层，214-位元线介质层；
22-初始位线隔离结构，221-第一介质层，222-第二介质层，223-第三介质层；
23-牺牲层，231-牺牲材料层；
24-第四介质层，241-第四介质材料层；
25-第五介质层，26-第一空气隔离层，261-第一子空气隔离结构，262-第二子空气隔离结构，27-位线隔离结构；
30-图形单元，31-图形单元隔离结构，311-第二空气隔离层；
40-电容接触结构；
28-覆盖介质层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在... 之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
在本申请的一个实施例中，如图1所示，提供了一种半导体器件结构的制备方法，包括如下步骤：
步骤S10：提供衬底；
步骤S20：于衬底上形成若干个平行间隔排布的初始位线，初始位线沿第一方向延伸；初始位线包括位元线及位于位元线侧壁的初始位线隔离结构；
步骤S30：于衬底上形成若干个图形单元，图形单元沿第二方向延伸，第一方向与第二方向相交，以于相邻图形单元之间及相邻初始位线之间形成电容接触孔；
步骤S40：于电容接触孔内形成电容接触结构，电容接触结构的上表面低于图形结构的上表面及初始位线的上表面；
步骤S50：于初始位线隔离结构内形成第一空气隔离层，以得到位线隔离结构，并于图形单元高于电容接触结构的部分形成图形单元隔离结构，图形单元隔离结构内形成有第二空气隔离层；位线隔离结构与位元线共同构成位线。
于上述实施例提供的半导体器件结构的制备方法中，提供衬底；于衬底上形成若干个平行间隔排布的初始位线，初始位线沿第一方向延伸；初始位线包括位元线及位于位元线侧壁的初始位线隔离结构；于衬底上形成若干个图形单元，图形单元沿第二方向延伸，第一方向与第二方向相交，以于相邻图形单元之间及相邻初始位线之间形成电容接触孔；于电容接触孔内形成电容接触结构，电容接触结构的上表面低于图形结构的上表面及初始位线的上表面；于初始位线隔离结构内形成第一空气隔离层，以得到位线隔离结构，并于图形单元高于电容接触结构的部分形成图形单元隔离结构，图形单元隔离结构内形成有第二空气隔离层；位线隔离结构与位元线共同构成位线，以介电常数最小的介质(空气)作为空气隔离层形成位线隔离结构及图形单元隔离结构，降低相邻电容接触结构与位线之间、位线与位线之间、电容接触结构与电容接触结构之间的寄生电容和耦合效应，从而降低集成电路延迟，提高半导体器件的响应速度、良率及可靠性。
作为示例，如图2-3所示，提供的衬底10包括但不仅限于硅衬底；衬底10 内形成有若干个浅沟槽隔离结构11及有源区(图中未示出)，浅沟槽隔离结构隔离出多个呈阵列排布的有源区，图3中的(a)图未示出浅沟槽隔离结构11。衬底10内还形成有埋入式栅极字线12，埋入式栅极字线12沿第二方向延伸。埋入式栅极字线12包括第一字线导电层121、第二字线导电层122及填充介质层123，第二字线导电层122覆盖第一字线导电层121的侧壁及底部，填充介质层123覆盖第一字线导电层121及第二字线导电层122；栅极字线12还包括栅氧化层(图中未示出)，位于第一字线导电层的外表面。字线12与图形单元30 之间还具有绝缘介质层13，初始位线隔离结构22与衬底10之间同样形成有绝缘介质层13，绝缘介质层13包括第一绝缘介质层131及第二绝缘介质层132，第一绝缘介质层131位于衬底10上，第二绝缘介质层132位于第一绝缘介质层的侧壁及底部。其中，位于初始位线隔离结构22与衬底10之间、字线12与图形单元30之间的绝缘介质层13可同时形成。
作为示例，第一方向X与第二方向Y可以斜交，可以垂直相交；其中，本实施例及图2中以第一方向X与第二方向Y垂直相交作为示例。
作为示例，请继续参考图2和图3位元线21包括由下至上依次层叠的本征多晶硅层211、第一位线导电层212、第二位线导电层213及位元线介质层214。衬底10与位元线21之间还具有位线接触结构101，位线接触结构101位于第一位线导电层212及衬底10之间，位线接触结构101可以包括但不仅限于掺杂多晶硅层。
在一个实施例中，初始位线隔离结构22包括自位元线21向外依次层叠的第一介质层221、第二介质层222及第三介质层223。初始位线隔离结构22可以为氧化硅-氮化硅-氧化硅，即“ONO”三明治结构，并不限于此。第一介质层 221的材质可以包括但不仅限于氧化硅或氮化硅；第二介质层222的材质可以包括但不仅限于氧化硅或氮化硅；第三介质层223的材质可以包括但不仅限于氧化硅或氮化硅。
作为示例，步骤S40：于电容接触孔内(图中未示出)形成电容接触结构 40，电容接触结构40的上表面低于电容接触孔的顶部。电容接触结构40的材质可以包括但不仅限于多晶硅。
本申请提出半导体器件结构的两种制备方案，下面阐述第一种技术方案：
步骤S50：于初始位线隔离结构内形成第一空气隔离层，以得到位线隔离结构，并于图形单元高于电容接触结构的部分形成图形单元隔离结构包括如下步骤：
步骤S511：去除第三介质层223高于电容接触结构40的部分，以暴露出所述第二介质层222，如图4所示；
步骤S512：去除第二介质层222高于电容接触结构40的部分，以暴露出第一介质层221高于电容接触结构40的部分，如图5所示；
步骤S513：于第一介质层221暴露出的高于电容接触结构40的部分的侧壁及图形单元30高于电容接触结构40的部分的侧壁形成牺牲层23，如图6和图 7所示；
步骤S514：于牺牲层23的表面形成第四介质层24；位于第一介质层221 侧壁的牺牲层23表面的第四介质层24与保留的第三介质层223共同构成第五介质层25，如图8和图9所示；
步骤S515：去除牺牲层23，以于第四介质层24与第一介质层221之间形成第一空气隔离层26，并于第四介质层24与图形单元30之间形成第二空气隔离层311；第五介质层25、第一空气隔离层26、保留的第二介质层222及第一介质层221共同构成位线隔离结构27；第四介质层24与第二空气隔离层311共同构成图形单元隔离结构31，如图10所示。
作为示例，步骤S511中，采用干法刻蚀工艺去除第三介质层223高于电容接触结构40的部分。第三介质层223与电容接触结构40的刻蚀选择比大于1。
在一个实施例中，请继续参考图5，步骤S512中，采用湿法刻蚀工艺去除第二介质层222高于电容接触结构40的部分，刻蚀溶液包括氟化铵及稀氢氟酸，氟化铵及稀氢氟酸的浓度比为220:1；刻蚀时间为30s～40s。
在一个实施例中，步骤S513：于第一介质层221暴露出的高于所述电容接触结构40的部分的侧壁及图形单元30高于电容接触结构40的部分的侧壁形成牺牲层23包括：
步骤S5131：于第一介质层221高于电容接触结构40的部分的表面、位元线21的顶部、电容接触结构40的表面及图形单元30高于电容接触结构40的部分的表面形成牺牲材料层231，如图6所示；
步骤S5132：去除位于电容接触结构40表面、位于图形单元30顶部、位于第一介质层221的顶部及位于位元线21顶部的牺牲材料层231，以得到牺牲层 23，如图7所示。
作为示例，采用原子沉积的方式制备牺牲材料层231；利用高选择比的干法蚀刻工艺去除部分牺牲材料层，牺牲材料层231与电容接触结构40、图形单元30、位于位元线顶部的位元线介质层214及第一介质层221的选择比大于1；可在四氟化碳气体中加入氧气或氢气来提高选择比，保证刻蚀指定位置的牺牲材料层的同时，不会对电容接触结构40、图形单元30、位于位元线顶部的位元线介质层214及第一介质层221的膜层造成损伤。
在一个实施例中，步骤S514：于牺牲层23的表面形成第四介质层24包括：
步骤S5141：于牺牲层23的表面、电容接触结构40的表面、第一介质层 221的顶部、位元线21的顶部及图形单元30的顶部形成第四介质材料层241，如图8所示；
步骤S5142：去除位于电容接触结构40表面、位于第一介质层221的顶部、位于位元线21顶部、位于牺牲层23的顶部及位于图形单元30顶部的第四介质材料层241，以得到第四介质层24，如图9所示。
作为示例，采用高选择比的干法刻蚀工艺去除部分第四介质材料层241，第四介质材料层241与电容接触结构40的选择比大于1，可在四氟化碳气体中加入氧气和氮气混合气体，增加氧气和氮气的含量占比，提高选择比率。
在一个实施例中，如图10所示，步骤S515中，采用湿法刻蚀工艺去除牺牲层23，刻蚀溶液包括氟化铵及稀氢氟酸，氟化铵及稀氢氟酸的浓度比为220:1；刻蚀时间为40s～50s。
本申请提出的制备半导体器件结构的第二种技术方案如下：
步骤S50：于初始位线隔离结构内形成第一空气隔离层，以得到位线隔离结构，并于图形单元高于电容接触结构的部分形成图形单元隔离结构包括如下步骤：
步骤S521：去除第三介质层223高于电容接触结构40的部分，以暴露出第二介质层222，如图4所示；
步骤S522：去除第二介质层222，以于保留的第三介质层223与第一介质层221之间形成第一子空气隔离层261，如图11所示；
步骤S523：于第一介质221暴露出的高于电容接触结构40的部分的侧壁及图形单元30高于电容接触结构40的部分的侧壁形成牺牲层23，如图12和图 13所示；
步骤S524：于牺牲层23的表面形成第四介质层24，位于第一介质层221 侧壁的牺牲层23表面的第四介质层24与保留的第三介质层223共同构成第五介质层25，如图14和图15所示；
步骤S525：去除牺牲层23，以于第四介质层24与第一介质层221之间形成第二子空气隔离层262，并于第四介质层24与图形单元30之间形成第二空气隔离层311；第二子空气隔离层262与第一子空气隔离层261共同构成第一空气隔离层26；第五介质层25、第一空气隔离层26及第一介质层221共同构成位线隔离结构27；第四介质层24与第二空气隔离层311共同构成图形单元隔离结构31，如图16所示。
在一个实施例中，步骤S522：采用湿法刻蚀工艺去除第二介质层，刻蚀溶液包括氟化铵及稀氢氟酸，氟化铵及稀氢氟酸的浓度比为300:1；刻蚀时间为70s～80s。
在一个实施例中，步骤S525：采用湿法刻蚀工艺去除牺牲层，刻蚀溶液包括氟化铵及稀氢氟酸，氟化铵及稀氢氟酸的浓度比为300:1；刻蚀时间为50s～60s。
需要说明的是，关于形成牺牲层的详细步骤可参考前文第一种技术方案中步骤S5131～步骤S5132；关于形成第四介质层的详细步骤可参考前文第一种技术方案中步骤S5141～步骤S5142；此部分不再赘述。
在一个实施例中，以第一种技术方案为例，如图17所示，去除牺牲层23，以于第四介质层24与第一介质层221之间形成第一空气隔离层26，并于第四介质层24与图形单元30之间形成第二空气隔离层311之后，还包括如下步骤：
步骤S516：于位线位于电容接触结构40上方的侧壁表面、位线的顶部、图形单元隔离结构31的表面、图形单元30的顶部及电容接触结构40的表面形成覆盖介质层28。
作为示例，采用快速封口技术沉积覆盖介质层28，实现对第一空气隔离层 26及第二空气隔离层311进行密封。
在本申请的一个实施例中，还提供了一种半导体器件结构，半导体器件结构包括：衬底；若干个位线，位于衬底上；位线沿第一方向延伸；位线包括位元线及位于位元线侧壁的位线隔离结构，位线隔离结构内具有第一空气隔离层；若干个图形单元，位于衬底上，图形单元沿第二方向延伸，第一方向与第二方向相交；电容接触结构，位于衬底上，且位于相邻图形单元之间及相邻位线之间；电容接触结构的上表面低于图形结构的上表面及位线的上表面；图形单元隔离结构，位于电容接触结构上，且位于图形单元的侧壁上，图形单元侧壁内具有第二空气隔离层。
在一个实施例中，位线隔离结构包括第一空气隔离层及自位元线向外依次叠置的第一介质层、第二介质层及第五介质层；第二介质层的上表面与电容接触结构的上表面相平齐；第一空气隔离层位于第二介质层上，且位于第一介质层与第五介质层之间。
在一个实施例中，位线隔离结构包括自位元线向外依次层叠的第一介质层、第一空气隔离层及第五介质层。
在一个实施例中，半导体器件结构还包括：覆盖介质层，覆盖介质层覆盖位线位于电容接触结构上方的侧壁表面、位线的顶部、图形单元隔离结构的表面、图形单元的顶部及电容接触结构的表面。
请注意，上述实施例仅出于说明性目的而不意味对本申请的限制。
应该理解的是，除非本文中有明确的说明，所述的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，所述的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
Claims (15)
1.一种半导体器件结构的制备方法，其特征在于，包括：
提供衬底；
于所述衬底上形成若干个平行间隔排布的初始位线，所述初始位线沿第一方向延伸；所述初始位线包括位元线及位于所述位元线侧壁的初始位线隔离结构；
于所述衬底上形成若干个图形单元，所述图形单元沿第二方向延伸，所述第一方向与所述第二方向相交，以于相邻所述图形单元之间及相邻所述初始位线之间形成电容接触孔；
于所述电容接触孔内形成电容接触结构，所述电容接触结构的上表面低于所述图形结构的上表面及所述初始位线的上表面；
于所述初始位线隔离结构内形成第一空气隔离层，以得到位线隔离结构，并于所述图形单元高于所述电容接触结构的部分形成图形单元隔离结构，所述图形单元隔离结构内形成有第二空气隔离层；所述位线隔离结构与所述位元线共同构成位线。
2.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述初始位线隔离结构包括自所述位元线向外依次层叠的第一介质层、第二介质层及第三介质层。
3.根据权利要求2所述的半导体器件结构的制备方法，其特征在于，所述于所述初始位线隔离结构内形成第一空气隔离层，以得到位线隔离结构，并于所述图形单元高于所述电容接触结构的部分形成图形单元隔离结构包括：
去除所述第三介质层高于所述电容接触结构的部分，以暴露出所述第二介质层；
去除所述第二介质层高于所述电容接触结构的部分，以暴露出所述第一介质层高于所述电容接触结构的部分；
于所述第一介质层暴露出的高于所述电容接触结构的部分的侧壁及所述图形单元高于所述电容接触结构的部分的侧壁形成牺牲层；
于所述牺牲层的表面形成第四介质层；位于所述第一介质层侧壁的所述牺牲层表面的所述第四介质层与保留的所述第三介质层共同构成第五介质层；
去除所述牺牲层，以于所述第四介质层与所述第一介质层之间形成所述第一空气隔离层，并于所述第四介质层与所述图形单元之间形成所述第二空气隔离层；所述第五介质层、所述第一空气隔离层、保留的所述第二介质层及所述第一介质层共同构成所述位线隔离结构；所述第四介质层与所述第二空气隔离层共同构成所述图形单元隔离结构。
4.根据权利要求3所述的半导体器件结构的制备方法，其特征在于，采用湿法刻蚀工艺去除所述第二介质层高于所述电容接触结构的部分，刻蚀溶液包括氟化铵及稀氢氟酸，氟化铵及稀氢氟酸的浓度比为220:1；刻蚀时间为30s～40s。
5.根据权利要求3所述的半导体器件结构的制备方法，其特征在于，采用湿法刻蚀工艺去除所述牺牲层，刻蚀溶液包括氟化铵及稀氢氟酸，氟化铵及稀氢氟酸的浓度比为220:1；刻蚀时间为40s～50s。
6.根据权利要求2所述的半导体器件结构的制备方法，其特征在于，所述于所述初始位线隔离结构内形成第一空气隔离层，以得到位线隔离结构，并于所述图形单元高于所述电容接触结构的部分形成图形单元隔离结构包括：
去除所述第三介质层高于所述电容接触结构的部分，以暴露出所述第二介质层；
去除所述第二介质层，以于保留的所述第三介质层与所述第一介质层之间形成第一子空气隔离层；
于所述第一介质层暴露出的高于所述电容接触结构的部分的侧壁及所述图形单元高于所述电容接触结构的部分的侧壁形成牺牲层；
于所述牺牲层的表面形成第四介质层，位于所述第一介质层侧壁的所述牺牲层表面的所述第四介质层与保留的所述第三介质层共同构成第五介质层；
去除所述牺牲层，以于所述第四介质层与所述第一介质层之间形成第二子空气隔离层，并于所述第四介质层与所述图形单元之间形成第二空气隔离层；所述第二子空气隔离层与所述第一子空气隔离层共同构成所述第一空气隔离层；所述第五介质层、所述第一空气隔离层及所述第一介质层共同构成所述位线隔离结构；所述第四介质层与所述第二空气隔离层共同构成所述图形单元隔离结构。
7.根据权利要求6所述的半导体器件结构的制备方法，其特征在于，采用湿法刻蚀工艺去除所述第二介质层，刻蚀溶液包括氟化铵及稀氢氟酸，氟化铵及稀氢氟酸的浓度比为300:1；刻蚀时间为70s～80s。
8.根据权利要求6所述的半导体器件结构的制备方法，其特征在于，采用湿法刻蚀工艺去除所述牺牲层，刻蚀溶液包括氟化铵及稀氢氟酸，氟化铵及稀氢氟酸的浓度比为300:1；刻蚀时间为50s～60s。
9.根据权利要求3至8中任一项所述的半导体器件结构的制备方法，其特征在于，所述于所述第一介质层暴露出的高于所述电容接触结构的部分的侧壁及所述图形单元高于所述电容接触结构的部分的侧壁形成牺牲层包括：
于所述第一介质层高于所述电容接触结构的部分的表面、所述位元线的顶部、所述电容接触结构的表面及所述图形单元高于所述电容接触结构的部分的表面形成牺牲材料层；
去除位于所述电容接触结构表面、位于所述图形单元顶部、位于所述第一介质层的顶部及位于所述位元线顶部的牺牲材料层，以得到所述牺牲层。
10.根据权利要求3至8中任一项述的半导体器件结构的制备方法，其特征在于，所述于所述牺牲层的表面形成第四介质层包括：
于所述牺牲层的表面、所述电容接触结构的表面、所述第一介质层的顶部、所述位元线的顶部及所述图形单元的顶部形成第四介质材料层；
去除位于所述电容接触结构表面、位于所述第一介质层的顶部、位于所述位元线顶部、位于所述牺牲层的顶部及位于所述图形单元顶部的所述第四介质材料层，以得到所述第四介质层。
11.根据权利要求10所述的半导体器件结构的制备方法，其特征在于，所述去除所述牺牲层，以于所述第四介质层与所述第一介质层之间形成所述第一空气隔离层，并于所述第四介质层与所述图形单元之间形成所述第二空气隔离层之后，还包括：
于所述位线位于所述电容接触结构上方的侧壁表面、所述位线的顶部、所述图形单元隔离结构的表面、所述图形单元的顶部及所述电容接触结构的表面形成覆盖介质层。
12.一种半导体器件结构，其特征在于，包括：
衬底；
若干个位线，位于所述衬底上；所述位线沿第一方向延伸；所述位线包括位元线及位于所述位元线侧壁的位线隔离结构，所述位线隔离结构内具有第一空气隔离层；
若干个图形单元，位于所述衬底上，所述图形单元沿第二方向延伸，所述第一方向与所述第二方向相交；
电容接触结构，位于所述衬底上，且位于相邻所述图形单元之间及相邻所述位线之间；所述电容接触结构的上表面低于所述图形结构的上表面及所述位线的上表面；
图形单元隔离结构，位于所述电容接触结构上，且位于所述图形单元的侧壁上，所述图形单元侧壁内具有第二空气隔离层。
13.根据权利要求12所述的半导体器件结构，其特征在于，所述位线隔离结构包括所述第一空气隔离层及自所述位元线向外依次叠置的第一介质层、第二介质层及第五介质层；所述第二介质层的上表面与所述电容接触结构的上表面相平齐；所述第一空气隔离层位于所述第二介质层上，且位于所述第一介质层与所述第五介质层之间。
14.根据权利要求12所述的半导体器件结构，其特征在于，所述位线隔离结构包括自所述位元线向外依次层叠的第一介质层、所述第一空气隔离层及第五介质层。
15.根据权利要求12所述的半导体器件结构，其特征在于，所述结构还包括：
覆盖介质层，所述覆盖介质层覆盖所述位线位于所述电容接触结构上方的侧壁表面、所述位线的顶部、所述图形单元隔离结构的表面、所述图形单元的顶部及所述电容接触结构的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110775443.8A CN113540091B (zh) | 2021-07-08 | 2021-07-08 | 半导体器件结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110775443.8A CN113540091B (zh) | 2021-07-08 | 2021-07-08 | 半导体器件结构及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113540091A true CN113540091A (zh) | 2021-10-22 |
| CN113540091B CN113540091B (zh) | 2024-02-09 |
Family
ID=78098146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110775443.8A Active CN113540091B (zh) | 2021-07-08 | 2021-07-08 | 半导体器件结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113540091B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130161832A1 (en) * | 2011-12-26 | 2013-06-27 | Heung-Jae Cho | Semiconductor device with buried bit line and method for fabricating the same |
| KR20170103204A (ko) * | 2016-03-03 | 2017-09-13 | 에스케이하이닉스 주식회사 | 반도체장치 제조 방법 |
| CN110970351A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 半导体存储器电容接点结构及制备方法 |
| CN111710642A (zh) * | 2019-03-18 | 2020-09-25 | 华邦电子股份有限公司 | 存储元件及其制造方法 |
| CN112086455A (zh) * | 2019-06-14 | 2020-12-15 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| CN112447602A (zh) * | 2019-08-30 | 2021-03-05 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN112992905A (zh) * | 2021-03-24 | 2021-06-18 | 长鑫存储技术有限公司 | 存储器件电容接点结构及其制备方法 |
-
2021
- 2021-07-08 CN CN202110775443.8A patent/CN113540091B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130161832A1 (en) * | 2011-12-26 | 2013-06-27 | Heung-Jae Cho | Semiconductor device with buried bit line and method for fabricating the same |
| KR20170103204A (ko) * | 2016-03-03 | 2017-09-13 | 에스케이하이닉스 주식회사 | 반도체장치 제조 방법 |
| CN110970351A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 半导体存储器电容接点结构及制备方法 |
| CN111710642A (zh) * | 2019-03-18 | 2020-09-25 | 华邦电子股份有限公司 | 存储元件及其制造方法 |
| CN112086455A (zh) * | 2019-06-14 | 2020-12-15 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| CN112447602A (zh) * | 2019-08-30 | 2021-03-05 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN112992905A (zh) * | 2021-03-24 | 2021-06-18 | 长鑫存储技术有限公司 | 存储器件电容接点结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113540091B (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789304A (en) | Method of forming a capacitor | |
| US10559570B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| US4396460A (en) | Method of forming groove isolation in a semiconductor device | |
| US10770464B2 (en) | Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same | |
| US6043119A (en) | Method of making a capacitor | |
| CN110957303A (zh) | 电容器及其形成方法、半导体器件及其形成方法 | |
| KR960009998B1 (ko) | 반도체 메모리장치의 제조방법 | |
| WO2022205680A1 (zh) | 半导体结构及其制备方法 | |
| CN114420642A (zh) | 半导体结构的形成方法以及半导体结构 | |
| KR0138317B1 (ko) | 반도체장치 커패시터 제조방법 | |
| CN114420641A (zh) | 半导体结构的形成方法以及半导体结构 | |
| CN106469725B (zh) | 存储元件及其制造方法 | |
| US6335556B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR20020018025A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20040021225A1 (en) | Integrated circuits including insulating spacers that extend beneath a conductive line, and methods of fabricating same | |
| US11871564B2 (en) | Semiconductor structure and manufacturing method thereof | |
| KR100366614B1 (ko) | 티형 트렌치 소자분리막 형성방법 | |
| CN113540091B (zh) | 半导体器件结构及制备方法 | |
| WO2022062717A1 (zh) | 半导体结构形成方法以及半导体结构 | |
| CN113555322B (zh) | 存储器的形成方法及存储器 | |
| US6245660B1 (en) | Process for production of semiconductor device having contact plugs with reduced leakage current | |
| JP3148191B2 (ja) | 半導体積層コンデンサとその製造方法 | |
| US20230371245A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN220108614U (zh) | 一种半导体器件 | |
| US20230292491A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |