CN113097210B - 半导体结构及其制备方法 - Google Patents

Abstract

本发明涉及一种半导体结构及其制备方法，包括：衬底；沟槽，位于衬底内；位线接触结构，位于沟槽内，且位线接触结构的上表面低于衬底的上表面，位线接触结构沿第一方向延伸；位线结构，位于位线接触结构上，且至少部分位于沟槽内；位线保护结构，包括顶层介质层及侧墙结构，顶层介质层位于位线结构上，与位线结构共同构成叠层结构；侧墙结构覆盖叠层结构位于衬底上的部分的侧壁，侧墙结构内具有第一空气间隙；隔离图形结构，隔离图形结构内具有第二空气间隙，所述隔离图形结构沿第二方向延伸，所述第二方向与所述第一方向相交，以于相邻位线保护结构之间及相邻隔离图形结构之间形成电容接触孔。可以减小电容接触孔的尺寸。

Description

半导体结构及其制备方法

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

动态存储器追求高速度、高集成度、低功耗等，尤其是在关键尺寸小于20nm的动态随机存取存储器的制造过程中，随着半导体器件结构尺寸的微缩，位线结构与电容接触孔结构之间、电容接触孔结构与电容接触孔结构之间的感应电容和感应电流越来越大，感应电荷效应越来越明显，在典型的6F²存储结构的基础上，在考虑电性方面的前提下，电容接触孔的尺寸逼近物理极限，如何进一步缩小半导体结构中的电容接触孔尺寸成为急需解决的问题。

发明内容

基于此，有必要针对现有技术中电容接触孔的尺寸逼近物理极限的问题提供一种半导体结构及其制备方法。

为了实现上述目的，一方面，本发明提供了一种半导体结构，包括：

衬底；

沟槽，位于衬底内；

位线接触结构，位于沟槽内，且位线接触结构的上表面低于衬底的上表面，位线接触结构沿第一方向延伸；

位线结构，位于位线接触结构上，且至少部分位于沟槽内；

位线保护结构，包括顶层介质层及侧墙结构，顶层介质层位于位线结构上，与位线结构共同构成叠层结构；侧墙结构覆盖叠层结构位于衬底上的部分的侧壁，侧墙结构内具有第一空气间隙；

隔离图形结构，隔离图形结构内具有第二空气间隙，所述隔离图形结构沿第二方向延伸，所述第二方向与所述第一方向相交，以于相邻位线保护结构之间及相邻隔离图形结构之间形成电容接触孔。

在其中一个实施例中，半导体结构还包括侧壁保护层，覆盖沟槽的侧壁。

在其中一个实施例中，位线接触结构及位线结构填满沟槽。

在其中一个实施例中，位线结构的上表面与衬底的上表面相平齐。

在其中一个实施例中，侧墙结构还包括：

侧壁介质层，位于叠层结构位于衬底上的部分的侧壁外侧；第一空气间隙位于侧壁介质层与叠层结构之间。

在其中一个实施例中，半导体结构还包括：

电容接触结构，位于电容接触孔内。

在其中一个实施例中，隔离图形结构还包括：

第一介质层；

第二介质层，位于第一介质层相对的两侧；第二空气间隙位于第一介质层与第二介质层之间。

在其中一个实施例中，电容接触结构的上表面低于顶层介质层的上表面，半导体结构还包括导电填充层，位于电容接触结构上。

在其中一个实施例中，半导体结构还包括：

隔离介质结构，位于相邻位线保护结构之间，包括隔离介质层和隔离侧墙结构，隔离介质层位于衬底上，隔离侧墙结构覆盖隔离介质层的侧壁，隔离侧墙结构内具有第三空气间隙，隔离介质结构沿第一方向延伸，相邻位线保护结构与隔离介质结构之间及相邻隔离图形结构之间形成电容接触孔。

另一方面，本发明提供了一种半导体结构的制备方法，包括：

提供衬底；

于衬底内形成沟槽；

于沟槽内形成位线接触结构，位线接触结构的上表面低于衬底的上表面，位线接触结构沿第一方向延伸；

于位线接触结构上形成位线结构，位线结构至少部分位于沟槽内；

于位线结构上形成顶层介质层，顶层介质层与位线结构共同构成叠层结构；

形成侧墙结构，侧墙结构覆盖叠层结构位于衬底上的部分的侧壁，侧墙结构内具有第一空气间隙；侧墙结构及顶层介质层构成位线保护结构；

形成隔离图形结构，隔离图形结构内具有第二空气间隙，隔离图形结构沿第二方向延伸，第二方向与第一方向相交，相邻位线保护结构之间及相邻隔离图形结构之间形成电容接触孔。

在其中一个实施例中，于沟槽内形成位线接触结构之前还包括：

于沟槽的侧壁形成侧壁保护层。

在其中一个实施例中，形成顶层介质层的同时还形成第一介质层，第一介质层沿第二方向延伸；形成顶层介质层及第一介质层的步骤包括：

于衬底上形成第一介质材料层；

图形化第一介质材料层，以形成第一介质层及顶层介质层。

在其中一个实施例中，同时形成侧墙结构和隔离图形结构，形成侧墙结构及隔离图形结构的步骤包括：

于顶层介质层的侧壁形成第一牺牲层，并于第一介质层的侧壁形成第二牺牲层；

于第一牺牲层的侧壁形成侧墙介质层，并于第二牺牲层的侧壁形成第二介质层；

去除第一牺牲层及第二牺牲层以形成第一空气间隙及第二空气间隙；

其中，第一空气间隙及侧墙介质层构成所述侧墙结构，第一介质层、第二空气间隙及第二介质层构成隔离图形结构。

在其中一个实施例中，在形成侧墙结构及隔离图形结构之后还包括：

于电容接触孔内形成电容接触结构。

在其中一个实施例中，电容接触结构的上表面低于顶层介质层的上表面，形成电容接触结构之后还包括：

于电容接触结构上形成导电填充层。

在其中一个实施例中，位线结构的上表面与衬底的上表面相平齐。

上述半导体结构及其制备方法中，在衬底中的沟槽内形成至少部分位于沟槽内的位线结构，所述位线结构沿第一方向延伸，位线结构和位于位线结构上的顶层介质层共同构成叠层结构，在叠层结构位于衬底上的部分的侧壁覆盖有侧墙结构，该侧墙结构内开设有第一空气间隙，在于第一方向相交的第二方向形成沿第二方向延伸的隔离图形结构，隔离图形结构内开设有第二空气间隙，邻位线保护结构之间及相邻隔离图形结构之间形成有电容接触孔，使得位线结构和位于相邻位线结构之间的电容接触结构之间通过开设有第一空气间隙的侧墙结构间隔开来，电容接触结构与电容接触结构之间通过开设有第二空气间隙的隔离图形结构间隔开来，而空气具有良好的绝缘性和较小的介电系数，在保证位线结构与电容接触结构之间、电容接触结构与电容接触结构之间的感应电荷效应不变的情况下，可以进一步减小电容接触结构所在电容接触孔的尺寸。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中半导体结构的制备方法的流程示意图；

图2为一实施例中形成沟槽后半导体结构的剖面示意图；

图3为一实施例中形成位线接触结构后半导体结构的剖面示意图；

图4为一实施例中形成位线结构后半导体结构的剖面示意图；

图5为一实施例中形成顶层介质层及第一介质层的流程示意图；

图6为一实施例中形成第一介质材料层后半导体结构的剖面示意图；

图7为一实施中图6对应的俯视图在第一介质材料层表面的投影示意图；

图8为一实施例中形成顶层介质层及第一介质层后半导体结构的俯视示意图；

图9为一实施例中图8对应的沿AA’方向的剖面示意图；

图10为一实施例中形成侧墙结构及隔离图形结构的流程示意图；

图11为一实施例中步骤S304之后半导体结构的俯视示意图；

图12为一实施例中图11对应的沿AA’方向的剖面示意图；

图13为一实施例中图11对应的步骤S306之后半导体结构的俯视示意图；

图14为一实施例中图13对应的沿AA’方向的剖面示意图；

图15为一实施例中形成电容接触结构后半导体结构的俯视示意图；

图16为一实施例中图15对应的半导体结构在形成导电填充层后沿AA’方向的剖面示意图。

附图标记说明：

102、衬底；104、沟槽；106、隔离结构；108、位线掩膜图案；110、阻挡层；112、位线接触结构；114、侧壁保护层；116、位线结构；202、第一介质材料层；204、接触掩膜层；206、光刻掩膜图案；208、电容接触孔；210、电容接触结构；212、导电填充层；302、顶层介质层；304、第一牺牲层；306、侧墙介质层；308、第一空气间隙；310、侧墙结构；312、位线保护结构；402、隔离介质层；404、第三牺牲层；406、第六介质层；408、第三空气间隙；410、隔离侧墙结构；412、隔离介质结构；502、第一介质层；504、第二牺牲层；506、第二介质层；508、第二空气间隙；510、隔离图形结构。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。

应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

参见图1，为一实施例中半导体结构的制备方法的流程示意图。

为了解决传统技术中的问题，在其中一个实施例中，本发明提供了一种半导体结构的制备方法，如图1所示，该制备方法包括：

S102，提供衬底。

该衬底可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，衬底的构成材料选用单晶硅。

S104，于衬底内形成沟槽。

S106，于沟槽内形成沿第一方向延伸的位线接触结构。

在沟槽中形成沿第一方向延伸的位线接触结构，该位线接触结构的上表面低于衬底的上表面。

S108，于位线接触结构上形成位线结构。

在位线接触结构上形成位线结构，至少部分位线结构位于沟槽内。

S110，于位线结构上形成顶层介质层，顶层介质层与位线结构共同构成叠层结构。

S112，形成具有第一空气间隙的侧墙结构，侧墙结构覆盖叠层结构位于衬底上的部分的侧壁。

在叠层结构位于衬底上的部分的侧壁形成侧墙结构，即在叠层结构的侧壁形成侧墙结构，且侧墙结构的下表面与衬底的上表面相齐平，侧墙结构内具有第一空气间隙，侧墙结构及顶层介质层构成位线保护结构。

S114，形成具有第二空气间隙的隔离图形结构。

在衬底上形成隔离图形结构，隔离图形结构内具有第二空气间隙，隔离图形结构沿与第一方向相交的第二方向延伸，相邻位线保护结构之间及相邻隔离图形结构之间形成电容接触孔，即电容接触孔是由相邻的位线保护结构和相邻的隔离图形结构围合而成。

上述半导体结构的其制备方法，在衬底中的沟槽内形成至少部分位于沟槽内的位线结构，所述位线结构沿第一方向延伸，位线结构和位于位线结构上的顶层介质层共同构成叠层结构，在叠层结构位于衬底上的部分的侧壁覆盖有侧墙结构，该侧墙结构内开设有第一空气间隙，在于第一方向相交的第二方向形成沿第二方向延伸的隔离图形结构，隔离图形结构内开设有第二空气间隙，邻位线保护结构之间及相邻隔离图形结构之间形成有电容接触孔，使得位线结构和位于相邻位线结构之间的电容接触结构之间通过开设有第一空气间隙的侧墙结构间隔开来，电容接触结构与电容接触结构之间通过开设有第二空气间隙的隔离图形结构间隔开来，而空气具有良好的绝缘性和较小的介电系数，在保证位线结构与电容接触结构之间、电容接触结构与电容接触结构之间的感应电荷效应不变的情况下，可以进一步减小电容接触结构所在电容接触孔的尺寸。

参见图2，为一实施例中形成沟槽后半导体结构的剖面示意图。

如图2所示，在衬底102内形成沟槽104，具体地，衬底102中形成有用于隔离有源区的隔离结构106，首先，衬底102上形成位线掩膜图案108，位线掩膜图案108暴露出沟槽预设区域对应的衬底102。然后，通过刻蚀工艺在沟槽预设区域形成暴露出位于沟槽预设区域下方衬底102中的有源区的沟槽104，即沟槽104暴露出衬底102中的有源区。

在其中一个实施例中，形成沟槽104之前还包括在衬底102上形成阻挡层110的步骤，例如包括氮化硅层的阻挡层110，刻蚀形成沟槽104的步骤还包括刻蚀去除沟槽预设区域下方的阻挡层110。

参见图3，为一实施例中形成位线接触结构后半导体结构的剖面示意图。

如图3所示，在沟槽104内形成位线接触结构112，位线接触结构112的下表面与衬底102中的有源区接触，位线接触结构112沿第一方向延伸。具体地，首先，在沟槽104中填充位线接触材料层，所述位线接触材料层填满沟槽104并覆盖在衬底102上，例如，沟槽104位置的位线接触材料层的上表面高于衬底102的上表面，然后，进行平坦化(CMP)处理，并回刻去除衬底102上及沟槽104中多余的位线接触材料层，得到上表面低于衬底102的上表面的位线接触结构112。在有些实施例中，位线接触结构112包括多晶硅结构。

如图3所示，在其中一个实施例中，于沟槽104内形成位线接触结构112之前还包括：

于沟槽104的侧壁形成侧壁保护层114，即在位线接触结构112和沟槽104的侧壁之间形成有侧壁保护层114，在一些实施例中，侧壁保护层114的上表面与衬底104的上表面相齐平。

具体地，首先，在衬底102上形成侧壁保护材料层，所述侧壁保护材料层覆盖在沟槽104的底部和侧壁，并沿沟槽104的侧壁延伸覆盖在衬底102上。然后，通过刻蚀工艺去除沟槽104底部及衬底102上的侧壁保护材料层，得到由沟槽104侧壁剩余侧壁保护材料层构成的侧壁保护层114。在一些实施例中，通过干法刻蚀工艺例如工艺气体包括氯气的干法刻蚀工艺，去除沟槽104底部及衬底102上的侧壁保护材料层。在有些实施例中，所述侧壁保护层114包括TiN层。

参见图4，为一实施例中形成位线结构后半导体结构的剖面示意图。

如图4所示，在位线接触结构112上形成位线结构116，至少部分位线结构116位于沟槽104中。具体地，在沟槽104内填充位线材料层，沟槽104中的位线材料层的上表面高于衬底102的上表面。其次，通过化学机械研磨工艺对位线材料层的表面进行平坦化处理。再次，去除衬底102表面多余的位线材料层，得到由位线接触结构112上剩余的位线材料层构成的位线结构116，例如位线结构116为钨位线结构。

在其中一个实施例中，进行化学机械研磨去除位线材料层直至衬底102表面的停止层110。

在其中一个实施例中，位线结构116的上表面与衬底102的上表面相平齐。在其他实施例中，位线结构116的上表面高于衬底102的上表面。以下以位线结构116的上表面与衬底102的上表面相平齐对本申请的技术方案进行详细描述。

参见图5，为一实施例中形成顶层介质层及第一介质层的流程示意图。参见图6，为一实施例中形成第一介质材料层后半导体结构的剖面示意图。参见图7，为一实施中图6对应的半导体结构的俯视图在第一介质材料层表面的投影示意图。参见图8，为一实施例中形成顶层介质层及第一介质层后半导体结构的俯视示意图。参见图9，为一实施例中图8对应的沿AA’方向的剖面示意图。

如图5所示，在其中一个实施例中，形成顶层介质层的同时还形成第一介质层，第一介质层沿第二方向延伸；形成顶层介质层及第一介质层的步骤包括：

S202，于衬底上形成第一介质材料层。

在其中一个实施例中，第一介质材料层包括氮化硅材料层。

S204，图形化第一介质材料层，以形成第一介质层及顶层介质层。

在其中一个实施例中，形成顶层介质层的同时还形成隔离介质层，所述隔离介质层位于相邻位线保护结构之间的衬底上，且沿第一方向延伸，在相邻位线保护结构与隔离介质层之间以及相邻第一介质层之间形成有电容接触孔，即电容接触孔是由相邻的位线保护结构、隔离介质层以及相邻的第一介质层围合而成，即顶层介质层、第一介质层、隔离介质层为图形化第一介质材料层后得到的由剩余第一介质材料层构成的不同部分。

如图6所示，在其中一个实施例中，在衬底上形成第一介质材料层202之后还包括在第一介质材料层202上形成接触掩膜层204的步骤。

具体地，如图6-图9所示，首先，在衬底上依次形成第一介质材料层202、接触掩膜层204、光刻掩膜图案206，所述光刻掩膜图案206暴露出接触孔预设区域的接触掩膜层204。其次，将光刻掩膜图案206转移到接触掩膜层204上，得到暴露出接触孔预设区域的接触掩膜图案，并去除光刻掩膜图案206。再次，刻蚀去除未被接触掩膜图案覆盖的第一介质材料层202，形成电容接触孔208、沿第一方向延伸的顶层介质层302、隔离介质层402，以及沿第二方向延伸的第一介质层502，然后去除接触掩膜图案，其中，电容接触孔208是由相邻顶层介质层302、隔离介质层402以及相邻第一介质层502围合而成。

参见图10，为一实施例中形成侧墙结构及隔离图形结构的流程示意图。参见图11，为一实施例中步骤S304之后半导体结构的俯视示意图。参见图12，为一实施例中图11对应的沿AA’方向的剖面示意图。参见图13，为一实施例中图11对应的步骤S306之后半导体结构的俯视示意图。参见图14，为一实施例中图13对应的沿AA’方向的剖面示意图。

如图10、图11、图12、图13、图14所示，在其中一个实施例中，同时形成侧墙结构和隔离图形结构，形成侧墙结构及隔离图形结构的步骤包括：

S302，于顶层介质层的侧壁形成第一牺牲层，并于第一介质层的侧壁形成第二牺牲层。

具体地，在顶层介质层302的侧壁形成第一牺牲层304、在第一介质层502的侧壁形成第二牺牲层504，即在电容接触孔208靠近顶层介质层302的侧壁形成第一牺牲层304，在电容接触孔208靠近第一介质层502的侧壁形成第二牺牲层504。典型的，第一牺牲层304和第二牺牲层504的上表面与顶层介质层302的上表面齐平，第一牺牲层304和第二牺牲层504的下表面与衬底202的上表面齐平，即第一牺牲层304和第二牺牲层504覆盖在顶层介质层302的侧壁和位线结构116位于衬底102上的部分的侧壁。在其中一个实施例中，第一牺牲层304和第二牺牲层504均为氧化硅层。

在其中一个实施例中，在形成第一牺牲层304和第二牺牲层504的同时还在隔离介质层402的侧壁形成第三牺牲层404，即在电容接触孔208靠近隔离介质层402的侧壁形成第三牺牲层404，第三牺牲层404的上表面与顶层介质层302的上表面齐平。在其中一个实施例中，第三牺牲层404为氧化硅层。

在其中一个实施例中，步骤S302之前还包括：在顶层介质层302的侧壁形成第三介质层，在第一介质层502的侧壁形成第四介质层的步骤，即在第一牺牲层304与电容接触孔208的侧壁之间形成有第三介质层，在第二牺牲层504与电容接触孔208之间的侧壁上形成有第四介质层。在其中一个实施例中，第三介质层和第四介质层均为氮化硅介质层。

在其中一个实施例中，在顶层介质层302的侧壁形成第三介质层，在第一介质层502的侧壁形成第四介质层的同时，在隔离介质层402的侧壁形成第五介质层，即在隔离介质层402形成电容接触孔208的侧壁上形成有第五介质层。在其中一个实施例中，第五介质层为氮化硅介质层。

S304，于第一牺牲层的侧壁形成侧墙介质层，并于第二牺牲层的侧壁形成第二介质层。

具体地，在第一牺牲层304的侧壁形成侧墙介质层306(例如氮化硅介质层)、在第二牺牲层504的侧壁形成第二介质层506(例如氮化硅介质层)，其中，侧墙介质层306和第二介质层506的上表面与顶层介质层302的上表面齐平。

在其中一个实施例中，在形成侧墙介质层306和第二介质层506的同时还在第三牺牲层404的侧壁形成第六介质层406(例如氮化硅介质层)。

S306，去除第一牺牲层及第二牺牲层以形成第一空气间隙及第二空气间隙。

具体地，去除侧墙介质层306与顶层介质层302之间的第一牺牲层304，形成第一空气间隙308的同时，去除第二介质层506与第一介质层502之间的第二牺牲层504，形成第二空气间隙508，其中，第一空气间隙308及侧墙介质层306构成侧墙结构310，侧墙结构310和顶层介质层302构成位线保护结构312；第一介质层502、第二空气间隙508及第二介质层506构成隔离图形结构510。

在第一牺牲层304与电容接触孔208的侧壁之间形成有第三介质层，第二牺牲层504与电容接触孔208的侧壁之间形成有第四介质层时，侧墙结构310包括第三介质层，隔离图形结构510包括第四介质层。

在其中一个实施例中，去除第一牺牲层304及第二牺牲层504以形成第一空气间隙308及第二空气间隙508的同时，去除第三牺牲层404，以形成第三空气间隙408，其中，第三空气间隙408和第六介质层406构成隔离侧墙结构410，隔离侧墙结构410和隔离介质层402构成位于相邻位线保护结构312之间的隔离介质结构412。在第三牺牲层404与电容接触孔208的侧壁之间形成有第五介质层时，隔离侧墙结构410包括第五介质层。

在其中一个实施例中，半导体结构的制备方法还包括：刻蚀去除衬底102中有源区上方的部分阻挡层110，使得电容接触孔208暴露出下方衬底中的有源区，从而实现后续形成的电容接触结构与有源区的电接触。

参见图15，为一实施例中形成电容接触结构后半导体结构的俯视示意图。参见图16，为一实施例中图15对应的半导体结构在形成导电填充层后沿AA’方向的剖面示意图。

如图15、图16所示，在其中一个实施例中，在形成侧墙结构310及隔离图形结构510之后还包括：于电容接触孔内形成电容接触结构。通过设置位线接触结构112的上表面低于衬底102的上表面，使得至少部分位线结构116位于沟槽104中，在位线结构116厚度D不变的情况下，需要填充的电容接触孔的深度变小，大大提高了电容接触结构的填充效果。

具体地，在形成侧墙结构310和隔离图形结构510之后在相邻位线保护结构312和相邻隔离图形结构510围合成的电容接触孔208中形成与衬底102中的有源区电接触的电容接触结构210，电容接触结构210的材料包括多晶硅结构。

在其中一个实施例中，电容接触结构210的上表面不低于顶层介质层302的上表面。

如图15、图16所示，在其中一个实施例中，电容接触结构210的上表面低于顶层介质层302的上表面，形成电容接触结构210之后还包括：于电容接触结构210上形成导电填充层212，导电填充层212包括钨填充层。

如图3、图15、图16所示，在其中一个实施例中，本发明提供了一种半导体结构，包括：

衬底102，该衬底102可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，衬底的构成材料选用单晶硅；

沟槽104，位于衬底104内；

位线接触结构112，位于沟槽104内，且位线接触结构112的上表面低于衬底102的上表面，位线接触结构112沿第一方向延伸；

位线结构116，位于位线接触结构112上，且至少部分位线结构116位于沟槽104内；

位线保护结构312，包括顶层介质层302及侧墙结构310，顶层介质层302位于位线结构116上，与位线结构116共同构成叠层结构；侧墙结构310覆盖叠层结构位于衬底102上的部分的侧壁，即侧墙结构310覆盖叠层结构的侧壁，且侧墙结构310的下表面与衬底102的上表面相齐平，侧墙结构310内具有第一空气间隙308；

隔离图形结构510，隔离图形结构510内具有第二空气间隙508，所述隔离图形结构510沿第二方向延伸，所述第二方向与所述第一方向相交，以于相邻位线保护结构312之间及相邻隔离图形结构510之间形成电容接触孔208。

在其中一个实施例中，半导体结构还包括：阻挡层110，例如包括氮化硅层的阻挡层110，位于衬底102上，电容接触结构210穿过阻挡层110与衬底102中有源区接触。

在其中一个实施例中，半导体结构还包括：侧壁保护层114，位于沟槽104的侧壁，在一些实施例中，侧壁保护层114的上表面与衬底104的上表面相齐平。在有些实施例中，所述侧壁保护层114包括TiN层。

在其中一个实施例中，半导体结构还包括：

隔离介质结构412，位于相邻位线保护结构312之间，包括隔离介质层402和隔离侧墙结构410，隔离介质层402位于衬底102上，隔离侧墙结构410覆盖隔离介质层402的侧壁，隔离侧墙结构410内具有第三空气间隙408，隔离介质结构412沿第一方向延伸，相邻位线保护结构312与隔离介质结构412之间及相邻隔离图形结构512之间形成电容接触孔208。在其中一个实施例中，隔离介质层402包括氮化硅介质层。

在其中一个实施例中，隔离侧墙结构410包括：第六介质层406(例如氮化硅介质层)，位于隔离介质层402的侧壁外侧，即第六介质层406位于隔离介质层402形成电容接触孔208的侧壁外侧，第三空气间隙408位于第六介质层406与隔离介质层402之间，即第六介质层406的下表面与衬底102的上表面相齐平。

在其中一个实施例中，隔离侧墙结构410还包括：第五介质层(例如氮化硅介质层)，位于隔离介质层402的侧壁，即位于隔离介质层402形成电容接触孔208的侧壁上。

在其中一个实施例中，半导体结构还包括侧壁保护层114，覆盖沟槽104的侧壁。在有些实施例中，所述侧壁保护层114包括TiN层。

在其中一个实施例中，位线接触结构112及位线结构116填满沟槽104，例如位线接触结构为多晶硅结构、位线结构116为钨位线结构。

在其中一个实施例中，位线结构116的上表面与衬底102的上表面相平齐。在其他实施例中，位线结构116的上表面高于衬底102的上表面。

在其中一个实施例中，侧墙结构310还包括：

侧壁介质层306，位于叠层结构位于衬底102上的部分的侧壁外侧；第一空气间隙308位于侧壁介质层306与叠层结构之间，即侧壁介质层306位于叠层结构的侧壁，并且侧壁介质层306的下表面与衬底102的上表面相齐平。在有些实施例中，侧壁介质层306包括氮化硅介质层。

在其中一个实施例中，侧墙结构310还包括：第三介质层，位于叠层结构位于衬底102上的部分的侧壁外侧，即第三介质层位于叠层结构形成电容接触孔208的侧壁上，即第一空气间隙308位于侧壁介质层306与第三介质层之间。在其中一个实施例中，第三介质层包括氮化硅介质层。

在其中一个实施例中，半导体结构还包括：

电容接触结构210，位于电容接触孔208内，电容接触结构210的材料包括多晶硅结构。

在其中一个实施例中，隔离图形结构510还包括：

第一介质层502；

第二介质层506，位于第一介质层502相对的两侧；第二空气间隙508位于第一介质层502与第二介质层506之间。

在其中一个实施例中，隔离图形结构510还包括：第四介质层，位于第一介质层502相对的两侧，即第四介质层位于第一介质层502形成电容接触孔208的侧壁上，第二空气间隙508位于第四介质层与第二介质层506之间。在其中一个实施例中，第四介质层包括氮化硅介质层。

在其中一个实施例中，电容接触结构210的上表面不低于顶层介质层302的上表面。

在其中一个实施例中，电容接触结构210的上表面低于顶层介质层302的上表面，半导体结构还包括导电填充层212，位于电容接触结构210上，导电填充层212包括钨填充层。

在其中一个实施例中，第一介质层502、顶层介质层302、第二介质层506均包括氮化硅介质层。

上述半导体结构，在衬底中的沟槽内形成至少部分位于沟槽内的位线结构，所述位线结构沿第一方向延伸，位线结构和位于位线结构上的顶层介质层共同构成叠层结构，在叠层结构位于衬底上的部分的侧壁覆盖有侧墙结构，该侧墙结构内开设有第一空气间隙，在于第一方向相交的第二方向形成沿第二方向延伸的隔离图形结构，隔离图形结构内开设有第二空气间隙，邻位线保护结构之间及相邻隔离图形结构之间形成有电容接触孔，使得位线结构和位于相邻位线结构之间的电容接触结构之间通过开设有第一空气间隙的侧墙结构间隔开来，电容接触结构与电容接触结构之间通过开设有第二空气间隙的隔离图形结构间隔开来，而空气具有良好的绝缘性和较小的介电系数，在保证位线结构与电容接触结构之间、电容接触结构与电容接触结构之间的感应电荷效应不变的情况下，可以进一步减小电容接触结构所在电容接触孔的尺寸。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种半导体结构，其特征在于，包括：

衬底；

沟槽，位于所述衬底内；

位线接触结构，位于所述沟槽内，且所述位线接触结构的上表面低于所述衬底的上表面，所述位线接触结构沿第一方向延伸；

位线结构，位于所述位线接触结构上，且至少部分位于所述沟槽内；

位线保护结构，包括顶层介质层及侧墙结构，所述顶层介质层位于所述位线结构上，与所述位线结构共同构成叠层结构；所述侧墙结构覆盖所述叠层结构位于所述衬底上的部分的侧壁，所述侧墙结构内具有第一空气间隙；

隔离图形结构，所述隔离图形结构内具有第二空气间隙，所述隔离图形结构沿第二方向延伸，所述第二方向与所述第一方向相交，以于相邻所述位线保护结构之间及相邻所述隔离图形结构之间形成电容接触孔；

其中，所述侧墙结构还包括：侧壁介质层，位于所述叠层结构位于所述衬底上的部分的侧壁外侧；所述第一空气间隙位于所述侧壁介质层与所述叠层结构之间；第一空气间隙和第二空气间隙形成围绕电容接触孔的闭环。

2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括侧壁保护层，覆盖所述沟槽的侧壁。

3.根据权利要求2所述的半导体结构，其特征在于，所述位线接触结构及所述位线结构填满所述沟槽。

4.根据权利要求3所述的半导体结构，其特征在于，所述位线结构的上表面与所述衬底的上表面相平齐。

5.根据权利要求1至4中任一项所述的半导体结构，其特征在于，还包括：

电容接触结构，位于所述电容接触孔内。

6.根据权利要求1所述的半导体结构，其特征在于，所述隔离图形结构还包括：

第一介质层；

第二介质层，位于所述第一介质层相对的两侧；所述第二空气间隙位于所述第一介质层与所述第二介质层之间。

7.根据权利要求5所述的半导体结构，其特征在于，所述电容接触结构的上表面低于所述顶层介质层的上表面，所述半导体结构还包括导电填充层，位于所述电容接触结构上。

8.根据权利要求1所述的半导体结构，其特征在于，还包括：

隔离介质结构，位于相邻位线保护结构之间，包括隔离介质层和隔离侧墙结构，隔离介质层位于所述衬底上，所述隔离侧墙结构覆盖所述隔离介质层的侧壁，所述隔离侧墙结构内具有第三空气间隙，所述隔离介质结构沿第一方向延伸，相邻所述位线保护结构与隔离介质结构之间及相邻隔离图形结构之间形成所述电容接触孔。

9.一种半导体结构的制备方法，其特征在于，包括：

提供衬底；

于所述衬底内形成沟槽；

于所述沟槽内形成位线接触结构，所述位线接触结构的上表面低于所述衬底的上表面，所述位线接触结构沿第一方向延伸；

于所述位线接触结构上形成位线结构，所述位线结构至少部分位于所述沟槽内；

于所述位线结构上形成顶层介质层，所述顶层介质层与所述位线结构共同构成叠层结构；

形成侧墙结构，所述侧墙结构覆盖所述叠层结构位于所述衬底上的部分的侧壁，所述侧墙结构内具有第一空气间隙；所述侧墙结构及所述顶层介质层构成位线保护结构；

形成隔离图形结构，所述隔离图形结构内具有第二空气间隙，所述隔离图形结构沿第二方向延伸，所述第二方向与所述第一方向相交，相邻所述位线保护结构之间及相邻所述隔离图形结构之间形成电容接触孔；

其中，所述侧墙结构还包括：侧壁介质层，位于所述叠层结构位于所述衬底上的部分的侧壁外侧；所述第一空气间隙位于所述侧壁介质层与所述叠层结构之间；第一空气间隙和第二空气间隙形成围绕电容接触孔的闭环。

10.根据权利要求9所述的制备方法，其特征在于，于所述沟槽内形成所述位线接触结构之前还包括：

于所述沟槽的侧壁形成侧壁保护层。

11.根据权利要求9所述的制备方法，其特征在于，形成所述顶层介质层的同时还形成第一介质层，所述第一介质层沿第二方向延伸；形成所述顶层介质层及所述第一介质层的步骤包括：

于所述衬底上形成第一介质材料层；

图形化所述第一介质材料层，以形成所述第一介质层及所述顶层介质层。

12.根据权利要求11所述的制备方法，其特征在于，同时形成所述侧墙结构和所述隔离图形结构，形成所述侧墙结构及所述隔离图形结构的步骤包括：

于所述顶层介质层的侧壁形成第一牺牲层，并于所述第一介质层的侧壁形成第二牺牲层；

于所述第一牺牲层的侧壁形成侧墙介质层，并于所述第二牺牲层的侧壁形成第二介质层；

去除所述第一牺牲层及所述第二牺牲层以形成所述第一空气间隙及所述第二空气间隙；

其中，所述第一空气间隙及所述侧墙介质层构成所述侧墙结构，所述第一介质层、所述第二空气间隙及所述第二介质层构成所述隔离图形结构。

13.根据权利要求9所述的制备方法，其特征在于，在形成所述侧墙结构及所述隔离图形结构之后还包括：

于所述电容接触孔内形成电容接触结构。

14.根据权利要求13所述的制备方法，其特征在于，所述电容接触结构的上表面低于所述顶层介质层的上表面，形成所述电容接触结构之后还包括：

于所述电容接触结构上形成导电填充层。

15.根据权利要求9所述的制备方法，其特征在于，所述位线结构的上表面与所述衬底的上表面相平齐。

Images