CN113517233A - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN113517233A CN113517233A CN202110790812.0A CN202110790812A CN113517233A CN 113517233 A CN113517233 A CN 113517233A CN 202110790812 A CN202110790812 A CN 202110790812A CN 113517233 A CN113517233 A CN 113517233A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- bit line
- line contact
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 67
- 238000005530 etching Methods 0.000 claims abstract description 53
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 31
- 239000007789 gas Substances 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 14
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000010494 dissociation reaction Methods 0.000 claims description 6
- 230000005593 dissociations Effects 0.000 claims description 6
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- 238000007789 sealing Methods 0.000 abstract description 4
- 230000001934 delay Effects 0.000 abstract description 3
- 239000011800 void material Substances 0.000 abstract description 3
- 238000011049 filling Methods 0.000 description 14
- 230000000873 masking effect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
Abstract
本发明涉及一种半导体结构及其制备方法，包括：提供基底，所述基底中形成有浅槽隔离结构，浅槽隔离结构于基底内隔离出若干个间隔排布的有源区；于基底上形成图形化掩膜结构；图形化掩膜结构包括自基底向上依次层叠的第一掩膜层及第二掩膜层；进行刻蚀工艺，以使第一掩膜层的侧壁内凹；基于图形化掩膜结构对基底进行图形化处理，以于基底内形成暴露出有源区的位线接触孔；于位线接触孔中形成位线接触结构。在形成构成位线接触结构的位线接触材料时，第一掩膜层的侧壁内凹延迟了位线接触材料在第一掩膜层位置的“封口”时间，使得位线接触材料(位线接触结构)中不会形成空洞或缝隙。
Description
技术领域
本申请涉及集成电路技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
典型的位线接触孔的掩膜图形结构是由多层不同材料构成的图形化掩膜层堆叠而成的，在位线接触孔中沉积位线接触材料层时，由于位线接触材料在不同材质构成的掩膜层上的沉积速率不同，会出现位线接触材料在位线接触孔中间位置提前“封口”而形成具有空洞或缝隙的位线接触材料层，进而得到具有空洞或缝隙的位线接触结构，而空洞或缝隙的存在会影响位线接触结构的电阻，进而影响位线结构的导电电阻，如何消除位线接触结构中的空洞或缝隙成为亟需解决的问题。
发明内容
本申请实施例提供了一种半导体结构及其制备方法，可以优化位线接触结构，消除位线接触结构中的空洞或缝隙。
一种半导体结构的制备方法，包括：
提供基底，所述基底中形成有浅槽隔离结构，浅槽隔离结构于基底内隔离出若干个间隔排布的有源区；
于基底上形成图形化掩膜结构；图形化掩膜结构包括自基底向上依次层叠的第一掩膜层及第二掩膜层；
进行刻蚀工艺，以使第一掩膜层的侧壁内凹；
基于图形化掩膜结构对基底进行图形化处理，以于基底内形成暴露出有源区的位线接触孔；
于位线接触孔中形成位线接触结构。
在其中一个实施例中，刻蚀工艺包括横向刻蚀工艺。
在其中一个实施例中，刻蚀工艺的刻蚀气体至少包括氯气、溴化氢气体及六氟化硫气体中的一种。
在其中一个实施例中，刻蚀工艺的解离功率为300瓦～400瓦。
在其中一个实施例中，位线接触结构与第一掩膜层的材料均为多晶硅。
在其中一个实施例中，于基底上形成图形化掩膜结构的步骤包括：
于基底上形成刻蚀停止层；
于刻蚀停止层的上表面形成图形化掩膜结构。
在其中一个实施例中，刻蚀工艺刻蚀第一掩膜层的刻蚀速率与刻蚀所述刻蚀停止层的刻蚀速率的比值不小于15。
在其中一个实施例中，位线接触孔贯穿刻蚀停止层且延伸至有源区内。
在其中一个实施例中，于刻蚀停止层的上表面形成图形化掩膜结构的步骤包括：
于基底上依次形成第一掩膜材料层和第二掩膜材料层；
于第二掩膜材料层上形成第一图形化掩膜层；
基于第一图形化掩膜层对第二掩膜材料层进行图形化处理，以得到第二掩膜层；
基于第二掩膜层对第一掩膜材料层进行图形化处理，以得到第一掩膜层。
在其中一个实施例中，采用干法刻蚀工艺基于第二掩膜层对第一掩膜材料层进行图形化处理，以得到第一掩膜层。
在其中一个实施例中，干法刻蚀工艺的解离功率为600瓦～700瓦，干法刻蚀工艺的偏压功率为200瓦～300瓦。
在其中一个实施例中，干法刻蚀工艺的刻蚀气体包括溴化氢气体、氦气和氧气。
在其中一个实施例中，第一掩膜层的材料为多晶硅，第二掩膜层的材料为氧化硅，图形化掩膜结构还包括形成于第二掩膜层上的旋涂硬掩膜层；
基于图形化掩膜结构对基底进行图形化处理，以于基底内形成暴露出有源区的位线接触孔包括：
去除旋涂硬掩膜层及部分第二掩膜层，以得到预设厚度的氧化硅层。
在其中一个实施例中，于位线接触孔中形成位线接触结构包括：
于基底上形成位线接触材料层，位线接触材料层填满位线接触孔且覆盖氧化硅层的上表面；
刻蚀去除高于氧化硅层下表面的位线接触材料层，得到位线接触层；
以氧化硅层为掩膜，对位线接触层进行离子注入，以形成掺杂的位线接触结构；
去除氧化硅层。
本申请还提供一种半导体结构，所述半导体结构采用如上所述的半导体结构的制备方法而得到。
上述半导体结构及制备方法，首先在基底上形成图形化掩膜结构，所述图形化掩膜结构包括自基底向上依次层叠的第一掩膜层及第二掩膜层；其次通过刻蚀工艺使得第一掩膜层的侧壁内凹，再次基于图形化掩膜结构对基底进行图形化图形，于基底中形成暴露有源区的位线接触孔，然后在位线接触孔中形成位线接触结构，在形成构成位线接触结构的位线接触材料时，第一掩膜层的侧壁内凹延迟了位线接触材料在第一掩膜层位置的“封口”时间，使得位线接触材料(位线接触结构)中不会形成空洞或缝隙。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中半导体结构的制备方法的流程示意图；
图2为一实施例中基底的俯视示意图；
图3为图2对应的基底沿AA方向的剖面示意图；
图4为一实施例中于基底上形成图形化掩膜结构的流程示意图；
图5为一实施例中于刻蚀停止层的上表面形成图形化掩膜结构的流程示意图；
图6为图3对应的一实施例中形成图形化掩膜结构之前半导体结构的剖面示意图；
图7为图6对应的一实施例中形成图形化掩膜结构之前半导体结构的剖面示意图；
图8为一实施例中步骤S106后半导体结构的剖面示意图；
图9为一实施例中形成位线接触孔后半导体结构的剖面示意图；
图10为一实施例中于位线接触孔中形成位线接触结构的流程示意图；
图11为图9对应的一实施例中形成位线接触结构后半导体结构的剖面示意图。
元件标号说明：
100、基底；102、浅槽隔离结构；104、有源区；106、埋入式字线结构；108、刻蚀停止层；110、第一图形化掩膜层；112、图形化掩膜结构；114、位线接触结构；202、隔离阻挡层；204、字线保护层；206、字线导线层；208、填充层；210、位线掩膜层；212、旋涂硬掩膜层；214、第二掩膜层；216、第一掩膜层；218、位线接触孔；302、第一掩膜材料层；304、第二掩膜材料层；306、第一填充层；308、第二填充层；310、旋涂硬掩膜材料层；312、硬掩膜材料层；314、侧壁。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
图1为一实施例中半导体结构的制备方法的流程示意图。如退1所示，在本实施例中，半导体结构的制备方法包括：
S102，提供基底100，所述基底100包括浅槽隔离结构102和有源区104。
具体地，提供基底100，所述基底100中形成有浅槽隔离结构102，浅槽隔离结构102于基底100内隔离出若干个间隔排布的有源区104；该基底100可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，基底100的构成材料选用单晶硅。
S104，于基底100上形成图形化掩膜结构112，图形化掩膜结构112包括自基底100向上依次层叠的第一掩膜层216及第二掩膜层214。
具体地，在基底100上形成图形化掩膜结构112，该图形化掩膜结构112定义出位线接触结构的形状和位置，该图形化掩膜结构112包括自基底100向上依次层叠的第一掩膜层216和第二掩膜层214，可以理解的是，第一掩膜层216和第二掩膜层214的形状和位置相同。
S106，进行刻蚀工艺，以使第一掩膜层216的侧壁314内凹。
具体地，进行刻蚀工艺，使得第一掩膜层216的侧壁314内凹，得到新的第一掩膜层216，其中，第一掩膜层216的内壁的延伸方向与图形化掩膜结构112定义的位线接触结构114对应的位线结构的延伸方向相交。
S108，基于图形化掩膜结构112对基底100进行图形化处理，以于基底100内形成暴露出有源区104的位线接触孔218。
具体地，以新的第一掩膜层216和第二掩膜层214构成的图形化掩膜结构112为掩膜，对基底100进行图形化处理，在基底100内形成暴露出有源区104的位线接触孔218。
S110，于位线接触孔218中形成位线接触结构114。
具体地，在位线接触孔218中填充形成位线接触结构114，位线接触结构114的材料包括氮化钛材料、金属钛材料、金属钨材料以及掺杂多晶硅材料中的至少一种。
上述半导体结构的制备方法，首先在基底100上形成图形化掩膜结构112，所述图形化掩膜结构112包括自基底100向上依次层叠的第一掩膜层216及第二掩膜层214；其次通过刻蚀工艺使得第一掩膜层216的侧壁314内凹，再次基于图形化掩膜结构112对基底100进行图形化图形，于基底100中形成暴露有源区104的位线接触孔218，然后在位线接触孔218中形成位线接触结构114，在形成构成位线接触结构114的位线接触材料时，第一掩膜层216的侧壁314内凹延迟了位线接触材料在第一掩膜层216位置的“封口”时间，使得位线接触材料(位线接触结构114)中不会形成空洞或缝隙。
图2为一实施例中基底100的俯视示意图。图3为图2对应的基底100沿AA方向的剖面示意图，其中，AA方向与字线结构的延伸方向相交。如图2、图3所示，在本实施例中，基底100中形成有浅槽隔离结构102，浅槽隔离结构102于基底100内隔离出若干个间隔排布的有源区104。基底100中形成有埋入式字线结构106，相邻埋入式字线结构106之间通过浅沟槽隔离结构隔离。进一步地，埋入式字线结构106包括自下而上叠置的字线导线层206、字线保护层204，以及隔离阻挡层202，其中隔离阻挡层202位于字线导电层与有源区104之间以及字线保护层204与有源区104之间。
图4为一实施例中于基底100上形成图形化掩膜结构112的流程示意图。图5为一实施例中于刻蚀停止层108的上表面形成图形化掩膜结构112的流程示意图。图6为图3对应的一实施例中形成图形化掩膜结构112之前半导体结构的剖面示意图。图7为图6对应的一实施例中形成图形化掩膜结构112之前半导体结构的剖面示意图。如图4所示，在其中一个实施例中，于基底100上形成图形化掩膜结构112的步骤包括步骤S202-S204。
S202，于基底100上形成刻蚀停止层108。
如图6所示，具体的步骤S204包括，于基底100上形成刻蚀停止层108，进一步地，刻蚀停止层108位于基底100的上表面。更进一步地，刻蚀停止层108的构成材料包括氧化物、氮化物、氮氧化物中的一种或多种，其中，氧化物包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物包括氮化硅(SiN)；氮氧化物包括氮氧化硅(SiON)。典型地，刻蚀停止层108包括位于基底100102上表面的二氧化硅层。进一步地，刻蚀停止层108还包括位于二氧化硅层上表面的氮化硅层。
S204，于刻蚀停止层108的上表面形成图形化掩膜结构112。
如图5、图6所示，在其中一个实施例中，步骤S204包括：
S302，于刻蚀停止层108的上表面依次形成第一掩膜材料层302和第二掩膜材料层304。
如图6所示，具体地，第一步，通过沉积工艺在刻蚀阻挡层的上表面形成第一掩膜材料层302，进一步地，第一掩膜材料层302的材料包括多晶硅。第二步，在第一掩膜材料层302的上表面形成第二掩膜材料层304，进一步地，第二掩膜材料层304的材料包括氧化硅。
在其中一个实施例中，图形化掩膜结构112还包括位于第二掩膜层214上的旋涂硬掩膜层212。进一步地，旋涂硬掩膜层212位于第二掩膜层214的上表面。步骤S302之后还包括于第二掩膜材料层304的上表面形成旋涂硬掩膜材料层310。更进一步地，于第二掩膜材料层304的上表面形成旋涂硬掩膜材料层310之后还包括于旋涂硬掩膜材料层310的上表面形成硬掩膜材料层312，例如氮氧化硅材料层。
S304，于第二掩膜材料层304上形成第一图形化掩膜层110。
具体地，在第二掩膜材料层304上形成第一图形化掩膜层110，所述第一图形化掩膜层110定义出位线接触结构114的形状及位置。继续参考图6，在本实施例中，第一图形化掩膜层110包括与位线接触结构114形状和位置相同的填充层208、以及位于填充层208之间的位线掩膜层210，位线掩膜层210用来做刻蚀保护层，位线掩膜层210的材料包括氧化硅。进一步地，填充层208包括位于第二掩膜材料层304上的第一填充层306以及位于第一填充层306上表面的第二填充层308。更进一步地，第一填充层306的材料为旋涂硬掩膜材(SOC)、第二填充层308的材料为氮氧化硅。
S306，基于第一图形化掩膜层110对第二掩膜材料层304进行图形化处理，以得到第二掩膜层214。
具体地，如图6、图7所示，第一步，首先，基于第一图形化掩膜层110对硬掩膜材料层312进行图形化处理，去除填充层208及填充层208覆盖的硬掩膜材料层312，得到由位线保护层覆盖的硬掩膜材料层312构成的第一硬掩膜层。第二步，基于第一硬掩膜层对旋涂硬掩膜材料层310进行图形化处理，得到与位线保护层形状和位置相同的旋涂硬掩膜层212。第三步，基于旋涂硬掩膜层212对第二掩膜材料层304进行图形化处理，得到与旋涂硬掩膜层212形状和位置相同的第二掩膜层214，其中，旋涂硬掩膜层212和第二掩膜层214的形状和位置与位线保护层相同。其中，位线保护层和第一硬掩膜层可以单独去除，也可以在形成旋涂硬掩膜层212和第二掩膜层214的步骤中去除，在此不做限制。
S308，基于第二掩膜层214对第一掩膜材料层302进行图形化处理，以得到第一掩膜层216。
如图6、图7所示，以第二掩膜层214(以及旋涂硬掩膜层212)为掩膜，对第一掩膜材料层302进行图形化处理，得到与第二掩膜层214形状和位置相同的第一掩膜层216，此时，形成包括旋涂硬掩膜层212、第二掩膜层214和第一掩膜层216的图形化掩膜结构112。
在其中一个实施例中，采用干法刻蚀工艺基于第二掩膜层214对第一掩膜材料层302进行图形化处理，以得到第一掩膜层216。
在其中一个实施例中，干法刻蚀工艺的解离功率(Source Power)为600瓦～700瓦，例如600瓦、610瓦、640瓦、650瓦、670瓦、700瓦等，干法刻蚀工艺的偏压功率(BiasPower)为200瓦～300瓦，例如200瓦、210瓦、230瓦、250瓦、270瓦、300瓦等。
在其中一个实施例中，干法刻蚀工艺的刻蚀气体包括溴化氢气体、氦气和氧气。
在另一个实施例中，采用湿法刻蚀工艺基于第二掩膜层214对第一掩膜材料层302进行图形化处理，以得到第一掩膜层216。
图8为一实施例中步骤S106后半导体结构的剖面示意图。如图8所示，以图形化掩膜结构112(旋涂硬掩膜层212、第二掩膜层214和第一掩膜层216)为掩膜进行刻蚀工艺，使得第一掩膜层216的侧壁314内凹，其中，刻蚀工艺沿平行于衬底的方向(如X方向)的刻蚀速率大于沿Y方向的刻蚀速率，Y方向为垂直衬底方向，X方向可以为位线接触结构114上形成的位线结构的延伸方向，Y方向垂直于X方向。在其中一个实施例中，刻蚀工艺刻蚀第一掩膜层216的刻蚀速率与刻蚀所述刻蚀停止层108的刻蚀速率的比值不小于15。
在其中一个实施例中，刻蚀工艺包括横向刻蚀工艺。当刻蚀工艺为等离子干法刻蚀工艺时，刻蚀工艺为0能量高浓度的等离子体干法蚀刻工艺。
在其中一个实施例中，刻蚀工艺的刻蚀气体至少包括氯气、溴化氢气体及六氟化硫气体中的一种。
在其中一个实施例中，刻蚀工艺的解离功率为300瓦～400瓦，例如300瓦、320瓦、340瓦、360瓦、380瓦、400瓦等。
在其中一个实施例中，位线接触结构114与第一掩膜层216的材料均为多晶硅。
图9为一实施例中形成位线接触孔218后半导体结构的剖面示意图。如图9所示，以图形化掩膜结构112为掩膜对基底100进行图形化处理，在基底100内形成暴露出有源区104的位线接触孔218。进一步地，位线接触孔218贯穿刻蚀停止层108且延伸至有源区104内。更进一步地，位线接触孔218贯穿刻蚀停止层108暴露出有源区104的上表面，即位线接触孔218的下表面与刻蚀停止层108的下表面相齐平。
如图9所示，在其中一个实施例中，第一掩膜层216的材料为多晶硅，第二掩膜层214的材料为氧化硅，图形化掩膜结构112还包括形成于第二掩膜层214上的旋涂硬掩膜层212；基于图形化掩膜结构112对基底100进行图形化处理，以于基底100内形成暴露出有源区104的位线接触孔218之前还包括：去除旋涂硬掩膜层212及部分第二掩膜层214，以得到预设厚度的氧化硅层(第二掩膜层214)，其中，预设厚度指的是在注入形成掺杂的位线接触结构114时，能作为掩膜的氧化硅层的厚度。
进一步地，第一掩膜层216的材料为多晶硅，第二掩膜层214的材料为氧化硅，图形化掩膜结构112还包括形成于第二掩膜层214上的旋涂硬掩膜层212；基于图形化掩膜结构112对基底100进行图形化处理，以于基底100内形成暴露出有源区104的位线接触孔218之后还包括：去除旋涂硬掩膜层212及部分第二掩膜层214，以得到预设厚度的氧化硅层(第二掩膜层214)，其中，预设厚度指的是在注入形成掺杂的位线接触结构114时，能作为掩膜的氧化硅层的厚度。
更进一步地，第一掩膜层216的材料为多晶硅，第二掩膜层214的材料为氧化硅，图形化掩膜结构112还包括形成于第二掩膜层214上的旋涂硬掩膜层212；基于图形化掩膜结构112对基底100进行图形化处理，以于基底100内形成暴露出有源区104的位线接触孔218过程中同时去除旋涂硬掩膜层212及部分第二掩膜层214，以得到预设厚度的氧化硅层(第二掩膜层214)，其中，预设厚度指的是在注入形成掺杂的位线接触结构114时，能作为掩膜的氧化硅层的厚度。
图10为一实施例中于位线接触孔218中形成位线接触结构114的流程示意图。图11为图9对应的一实施例中形成位线接触结构114后半导体结构的剖面示意图。如图10、图11所示，在其中一个实施例中，于位线接触孔218中形成位线接触结构114包括：
S402，于基底100上形成位线接触材料层。
具体地，在基地上形成位线接触材料层，位线接触材料层填满位线接触孔218且覆盖氧化硅层的上表面；即位线接触材料层的上表面高于氧化硅层(预设厚度的第二掩膜层214)的上表面。
S404，刻蚀去除高于氧化硅层下表面的位线接触材料层，得到位线接触层。
具体地，刻蚀去除位于氧化硅层(预设厚度的第二掩膜层214)下表面以上的位线接触材料层，得到上表面与氧化硅层(预设厚度的第二掩膜层214)的下表面相齐平的位线接触层。
S406，以氧化硅层为掩膜，进行离子注入，形成掺杂的位线接触结构114。
具体地，以氧化硅层为掩膜，对位线接触层进行离子注入，形成掺杂的位线接触结构114，在实际应用中，根据需要选择离子注入的掺杂类型和掺杂浓度。
进一步地，形成位线接触结构114之后还包括去除氧化硅层的步骤。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
本申请还提供一种半导体结构，所述半导体结构采用如上所述的半导体结构的制备方法而得到。
在其中一个实施例中，半导体结构包括存储器件。
本申请还提供一种电子设备，所述电子设备包括上述半导体结构。
上述半导体结构，首先在基底100上形成图形化掩膜结构112，所述图形化掩膜结构112包括自基底100向上依次层叠的第一掩膜层216及第二掩膜层214；其次通过刻蚀工艺使得第一掩膜层216的侧壁314内凹，再次基于图形化掩膜结构112对基底100进行图形化图形，于基底100中形成暴露有源区104的位线接触孔218，然后在位线接触孔218中形成位线接触结构114，在形成构成位线接触结构114的位线接触材料时，第一掩膜层216的侧壁314内凹延迟了位线接触材料在第一掩膜层216位置的“封口”时间，使得位线接触材料(位线接触结构114)中不会形成空洞或缝隙。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (15)
1.一种半导体结构的制备方法，其特征在于，包括：
提供基底，所述基底中形成有浅槽隔离结构，所述浅槽隔离结构于所述基底内隔离出若干个间隔排布的有源区；
于所述基底上形成图形化掩膜结构；所述图形化掩膜结构包括自基底向上依次层叠的第一掩膜层及第二掩膜层；
进行刻蚀工艺，以使所述第一掩膜层的侧壁内凹；
基于所述图形化掩膜结构对所述基底进行图形化处理，以于所述基底内形成暴露出所述有源区的位线接触孔；
于所述位线接触孔中形成位线接触结构。
2.根据权利要求1所述的制备方法，其特征在于，所述刻蚀工艺包括横向刻蚀工艺。
3.根据权利要求2所述的制备方法，其特征在于，所述刻蚀工艺的刻蚀气体至少包括氯气、溴化氢气体及六氟化硫气体中的一种。
4.根据权利要求2所述的制备方法，其特征在于，所述刻蚀工艺的解离功率为300瓦～400瓦。
5.根据权利要求1所述的制备方法，其特征在于，所述位线接触结构与所述第一掩膜层的材料均为多晶硅。
6.根据权利要求1所述的制备方法，其特征在于，所述于所述基底上形成图形化掩膜结构的步骤包括：
于所述基底上形成刻蚀停止层；
于所述刻蚀停止层的上表面形成所述图形化掩膜结构。
7.根据权利要求6所述的制备方法，其特征在于，所述刻蚀工艺刻蚀所述第一掩膜层的刻蚀速率与刻蚀所述刻蚀停止层的刻蚀速率的比值不小于15。
8.根据权利要求6所述的制备方法，其特征在于，所述位线接触孔贯穿所述刻蚀停止层且延伸至所述有源区内。
9.根据权利要求6所述的制备方法，其特征在于，所述于所述刻蚀停止层的上表面形成所述图形化掩膜结构的步骤包括：
于所述刻蚀停止层的上表面依次形成第一掩膜材料层和第二掩膜材料层；
于所述第二掩膜材料层上形成第一图形化掩膜层；
基于所述第一图形化掩膜层对所述第二掩膜材料层进行图形化处理，以得到所述第二掩膜层；
基于所述第二掩膜层对所述第一掩膜材料层进行图形化处理，以得到所述第一掩膜层。
10.根据权利要求9所述的制备方法，其特征在于，采用干法刻蚀工艺基于所述第二掩膜层对所述第一掩膜材料层进行图形化处理，以得到所述第一掩膜层。
11.根据权利要求10所述的制备方法，其特征在于，所述干法刻蚀工艺的解离功率为600瓦～700瓦，所述干法刻蚀工艺的偏压功率为200瓦～300瓦。
12.根据权利要求11所述的制备方法，其特征在于，所述干法刻蚀工艺的刻蚀气体包括溴化氢气体、氦气和氧气。
13.根据权利要求1所述的制备方法，其特征在于，所述第一掩膜层的材料为多晶硅，所述第二掩膜层的材料为氧化硅，所述图形化掩膜结构还包括形成于所述第二掩膜层上的旋涂硬掩膜层；
所述基于所述图形化掩膜结构对所述基底进行图形化处理，以于所述基底内形成暴露出所述有源区的位线接触孔，包括：
去除旋涂硬掩膜层及部分所述第二掩膜层，以得到预设厚度的氧化硅层。
14.根据权利要求13所述的制备方法，其特征在于，于所述位线接触孔中形成位线接触结构，包括：
于所述基底上形成位线接触材料层，所述位线接触材料层填满所述位线接触孔且覆盖所述氧化硅层的上表面；
刻蚀去除高于所述氧化硅层下表面的所述位线接触材料层，得到位线接触层；
以所述氧化硅层为掩膜，对所述位线接触层进行离子注入，以形成掺杂的位线接触结构；
去除所述氧化硅层。
15.一种半导体结构，其特征在于，所述半导体结构采用如权利要求1-14所述的半导体结构的制备方法而得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110790812.0A CN113517233B (zh) | 2021-07-13 | 2021-07-13 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110790812.0A CN113517233B (zh) | 2021-07-13 | 2021-07-13 | 半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517233A true CN113517233A (zh) | 2021-10-19 |
| CN113517233B CN113517233B (zh) | 2024-03-29 |
Family
ID=78066871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110790812.0A Active CN113517233B (zh) | 2021-07-13 | 2021-07-13 | 半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517233B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023077666A1 (zh) * | 2021-11-08 | 2023-05-11 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN117529101A (zh) * | 2024-01-03 | 2024-02-06 | 长鑫新桥存储技术有限公司 | 半导体结构及其制作方法 |
| WO2024077728A1 (zh) * | 2022-10-11 | 2024-04-18 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| CN117529101B (zh) * | 2024-01-03 | 2024-05-14 | 长鑫新桥存储技术有限公司 | 半导体结构及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108269805A (zh) * | 2016-12-30 | 2018-07-10 | 联华电子股份有限公司 | 半导体存储装置以及其制作方法 |
| CN108962894A (zh) * | 2018-06-22 | 2018-12-07 | 长鑫存储技术有限公司 | 一种填充沟槽形成触点的方法 |
| CN109148376A (zh) * | 2017-06-28 | 2019-01-04 | 长鑫存储技术有限公司 | 存储器及其形成方法、半导体器件 |
| CN208460764U (zh) * | 2018-06-22 | 2019-02-01 | 长鑫存储技术有限公司 | 一种动态随机存取存储器的晶体管触点结构 |
| CN110797340A (zh) * | 2018-08-03 | 2020-02-14 | 长鑫存储技术有限公司 | 半导体存储器 |
| US20210082923A1 (en) * | 2019-09-17 | 2021-03-18 | Fujian Jinhua Integrated Circuit Co., Ltd. | Semiconductor device, method of fabricating same and memory |
-
2021
- 2021-07-13 CN CN202110790812.0A patent/CN113517233B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108269805A (zh) * | 2016-12-30 | 2018-07-10 | 联华电子股份有限公司 | 半导体存储装置以及其制作方法 |
| CN109148376A (zh) * | 2017-06-28 | 2019-01-04 | 长鑫存储技术有限公司 | 存储器及其形成方法、半导体器件 |
| CN108962894A (zh) * | 2018-06-22 | 2018-12-07 | 长鑫存储技术有限公司 | 一种填充沟槽形成触点的方法 |
| CN208460764U (zh) * | 2018-06-22 | 2019-02-01 | 长鑫存储技术有限公司 | 一种动态随机存取存储器的晶体管触点结构 |
| CN110797340A (zh) * | 2018-08-03 | 2020-02-14 | 长鑫存储技术有限公司 | 半导体存储器 |
| US20210082923A1 (en) * | 2019-09-17 | 2021-03-18 | Fujian Jinhua Integrated Circuit Co., Ltd. | Semiconductor device, method of fabricating same and memory |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023077666A1 (zh) * | 2021-11-08 | 2023-05-11 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| WO2024077728A1 (zh) * | 2022-10-11 | 2024-04-18 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| CN117529101A (zh) * | 2024-01-03 | 2024-02-06 | 长鑫新桥存储技术有限公司 | 半导体结构及其制作方法 |
| CN117529101B (zh) * | 2024-01-03 | 2024-05-14 | 长鑫新桥存储技术有限公司 | 半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517233B (zh) | 2024-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9875929B1 (en) | Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof | |
| US9786681B1 (en) | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure | |
| EP3286785B1 (en) | Method of fabricating a three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors | |
| US10319680B1 (en) | Metal contact via structure surrounded by an air gap and method of making thereof | |
| US6849919B2 (en) | Method of fabricating a semiconductor device with a trench isolation structure and resulting semiconductor device | |
| KR100473733B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US20010046777A1 (en) | Method for forming a dielectric layer | |
| KR102482369B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20160284726A1 (en) | Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device | |
| KR20070105376A (ko) | 리세스된 액세스 디바이스 형성 방법 | |
| CN112992905B (zh) | 存储器件电容接点结构及其制备方法 | |
| US20070190725A1 (en) | Methods of Manufacturing Semiconductor devices Having Buried Bit Lines | |
| US11398496B2 (en) | Three-dimensional memory device employing thinned insulating layers and methods for forming the same | |
| US10770464B2 (en) | Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same | |
| CN113517233B (zh) | 半导体结构及其制备方法 | |
| US8026604B2 (en) | Semiconductor devices having contact holes including protrusions exposing contact pads | |
| US20210351109A1 (en) | Three-dimensional memory device with a dielectric isolation spacer and methods of forming the same | |
| US6214662B1 (en) | Forming self-align source line for memory array | |
| CN112768462B (zh) | 三维存储器及其制备方法 | |
| KR100570114B1 (ko) | 자기 정렬 매립형 극판 | |
| US8823107B2 (en) | Method for protecting the gate of a transistor and corresponding integrated circuit | |
| CN116390483A (zh) | 半导体结构的制备方法 | |
| US11515326B2 (en) | Three-dimensional memory device including laterally-undulating memory material layers and methods for forming the same | |
| US20220285387A1 (en) | Three-dimensional memory device including laterally-undulating memory material layers and methods for forming the same | |
| US20040079984A1 (en) | Polysilicon self-aligned contact and a polysilicon common source line and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |