CN106981490A - 形成存储胞接触结构的方法 - Google Patents

形成存储胞接触结构的方法 Download PDF

Info

Publication number
CN106981490A
CN106981490A CN201610599438.5A CN201610599438A CN106981490A CN 106981490 A CN106981490 A CN 106981490A CN 201610599438 A CN201610599438 A CN 201610599438A CN 106981490 A CN106981490 A CN 106981490A
Authority
CN
China
Prior art keywords
layer
memory cell
bulge
cell contact
sacrifice layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610599438.5A
Other languages
English (en)
Other versions
CN106981490B (zh
Inventor
杨胜威
吴铁将
王文傑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN106981490A publication Critical patent/CN106981490A/zh
Application granted granted Critical
Publication of CN106981490B publication Critical patent/CN106981490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种形成存储胞接触结构的方法。先提供具有第一凸起结构及第二凸起结构的衬底，在衬底上沉积一蚀刻停止层，再在蚀刻停止层上全面沉积一牺牲层，凹蚀牺牲层，再在牺牲层上表面上形成间隙壁，再将未被间隙壁覆盖的牺牲层蚀除，形成一凹陷结构，再在凹陷结构内填入一填充材料层，去除填充材料层的上部及间隙壁，以显露出牺牲层的上表面，再去除牺牲层以形成接触洞，然后进行贯通蚀刻工艺，移除接触洞底部蚀刻停止层，最后在接触洞内填入导电材料层。

Description

形成存储胞接触结构的方法
技术领域
本发明涉及半导体装置及其制作方法的技术领域，更特定来说，本发明涉及一种动态随机存取存储器(DRAM)装置的存储胞接触结构的制作方法。
背景技术
如本领域所已知的，DRAM是一种随机存取存储器，其将比特数据储存在集成电路内的各个独立的电容器中。DRAM包含由多个电荷存储胞所构成的矩形数组，而各个电荷存储胞通常由一电容器与晶体管组成。
通常，DRAM存储胞的各个晶体管包括一栅极、位于半导体衬底中的漏极区，以及在空间上与漏极区分开的源极区。所述栅极通常电连接到一字线。所述源极区通常电连接到一位线。所述漏极区通常借由存储胞接触结构电连接到一电容器。
随着行动装置尺寸的微缩，促使DRAM存储胞的设计朝更大的密度和更小特征尺寸及单元面积发展，这使得存储胞接触结构的尺寸急剧缩小，导致接触电阻的增加及工艺余裕的不足。在存储胞接触结构的蚀刻过程中造成的有源区(active area,AA)伤害已成为本技术领域中亟待解决的问题。
因此，本领域仍然需要一种改良的方法，用于制作DRAM装置的存储胞接触结构，不会增加工艺的复杂性，并且能够避免上述先前技术的问题。
发明内容
本发明一主要目的在提供一种改良的方法，用于形成DRAM装置的切开式存储胞接触结构(split cell contact)，并有效解决上述先前技术的不足与缺点。
根据本发明的一个方面，提出一种形成存储胞接触结构的方法。首先提供一衬底，在衬底的一主表面上设有一第一凸起结构及一第二凸起结构，其中主表面包含一第一存储胞接触区，紧邻第一凸起结构，及一第二存储胞接触区，紧邻第二凸起结构。之后，在衬底上沉积一顺形的蚀刻停止层，其中蚀刻停止层顺形的覆盖第一凸起结构及第二凸起结构，且覆盖第一存储胞接触区及第二存储胞接触区。然后，于蚀刻停止层上全面沉积一牺牲层，其中牺牲层填满第一凸起结构与第二凸起结构的一间隙。接着凹蚀牺牲层，使第一凸起结构与第二凸起结构的上端部凸出于牺牲层的一上表面。
接着，继续在第一凸起结构与第二凸起结构的上端部的侧壁上及牺牲层的上表面上，形成间隙壁，再以间隙壁作为一蚀刻硬掩膜，自动对准将未被间隙壁覆盖的牺牲层蚀除，如此形成一凹陷结构。之后，在凹陷结构内填入一填充材料层，并进行一第一平坦化工艺，去除填充材料层的一上部、间隙壁，及第一凸起结构与第二凸起结构的上端部，直到牺牲层的一上表面显露出来。再去除牺牲层，在原本牺牲层所在处形成接触洞，然后进行一贯通蚀刻工艺，移除接触洞底部蚀刻停止层，以显露出第一存储胞接触区及第二存储胞接触区。最后，在接触洞内填入一导电材料层。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来限制本发明加以限制的。
附图说明
借由详细描述示例性实施例及其参考附图，本发明上述和其他方面以及特征将变得显而易见，其中：
图1至图10为示意性剖面图，说明根据本发明一实施例的示例性方法，其是用于制作DRAM装置的存储胞接触结构。
须注意的是所有附图均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。
其中，附图标记说明如下：
10 半导体衬底
10a 主表面
30 向上凸起结构
40 向上凸起结构
300 硅基下部
310 金属部
320 氮化硅层
330 硅氧层
30a 侧壁表面
30b 侧壁表面
400 硅基下部
410 金属部
420 氮化硅层
430 硅氧层
40a 侧壁表面
40b 侧壁表面
20 浅沟道隔离结构
21 沟道栅极结构
22 沟道栅极结构
23 沟道栅极结构
24 沟道栅极结构
202 栅极介电层
210 导电层
220 帽盖层
230 存储胞接触区
240 存储胞接触区
260 蚀刻停止层
50 牺牲层
50a 顶表面
52a 间隙壁
54 凹陷结构
60 间隙填充材料层
60a 顶表面
64 接触洞
500 存储胞接触结构
具体实施方式
在下文中，给予许多具体细节以透彻理解本发明。然而，在没有这些具体细节的情况下，本发明对于本技术领域的技术人员将是显而易见的，仍可据以施行。此外，一些公知的系统配置和处理步骤在本文中并没有详细讨论，因为这些应是本领域技术人员所熟知。
同样地，附图说明装置的实施例是半示意图且非按比例绘制，某些尺寸被夸大是为了在图中能清楚地呈现。另外，当多个实施例被揭示及描述为具有一些通用的特征时，相同或类似的特征通常以相同的符号描述，便于说明和描述他们。
关于晶体管和集成电路的制作，术语“主表面”通常指的是有多个晶体管制作在其上或其中的半导体层的表面。本文所使用的术语“垂直”是指相对正交于所述主表面的方向。一般而言，主表面可以是沿着单晶硅层的<100>结晶面，其中场效应晶体管装置通常被制作在此结晶面上。
图1至图10为示意性剖面图，说明根据本发明一实施例的示例性方法，其是用于制作DRAM装置的存储胞接触结构。如图1所示，首先，提供一半导体衬底10，例如硅衬底。应理解的是，半导体衬底10可以由本领域中已知的任何合适的半导体材料或晶圆组成。半导体衬底10具有一主表面10a，在其上形成有两个向上凸起结构30及40。
根据本发明一实施例，图中两个向上凸起结构30及40凸出于主表面10a且彼此靠近。当从上往下看时，向上凸起结构30及40可沿第一方向延伸，并且彼此平行排列。例如，当从上往下看时，向上凸起结构30和40可具有一个波浪形的图案，但不限于此。应理解的是，存储器数组中可以有多条向上凸起结构，但为简化说明，在图示中仅例示出两个向上凸起结构。
根据本发明一实施例，向上凸起结构30可包含一硅基下部300、直接设在硅基下部300上的一金属部310，及一氮化硅层320，其堆叠在金属部310上且至少覆盖金属部310的侧壁。在氮化硅层320上直接堆叠有一硅氧层330。此外，可选择另提供一氮化硅衬层(未明确示出)以覆盖硅氧层330及氮化硅层320的侧壁。向上凸起结构30具有两个相对的侧壁表面30a和30b。
根据本发明一实施例，向上凸起结构40可包含一硅基下部400、直接位在硅基下部400上的一金属部410，及一氮化硅层420，其堆叠在金属部410上且至少覆盖金属部410的侧壁。在氮化硅层420上直接堆叠有一硅氧层430。此外，可选择提供一氮化硅衬垫(未明确示出)以覆盖硅氧层430及氮化硅层420的侧壁。向上凸起结构40具有两个相对的侧壁表面40a和40b。
应理解的是，向上凸起结构30和40仅供说明参考用。根据本发明一实施例，直接位在硅基下部300上的金属部310与直接位在硅基下部400上的金属部410可以作为DRAM装置的位线，但不限于此。
当从上往下看时，硅氧层330和硅氧层430可沿第二方向延伸且彼此平行排列。根据本发明一实施例，第一方向垂直于第二方向，但不限于此。根据本发明一实施例，硅氧层330和430可以透过使用旋涂介电质(spin-on-dielectric,SOD)材料来形成，但不限于此。硅氧层330和430是图案化层，且皆可具有线状图案。
根据本发明一实施例，浅沟道隔离(shallow trench isolation,STI)结构20及多个沟道栅极结构21、22、23及24可设置在半导体衬底10的主表面10a下。各个沟道栅极结构21、22、23及24可包括含一栅极介电层202、一导电层210及一帽盖层220。根据本发明一实施例，沟道栅极结构21、22、23及24可沿第二方向延伸，但不限于此。
根据本发明一实施例，一存储胞接触区230被设置邻近于沟道栅极结构22及一存储胞接触区240被设置邻近于沟道栅极结构23。应理解的是，STI结构20及沟道栅极结构21、22、23及24的排列仅供例示说明。
如图2所示，根据本发明一实施例，进行化学气相沉积(chemical vapordeposition,CVD)工艺或任何合适的沉积方法，以在半导体衬底10上沉积一顺形的蚀刻停止层260。蚀刻停止层260共形地覆盖两个向上凸起结构30和40、硅氧层330和430，以及主表面10a，包括STI结构20和存储胞接触区230和240。根据本发明一实施例，蚀刻停止层260可包含氮化硅，但不限于此。
如图3所示，根据本发明一实施例，牺牲层50全面沉积在蚀刻停止层260上。牺牲层50填满了向上凸起结构30和40之间的间隙或空间。根据本发明一实施例，牺牲层50可以包含多晶硅，但不限于此。随后，牺牲层50被凹蚀或回蚀。例如，在牺牲层50回蚀之后，牺牲层50的顶表面50a可以低于硅氧层330和430的底表面或与其齐平，此时，硅氧层330和430凸出于牺牲层50的顶表面50a。
如图4所示，根据本发明一实施例，之后，进行另一CVD工艺或沉积工艺，以沉积一顺形的间隙壁层，例如一氮化硅层，形成在牺牲层50的顶表面50a上及凸出的硅氧层330和430上。间隙壁层的厚度，可根据后续阶段所欲形成的存储胞接触结构的目标厚度来控制。随后，进行一各向异性蚀刻工艺，蚀刻间隙壁层，直到牺牲层50的顶表面50a显露出来，以在硅氧层330和430的两个相对侧壁上形成间隙壁52a。
如图5所示，根据本发明一实施例，进行另一干蚀刻过程，利用间隙壁52a作为一蚀刻硬掩膜，自动对准将未被间隙壁52a覆盖的牺牲层50蚀除。上述干蚀刻工艺选择性的蚀刻至下面的蚀刻停止层260即停止，以避免损坏包括存储胞接触区230和240在内的有源区。将牺牲层50分离之后，在牺牲层50中形成一个凹陷结构54，并在凹陷结构54的底部暴露出蚀刻停止层260的一顶表面。
如图6所示，之后，在凹陷结构54内填入一间隙填充材料层60。根据本发明一实施例，间隙填充材料层60可包含氮化硅，但不限于此。间隙填充材料层60填满所述凹陷结构54且覆盖间隙壁52a。
如图7所示，根据本发明一实施例，进行一平坦化工艺，包括抛光或蚀刻工艺，但不限于此，以去除间隙填充材料层60的一上部、间隙壁52a，及硅氧层330和430，直到牺牲层50顶表面50a显露出来。此时，牺牲层50的顶表面50a可与氮化硅层320和420的顶表面及间隙填充材料层60的顶表面60a齐平。
如图8所示，根据本发明一实施例，进行一蚀刻工艺，例如干蚀刻工艺，以完全移除牺牲层50，以在原本牺牲层50所在处形成接触洞64。此时，接触洞64显露出蚀刻停止层260的侧壁及间隙填充材料层60的侧壁，而接触洞64的底部显露出蚀刻停止层260的顶表面。
如图9所示，根据本发明一实施例，然后进行一贯通蚀刻工艺，从接触洞64的底部去除蚀刻停止层260，以显露出存储胞接触区230和240。根据本发明一实施例，贯通蚀刻工艺可为各向异性蚀刻工艺，但不限于此。根据本发明一实施例，接触洞64是由两个阶段的蚀刻方法形成。透过上述做法，包含存储胞接触区230和240在内的有源区就不会被损坏，并避免有源区侵蚀的问题。
如图10所示，在显露出存储胞接触区230和240之后，在接触洞64内填入至少一个导电材料层。根据本发明一实施例，导电材料层可以包含多晶硅、金属(例如钨或氮化钛)，或它们的组合。导电材料层填满接触洞64并且覆盖氮化硅层320和420的顶表面，及间隙填充材料层60的顶表面60a。然后，进行一平坦化工艺，包括抛光或蚀刻工艺，但不限于此，以去除导电材料层的上部，直到显露出间隙填充材料层60的顶表面60a，以在接触洞64中形成存储胞接触结构500。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种形成存储胞接触结构的方法，其特征在于，包含：
提供一衬底，在所述衬底的一主表面上设有一第一凸起结构及一第二凸起结构，所述主表面包含一第一存储胞接触区紧邻所述第一凸起结构及一第二存储胞接触区紧邻所述第二凸起结构；
在所述衬底上沉积一顺形的蚀刻停止层，所述蚀刻停止层顺形的覆盖所述第一凸起结构及所述第二凸起结构，且覆盖所述第一存储胞接触区及所述第二存储胞接触区；
在所述蚀刻停止层上全面沉积一牺牲层，所述牺牲层填满所述第一凸起结构与所述第二凸起结构的一间隙；
凹蚀所述牺牲层，使所述第一凸起结构与所述第二凸起结构的上端部凸出于所述牺牲层的一上表面；
在所述第一凸起结构与所述第二凸起结构的上端部的侧壁上及所述牺牲层的所述上表面上，形成间隙壁；
以所述间隙壁作为一蚀刻硬掩膜，自动对准将未被所述间隙壁覆盖的所述牺牲层蚀除，如此形成一凹陷结构；
在所述凹陷结构内填入一填充材料层；
进行一第一平坦化工艺，去除所述填充材料层的一上部、所述间隙壁，及所述第一凸起结构与所述第二凸起结构的所述上端部，直到所述牺牲层的一上表面显露出来；
去除所述牺牲层，在原本所述牺牲层所在处形成接触洞；
进行一贯通蚀刻工艺，移除所述接触洞底部所述蚀刻停止层，以显露出所述第一存储胞接触区及所述第二存储胞接触区；及
在所述接触洞内填入一导电材料层。
2.根据权利要求1所述的形成存储胞接触结构的方法，其特征在于，在所述第一存储胞接触区及所述第二存储胞接触区之间的所述衬底内，形成有一沟道绝缘结构。
3.根据权利要求1所述的形成存储胞接触结构的方法，其特征在于，所述蚀刻停止层包含氮化硅。
4.根据权利要求1所述的形成存储胞接触结构的方法，其特征在于，所述牺牲层包含多晶硅。
5.根据权利要求1所述的形成存储胞接触结构的方法，其特征在于，所述间隙壁是由氮化硅构成。
6.根据权利要求1所述的形成存储胞接触结构的方法，其特征在于，所述第一平坦化工艺包含一抛光工艺或一蚀刻工艺。
7.根据权利要求1所述的形成存储胞接触结构的方法，其特征在于，所述导电材料层包含多晶硅、金属或其组合。
8.根据权利要求1所述的形成存储胞接触结构的方法，其特征在于，另包含：
进行一第二平坦化工艺，以去除所述导电材料层的一上部，直到所述填充材料层的一上表面被显露出来。
9.根据权利要求1所述的形成存储胞接触结构的方法，其特征在于，所述第一凸起结构与所述第二凸起结构的所述上端部包含一硅氧层。
10.根据权利要求1所述的形成存储胞接触结构的方法，其特征在于，在所述衬底的所述主表面下另形成有多个沟道式栅极结构。
CN201610599438.5A 2016-01-15 2016-07-27 形成存储胞接触结构的方法 Active CN106981490B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/996,240 2016-01-15
US14/996,240 US9419001B1 (en) 2016-01-15 2016-01-15 Method for forming cell contact

Publications (2)

Publication Number Publication Date
CN106981490A true CN106981490A (zh) 2017-07-25
CN106981490B CN106981490B (zh) 2018-08-24

Family

ID=56610832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610599438.5A Active CN106981490B (zh) 2016-01-15 2016-07-27 形成存储胞接触结构的方法

Country Status (3)

Country Link
US (1) US9419001B1 (zh)
CN (1) CN106981490B (zh)
TW (1) TWI591767B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546226A (zh) * 2017-09-29 2018-01-05 睿力集成电路有限公司 存储器及其制造方法
CN110875318A (zh) * 2018-09-04 2020-03-10 长鑫存储技术有限公司 存储器及其形成方法
CN113643971A (zh) * 2021-08-10 2021-11-12 长鑫存储技术有限公司 埋入式栅极结构的制备方法及埋入式栅极结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388564B2 (en) * 2016-01-12 2019-08-20 Micron Technology, Inc. Method for fabricating a memory device having two contacts

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150253A (zh) * 2008-09-11 2011-08-10 美光科技公司 自对准沟槽的形成方法
US20130207181A1 (en) * 2012-02-15 2013-08-15 SK Hynix Inc. Semiconductor device and method for manufacturing the same
CN103681510A (zh) * 2012-08-28 2014-03-26 爱思开海力士有限公司 具有掩埋位线的半导体器件及其制造方法
CN103811320A (zh) * 2012-11-09 2014-05-21 中国科学院微电子研究所 半导体器件及其制造方法
US20150214233A1 (en) * 2014-01-29 2015-07-30 Inotera Memories, Inc. Manufacturing method of capacitor lower electrode and semiconductor storage device using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093496B2 (en) * 2013-07-18 2015-07-28 Globalfoundries Inc. Process for faciltiating fin isolation schemes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150253A (zh) * 2008-09-11 2011-08-10 美光科技公司 自对准沟槽的形成方法
US20130207181A1 (en) * 2012-02-15 2013-08-15 SK Hynix Inc. Semiconductor device and method for manufacturing the same
CN103681510A (zh) * 2012-08-28 2014-03-26 爱思开海力士有限公司 具有掩埋位线的半导体器件及其制造方法
CN103811320A (zh) * 2012-11-09 2014-05-21 中国科学院微电子研究所 半导体器件及其制造方法
US20150214233A1 (en) * 2014-01-29 2015-07-30 Inotera Memories, Inc. Manufacturing method of capacitor lower electrode and semiconductor storage device using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546226A (zh) * 2017-09-29 2018-01-05 睿力集成电路有限公司 存储器及其制造方法
CN110875318A (zh) * 2018-09-04 2020-03-10 长鑫存储技术有限公司 存储器及其形成方法
CN110875318B (zh) * 2018-09-04 2024-05-21 长鑫存储技术有限公司 存储器及其形成方法
CN113643971A (zh) * 2021-08-10 2021-11-12 长鑫存储技术有限公司 埋入式栅极结构的制备方法及埋入式栅极结构
CN113643971B (zh) * 2021-08-10 2023-07-14 长鑫存储技术有限公司 埋入式栅极结构的制备方法及埋入式栅极结构

Also Published As

Publication number Publication date
TWI591767B (zh) 2017-07-11
TW201725657A (zh) 2017-07-16
CN106981490B (zh) 2018-08-24
US9419001B1 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
CN106992156B (zh) 存储器阵列及其制造方法
US9620451B2 (en) Semiconductor memory device with selectively located air gaps
CN107369686B (zh) 半导体存储器元件及其制作方法
US9287163B2 (en) Method for forming void-free polysilicon and method for fabricating semiconductor device using the same
TWI471981B (zh) 製作具有埋入式位元線與埋入式字元線的記憶體裝置之方法
US8828829B2 (en) Semiconductor device with air gaps and method for fabricating the same
US20110037111A1 (en) Semiconductor device and method of fabricating the same
CN108962893A (zh) 动态随机存取存储器及其制造方法
CN109390285B (zh) 接触结构及其制作方法
US9741722B2 (en) Dummy gate structure for electrical isolation of a fin DRAM
CN106981490B (zh) 形成存储胞接触结构的方法
TWI549228B (zh) 動態隨機存取記憶體單元及其製作方法
US11800702B2 (en) Method of forming a memory device
CN107634057B (zh) 动态随机存取存储器阵列及其版图结构、制作方法
TW201445702A (zh) 埋入式數位線存取元件及記憶體陣列
CN108615732B (zh) 半导体元件及其制作方法
CN108962907A (zh) 半导体存储装置及其的形成方法
TWI490952B (zh) 半導體裝置及其製備方法
CN108269804B (zh) 半导体存储装置的制作方法
US11910595B2 (en) Semiconductor memory device
CN110459507A (zh) 一种半导体存储装置的形成方法
US6890815B2 (en) Reduced cap layer erosion for borderless contacts
CN114388446A (zh) 半导体装置的形成方法
CN117337024A (zh) 半导体结构及其形成方法
KR20050025516A (ko) 스토리지 노드 지지부재들을 갖는 반도체 장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant