CN113643971B - 埋入式栅极结构的制备方法及埋入式栅极结构 - Google Patents

埋入式栅极结构的制备方法及埋入式栅极结构 Download PDF

Info

Publication number
CN113643971B
CN113643971B CN202110913577.1A CN202110913577A CN113643971B CN 113643971 B CN113643971 B CN 113643971B CN 202110913577 A CN202110913577 A CN 202110913577A CN 113643971 B CN113643971 B CN 113643971B
Authority
CN
China
Prior art keywords
channel
layer
semiconductor substrate
forming
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110913577.1A
Other languages
English (en)
Other versions
CN113643971A (zh
Inventor
宛伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110913577.1A priority Critical patent/CN113643971B/zh
Publication of CN113643971A publication Critical patent/CN113643971A/zh
Application granted granted Critical
Publication of CN113643971B publication Critical patent/CN113643971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开提供一种埋入式栅极结构的制备方法及埋入式栅极结构。该方法包括：提供半导体衬底，半导体衬底具有有源区；蚀刻有源区，形成第一沟道；在第一沟道的内壁形成第一牺牲层；回蚀刻第一牺牲层位于第一沟道底壁的部分，并继续向下蚀刻半导体衬底，形成第一沟槽；去除剩余的第一牺牲层；在第一沟道和第一沟槽中填充第二牺牲层；回蚀刻第二牺牲层至第一深度，形成第二沟道；在第二沟道的内壁形成辅助层；回蚀刻位于第二沟道的侧壁的辅助层至第二深度，以及回蚀刻位于第二沟道底部的辅助层，露出第二牺牲层，在第二沟道的侧壁上形成凸出部；去除剩余的第二牺牲层，形成栅极沟道。本公开实施例的制备方法增加了栅极沟道的长度，避免阈值电压减小。

Description

埋入式栅极结构的制备方法及埋入式栅极结构
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种埋入式栅极结构的制备方法及埋入式栅极结构。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称:DRAM)是一种广泛应用于手机、电脑、汽车等电子产品中的半导体存储器。目前DRAM有源区的栅极都是埋入式，栅极埋设于导电沟道中。埋入式栅极一般尺寸小，尺寸越小越容易出现短沟道效应。当金属氧化物半导体场效应管的导电沟道长度减小到一定程度后，如沟道长度降低到十几纳米、甚至几纳米量级时，源、漏极的耗尽区在整个沟道中所占的比重增大,栅下面的硅表面形成反型层所需的电荷量减小,导致晶体管的阈值电压减小，影响了半导体器件的稳定性及电学性能。
在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的一个目在于提供一种埋入式栅极结构的制备方法，能够增加沟道长度，避免阈值电压减小，提高半导体器件的稳定性，工艺简单。
本公开的另一个目的在于提供埋入式栅极结构，该埋入式栅极结构具有较长的沟道长度，能够避免阈值电压减小，提高半导体器件的稳定性。
根据本公开的一个方面，提供了一种埋入式栅极结构的制备方法，包括：提供半导体衬底，所述半导体衬底具有有源区；蚀刻所述有源区，形成第一沟道；在所述第一沟道的内壁形成第一牺牲层；回蚀刻所述第一牺牲层位于所述第一沟道底壁的部分，并继续向下蚀刻所述半导体衬底，形成第一沟槽；去除剩余的所述第一牺牲层；在所述第一沟道和所述第一沟槽中填充第二牺牲层；回蚀刻所述第二牺牲层至第一深度，形成第二沟道；在所述第二沟道的内壁形成辅助层；回蚀刻位于所述第二沟道的侧壁的所述辅助层至第二深度，以及回蚀刻位于所述第二沟道底部的所述辅助层，露出所述第二牺牲层，在所述第二沟道的侧壁上形成凸出部；去除剩余的所述第二牺牲层，形成栅极沟道。
根据本公开一示例性实施例，在所述蚀刻所述有源区，形成第一沟道之前，还包括：在所述半导体衬底的上表面形成掩膜层；在所述掩膜层上形成光刻胶层，所述光刻胶层具有第一沟道图案；根据所述第一沟道图案蚀刻所述掩膜层至所述半导体衬底，形成第一开口。
根据本公开一示例性实施例，所述蚀刻所述有源区，形成第一沟道包括：自所述第一开口向下蚀刻所述半导体衬底，形成所述第一沟道。
根据本公开一示例性实施例，所述掩膜层包括自所述半导体衬底依序堆叠的绝缘层、隔离层和硬掩膜层。
根据本公开一示例性实施例，在所述根据所述第一沟道图案蚀刻所述掩膜层至所述半导体衬底，形成第一开口之后，还包括：去除所述硬掩膜层。
根据本公开一示例性实施例，形成所述第一牺牲层、所述第二牺牲层、所述辅助层和所述掩膜层均采用沉积工艺，所述沉积工艺为化学气相沉积或物理气相沉积。
根据本公开一示例性实施例，所述方法还包括：在所述栅极沟道的内壁表面依序形成介电质层和阻挡层；在所述栅极沟道内形成栅极；在所述栅极的表面形成覆盖层。
根据本公开一示例性实施例，所述第一沟槽的深度为10～20nm，所述第一沟槽的沿第一方向的尺寸为5～10nm。
根据本公开一示例性实施例，所述第一深度为30～120nm。
根据本公开一示例性实施例，所述辅助层的材质与所述半导体衬底的材质相同。
根据本公开一示例性实施例，所述半导体衬底为硅衬底，所述辅助层的材质为多晶硅。
根据本公开一示例性实施例，所述第二深度为10～60nm。
根据本公开一示例性实施例，所述凸出部的沿第一方向的尺寸为2～6nm，所述凸出部沿第二方向Y的高度为20～60nm。
根据本公开一示例性实施例，所述第一牺牲层的材质为氧化硅、氮化硅和氮氧化硅中的至少一种。
根据本公开一示例性实施例，所述第二牺牲层的材质为碳、氮化硅和氮氧化硅中的至少一种。
根据本公开一示例性实施例，所述第一沟槽的横截面的形状为U形，且所述第一沟槽的沿第一方向的尺寸小于所述第一沟道的沿所述第一方向的尺寸。
根据本公开的另一方面，提供一种埋入式栅极结构，所述埋入式栅极结构由上述任一实施例的方法制备，所述栅极结构包括：半导体衬底，具有有源区；栅极沟道，开设于所述有源区，所述栅极沟道包括：第一沟道，于其侧壁的第一深度处具有凸出部；第一沟槽，与所述第一沟道连通，并自所述第一沟道底壁向下延伸；所述第一沟槽的沿第一方向的尺寸小于所述第一沟道的沿所述第一方向的尺寸。
根据本公开一示例性实施例，所述埋入式栅极结构还包括：介电质层，设于所述栅极沟道的内壁表面；阻挡层，设于所述介电质层的表面；栅极，设于所述栅极沟道内。
由上述技术方案可知，本公开实施例具备以下优点和积极效果中的至少之一：
本公开实施例的埋入式栅极结构的制备方法中，通过形成第一沟槽以及在第二沟道的侧壁上形成凸出部，增加了栅极沟道的长度，能够避免阈值电压减小，降低短沟道效应，提高了半导体器件的稳定性，且工艺简单。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1为本公开一示例性实施例示出的制备方法的流程图；
图2为本公开一示例性实施例示出的在半导体衬底上形成掩膜层的结构示意图；
图3为本公开一示例性实施例示出的在掩膜层上形成第一开口的示意图；
图4为本公开一示例性实施例示出的形成第一沟道的示意图；
图5为本公开一示例性实施例示出的形成第一牺牲层的示意图；
图6为本公开一示例性实施例示出的形成第一沟槽的示意图；
图7为本公开一示例性实施例示出的去除全部第一牺牲层的示意图；
图8为本公开一示例性实施例示出的形成第二牺牲层的示意图；
图9为本公开一示例性实施例示出的去除部分第二牺牲层后形成第二沟道的示意图；
图10为本公开一示例性实施例示出的在第二沟道内壁形成辅助层的示意图；
图11为本公开一示例性实施例示出的回蚀刻辅助层后在第二沟道侧壁上形成凸出部的示意图；
图12为本公开一示例性实施例示出的形成栅极沟道的示意图；
图13为本公开一示例性实施例示出的埋入式栅极结构的示意图。
附图标记说明：
1、半导体衬底；2、第一牺牲层；3、第二牺牲层；4、辅助层；5、凸出部；6、掩膜层；61、绝缘层；62、隔离层；63、硬掩膜层；64、第一开口；7、光刻胶层；71、第一沟道图案；8、介电质层；9、阻挡层；10、栅极；11、覆盖层；100、浅沟槽隔离；G1、第一沟道；g1、第一沟槽；d1、第一深度；G2、第二沟道；d2、第二深度；G3、栅极沟道；X、第一方向；Y、第二方向。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。此外，权利要求书中的术语“第一”、“第二”等仅作为标记使用，不是对其对象的数字限制。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
另外，在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。“上方”和“下方”是表示方位的技术术语，该技术术语仅仅是为了描述更加清楚，不具有限定作用。
根据本公开的一方面，提供了一种埋入式栅极结构的制备方法。如图1至图13所示，图1示出了本公开实施例的制备方法的流程图；图2至图12分别示出了在制备过程中，不同步骤中的半导体衬底的结构示意图；图13示出了最终形成埋入式栅极结构的示意图。
如图1所示，本公开实施例的埋入式栅极结构的制备方法包括：
步骤S200：提供半导体衬底1，半导体衬底1具有有源区。
步骤S400：蚀刻有源区，形成第一沟道G1。
步骤S600：在第一沟道G1的内壁形成第一牺牲层2。
步骤S800：回蚀刻第一牺牲层2位于第一沟道G1底壁的部分，并继续向下蚀刻半导体衬底1，形成第一沟槽g1。
步骤S1000：去除剩余的第一牺牲层2。
步骤S1200：在第一沟道G1和第一沟槽g1中填充第二牺牲层3。
步骤S1400：回蚀刻第二牺牲层3至第一深度d1，形成第二沟道G2。
步骤S1600：在第二沟道G2的内壁形成辅助层4。
步骤S1800：回蚀刻位于第二沟道G2的侧壁的辅助层4至第二深度d2，以及回蚀刻位于第二沟道G2底部的辅助层4，露出第二牺牲层3，在第二沟道G2的侧壁上形成凸出部5。
步骤S2000：去除剩余的第二牺牲层3，形成栅极沟道G3。
本公开实施例的埋入式栅极结构的制备方法中，通过形成第一沟槽g1以及在第二沟道G2的侧壁上形成凸出部5，增加了栅极沟道G3的长度，能够避免阈值电压减小，降低短沟道效应，提高了半导体器件的稳定性，且工艺简单。
下面对本公开实施例的埋入式栅极结构的制备方法进行详细的说明。
步骤S200：提供半导体衬底1，半导体衬底1具有有源区。
如图2所示，半导体器件包括半导体衬底1，在半导体衬底1上形成有浅沟槽隔离100，浅沟槽隔离100之间设有有源区。本公开实施例的埋入式栅极结构设于有源区。
步骤S400：蚀刻有源区，形成第一沟道G1。
具体地，如图2所示，在形成第一沟道G1之前还包括：在半导体衬底1的上表面形成掩膜层6。在掩膜层6上形成光刻胶层7，光刻胶层7具有第一沟道图案71。根据第一沟道图案71蚀刻掩膜层6至半导体衬底1，形成第一开口64。
其中，掩膜层6可以包括自半导体衬底1依序堆叠的绝缘层61、隔离层62和硬掩膜层63。绝缘层61的材质可以为氧化硅或氮氧化硅，隔离层62的材质可以是氮化硅或氮氧化硅，硬掩膜层63的材质可以为碳或氮化硅，对于上述材质，本领域技术人员可以根据实际需求设置，此处不做特殊限定。
在掩膜层6上形成光刻胶层7后，通过光照，在光刻胶层7上形成第一沟道图案71，如图2所示，该沟道图案用于形成第一沟道G1，其在第一方向X上的尺寸等于第一沟道G1在第一方向X上的尺寸。如图3所示，根据上述第一沟道图案71，对掩膜层6蚀刻，将第一沟道图案71转移至掩膜层6，形成第一开口64，第一开口64沿第二方向Y延伸至半导体衬底1的表面。
需说明的是，本公开实施例中的第一方向X和第二方向Y如图中所示为互相垂直，其仅仅为了便于描述，并不具有限定意义。
如图4所示，形成第一开口64后，继续沿第二方向Y向下蚀刻半导体衬底1，形成第一沟道G1。为了便于后续制程，在形成第一开口64后或者在形成第一沟道G1后，可以去除掩膜层6中的硬掩膜层63。
上述蚀刻半导体形成第一沟道G1采用的工艺可以为干法蚀刻或湿法蚀刻。其中，干法蚀刻可以是等离子体蚀刻工艺，等离子体蚀刻工艺采用的蚀刻气体可以为氯气，通过控制蚀刻气体的用量，可以控制蚀刻程度。湿法蚀刻可以利用浓硫酸和双氧水作为蚀刻剂，通过调整蚀刻剂的浓度，也可以控制蚀刻程度。本领域技术人员可以根据实际需要选择蚀刻工艺，此处不做特殊限定。
步骤S600：在第一沟道G1的内壁形成第一牺牲层2。
如图5所示，在第一沟道G1的底壁和侧壁形成第一牺牲层2。可以通过沉积工艺形成该第一牺牲层2。例如通过物理气相沉积或化学气相沉积工艺形成。第一牺牲层2的材质可以为氧化硅、氮化硅和氮氧化硅中的至少一种。在一实施例中，第一牺牲层2的材质可以为氧化硅，以避免在后续制程的去除工艺中影响其他膜层。
步骤S800：回蚀刻第一牺牲层2位于第一沟道G1底壁的部分，并继续向下蚀刻半导体衬底1，形成第一沟槽g1。
可以根据要形成的第一沟槽g1的尺寸回蚀刻第一沟道G1底壁部分的第一牺牲层2，如图6所示，蚀刻的第一牺牲层2在第一方向X上的尺寸等于第一沟槽g1在第一方向X上的尺寸，如此能够简化工艺。
在一些实施例中，第一沟槽g1的深度可以为10～20nm，该深度即第一沟槽g1沿第二方向Y的尺寸。例如，该深度可以为12nm、14nm、15nm、17nm、18nm，此处不做特殊限定。第一沟槽g1的沿第一方向X的尺寸为5～10nm，例如为6nm、7nm、8nm或9nm，本领域技术人员可以根据实际情况设置，此处不做特殊限定。
继续参考图6，本公开实施例的第一沟槽g1的横截面的形状大致为U形，“大致”为U形即并非为严格的U形，例如，第一沟槽g1的横截面的形状可以为具有开口的矩形，即第一沟槽g1的横截面的侧壁与底壁均为平面，且底壁分别与两个侧壁垂直。也可以如图6所示，第一沟槽g1的横截面的底壁为圆弧，侧壁与底壁圆弧过渡连接。关于第一沟槽g1的横截面，还可以是其他形状，此处不做特殊限定，本领域技术人员可以通过控制蚀刻工艺来控制其形状。第一沟槽g1实际上在第一方向X和第二方向Y分别增长了沟道长度。
另外，为了实现对第一沟槽g1的尺寸的精确控制，在本实施例中，形成第一沟槽g1采用的蚀刻工艺采为干法蚀刻，可通过蚀刻时间或者控制蚀刻气体的用量来控制蚀刻深度。
步骤S1000：去除剩余的第一牺牲层2。
如图7所示，形成第一沟槽g1后，可以去除第一牺牲层2，此时半导体衬底1中形成了第一沟道G1和与之连通的第一沟槽g1。
步骤S1200：在第一沟道G1和第一沟槽g1中填充第二牺牲层3。
如图8所示，第二牺牲层3填充于第一沟道G1和第一沟槽g1。可以采用沉积工艺沉积第二牺牲层3，例如，采用物理气相沉积或化学气相沉积，本领域技术人员可以根据实际情况设置，此处不做特殊限定。第二牺牲层3的材质可以为碳、氮化硅和氮氧化硅中的至少一种。
步骤S1400：回蚀刻第二牺牲层3至第一深度d1，形成第二沟道G2。
如图9所示，利用蚀刻工艺向下蚀刻第二牺牲层3至第一深度d1。第一深度d1可以为30～120nm，例如，第一深度d1可以为40nm、60nm、70nm、80nm、100nm或110nm，本领域技术人员可以根据实际需求设置。该第一深度d1可以通过控制蚀刻时间来控制。蚀刻工艺可以选择干法蚀刻，以能够精确控制第一深度d1。
步骤S1600：在第二沟道G2的内壁形成辅助层4。
如图10所示，在第二沟道G2的侧壁以及底壁(剩余的第二牺牲层3上表面)形成辅助层4。可以利用沉积工艺形成辅助层4，例如，沉积工艺可以是物理气相沉积或化学气相沉积，也可以利用外延生长形成辅助层4。
该辅助层4经过后续处理最终会形成栅极沟道G3表面的凸出部5，该凸出部5设于第二沟道G2的内侧壁表面，即该凸出部5会与半导体衬底1结合，为了提高该凸出部5与半导体衬底1的结合度，在一些实施例中，辅助层4的材质与半导体衬底1的材质相同。如在一实施例中，半导体衬底1为硅衬底，则辅助层4的材质为多晶硅，如此，能够避免凸出部5与半导体衬底1之间的接触部位产生缺陷，进而提高沟道表面的稳定性。
在其他实施例中，辅助层4的材质也可以与半导体衬底1的材质不相同，例如半导体衬底1的材质还可以为碳化硅、氮化硅、绝缘体上硅、绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上层锗化硅或绝缘体上层锗等，只要能够确保能够通过沉积工艺或者外延生长工艺形成的辅助层4与半导体衬底1稳定结合即可。
步骤S1800：回蚀刻位于第二沟道G2的侧壁的辅助层4至第二深度d2，以及回蚀刻位于第二沟道G2底部的辅助层4，露出第二牺牲层3，在第二沟道G2的侧壁上形成凸出部5。
如图11所示，第二沟槽的两个侧壁上的凸出部5在第一方向X上的间距小于第二沟道G2的两个内侧壁在第一方向X上的间距。在一些实施例中，第二深度d2可以为10～60nm，例如，第二深度d2可以为20nm、30nm、40nm或50nm，此处不做特殊限定。
凸出部5的沿第一方向X的尺寸可以为2～6nm，例如可以为3nm、4nm或5nm，凸出部5沿第二方向Y的高度为20～60nm，例如该高度可以为30nm、40nm或50nm，此处不做特殊限定。
回蚀刻位于第二沟道G2的侧壁的辅助层4至第二深度d2采用的工艺可以为干法蚀刻，并通过控制蚀刻时间或者控制蚀刻气体的用量来控制第二深度d2。
步骤S2000：去除剩余的第二牺牲层3，形成栅极沟道G3。
如图12所示，去除位于凸出部5下方的第二牺牲层3，露出第一沟槽g1，进而形成了完整的栅极沟道G3。去除第二牺牲层3可以采用蚀刻工艺，如干法蚀刻或湿法蚀刻。如图12中的虚线箭头，其表示栅极沟道G3的长度，通过形成凸出部5与第一沟槽g1，增大了栅极沟道G3的长度，克服了短沟道效应。
如图13所示，在形成栅极沟道G3后，本公开实施例的制备方法还可以包括：在栅极沟道G3的内壁表面依序形成介电质层8和阻挡层9。在栅极沟道G3内形成栅极10。在栅极10的表面形成覆盖层11。
其中，介电质层8的材质可以为氧化硅或氮化硅，阻挡层9的材质可以为氮化钛，以对位于栅极沟道G3中的栅极10起到保护的作用。栅极10可以采用金属钨。形成栅极10后，在栅极10的表面形成覆盖层11，覆盖层11可以为氧化硅或氮化硅，由此，可以形成埋入式栅极10。
综上，本公开实施例的埋入式栅极结构的制备方法中，通过形成第一沟槽g1以及在第二沟道G2的侧壁上形成凸出部5，增加了栅极沟道G3的长度，能够避免阈值电压减小，降低短沟道效应，提高了半导体器件的稳定性，且工艺简单。
根据本公开的另一方面，如图13所示，本公开实施例提供了一种埋入式栅极结构。该埋入式栅极结构通过上述任一实施例的制备方法制备。该栅极结构包括：半导体衬底1和栅极沟道G3。其中，半导体衬底1具有有源区。栅极沟道G3开设于有源区，栅极沟道G3包括第一沟道G1和第一沟槽g1。其中，第一沟道G1于其侧壁的第一深度d1处具有凸出部5。第一沟槽g1与第一沟道G1连通，并自第一沟道G1底壁向下延伸。第一沟槽g1的沿第一方向X的尺寸小于第一沟道G1的沿第一方向X的尺寸。
进一步地，如图13所示，该栅极结构还包括介电质层8、阻挡层9和栅极10。其中，介电质层8设于栅极沟道G3的内壁表面。阻挡层9设于介电质层8的表面。栅极10设于栅极沟道G3内。
本公开实施例的埋入式栅极结构具有较长的沟道长度，能够避免短沟道效应，进而避免阈值电压减小，提高半导体器件的稳定性。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (18)

1.一种埋入式栅极结构的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有有源区；
蚀刻所述有源区，形成第一沟道；
在所述第一沟道的内壁形成第一牺牲层；
回蚀刻所述第一牺牲层位于所述第一沟道底壁的部分，并继续向下蚀刻所述半导体衬底，形成第一沟槽；
去除剩余的所述第一牺牲层；
在所述第一沟道和所述第一沟槽中填充第二牺牲层；
回蚀刻所述第二牺牲层至第一深度，形成第二沟道；
在所述第二沟道的内壁形成辅助层；
回蚀刻位于所述第二沟道的侧壁的所述辅助层至第二深度，以及回蚀刻位于所述第二沟道底部的所述辅助层，露出所述第二牺牲层，在所述第二沟道的侧壁上形成凸出部；
去除剩余的所述第二牺牲层，形成栅极沟道。
2.根据权利要求1所述的方法，其特征在于，在所述蚀刻所述有源区，形成第一沟道之前，还包括：
在所述半导体衬底的上表面形成掩膜层；
在所述掩膜层上形成光刻胶层，所述光刻胶层具有第一沟道图案；
根据所述第一沟道图案蚀刻所述掩膜层至所述半导体衬底，形成第一开口。
3.根据权利要求2所述的方法，其特征在于，所述蚀刻所述有源区，形成第一沟道包括：自所述第一开口向下蚀刻所述半导体衬底，形成所述第一沟道。
4.根据权利要求3所述的方法，其特征在于，所述掩膜层包括自所述半导体衬底依序堆叠的绝缘层、隔离层和硬掩膜层。
5.根据权利要求4所述的方法，其特征在于，在所述根据所述第一沟道图案蚀刻所述掩膜层至所述半导体衬底，形成第一开口之后，还包括：去除所述硬掩膜层。
6.根据权利要求2所述的方法，其特征在于，形成所述第一牺牲层、所述第二牺牲层、所述辅助层和所述掩膜层均采用沉积工艺，所述沉积工艺为化学气相沉积或物理气相沉积。
7.根据权利要求1所述的方法，其特征在于，还包括：
在所述栅极沟道的内壁表面依序形成介电质层和阻挡层；
在所述栅极沟道内形成栅极；
在所述栅极的表面形成覆盖层。
8.根据权利要求1所述的方法，其特征在于，所述第一沟槽的深度为10～20nm，所述第一沟槽的沿第一方向的尺寸为5～10nm。
9.根据权利要求1所述的方法，其特征在于，所述第一深度为30～120nm。
10.根据权利要求1所述的方法，其特征在于，所述辅助层的材质与所述半导体衬底的材质相同。
11.根据权利要求10所述的方法，其特征在于，所述半导体衬底为硅衬底，所述辅助层的材质为多晶硅。
12.根据权利要求1所述的方法，其特征在于，所述第二深度为10～60nm。
13.根据权利要求1所述的方法，其特征在于，所述凸出部的沿第一方向的尺寸为2～6nm，所述凸出部沿第二方向的高度为20～60nm。
14.根据权利要求1所述的方法，其特征在于，所述第一牺牲层的材质为氧化硅、氮化硅和氮氧化硅中的至少一种。
15.根据权利要求1所述的方法，其特征在于，所述第二牺牲层的材质为碳、氮化硅和氮氧化硅中的至少一种。
16.根据权利要求1所述的方法，其特征在于，所述第一沟槽的横截面的形状为U形，且所述第一沟槽沿第一方向的尺寸小于所述第一沟道沿所述第一方向的尺寸。
17.一种埋入式栅极结构，其特征在于，所述埋入式栅极结构由权利要求1至16中任一项所述的方法制备，所述栅极结构包括：
半导体衬底，所述半导体衬底具有有源区；
栅极沟道，开设于所述有源区，所述栅极沟道包括：
第一沟道，于其侧壁的第一深度处具有凸出部；
第一沟槽，与所述第一沟道连通，并自所述第一沟道底壁向下延伸；所述第一沟槽的沿第一方向的尺寸小于所述第一沟道的沿所述第一方向的尺寸。
18.根据权利要求17所述的栅极结构，其特征在于，还包括：
介电质层，设于所述栅极沟道的内壁表面；
阻挡层，设于所述介电质层的表面；
栅极，设于所述栅极沟道内。
CN202110913577.1A 2021-08-10 2021-08-10 埋入式栅极结构的制备方法及埋入式栅极结构 Active CN113643971B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110913577.1A CN113643971B (zh) 2021-08-10 2021-08-10 埋入式栅极结构的制备方法及埋入式栅极结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110913577.1A CN113643971B (zh) 2021-08-10 2021-08-10 埋入式栅极结构的制备方法及埋入式栅极结构

Publications (2)

Publication Number Publication Date
CN113643971A CN113643971A (zh) 2021-11-12
CN113643971B true CN113643971B (zh) 2023-07-14

Family

ID=78420497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110913577.1A Active CN113643971B (zh) 2021-08-10 2021-08-10 埋入式栅极结构的制备方法及埋入式栅极结构

Country Status (1)

Country Link
CN (1) CN113643971B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331459B1 (en) * 1999-02-18 2001-12-18 Infineon Technologies Ag Use of dummy poly spacers and divot fill techniques for DT-aligned processing after STI formation for advanced deep trench capacitor DRAM
JP2002231804A (ja) * 2001-01-31 2002-08-16 Toshiba Corp 半導体装置及びその製造方法
CN1967798A (zh) * 2005-10-28 2007-05-23 国际商业机器公司 形成有埋入的隔离圈的半导体结构的方法和通过这种方法形成的半导体结构
CN103531471A (zh) * 2012-07-03 2014-01-22 中芯国际集成电路制造(上海)有限公司 一种mosfet及其制备方法
CN106981490A (zh) * 2016-01-15 2017-07-25 美光科技公司 形成存储胞接触结构的方法
CN112447717A (zh) * 2019-08-27 2021-03-05 长鑫存储技术有限公司 半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331459B1 (en) * 1999-02-18 2001-12-18 Infineon Technologies Ag Use of dummy poly spacers and divot fill techniques for DT-aligned processing after STI formation for advanced deep trench capacitor DRAM
JP2002231804A (ja) * 2001-01-31 2002-08-16 Toshiba Corp 半導体装置及びその製造方法
CN1967798A (zh) * 2005-10-28 2007-05-23 国际商业机器公司 形成有埋入的隔离圈的半导体结构的方法和通过这种方法形成的半导体结构
CN103531471A (zh) * 2012-07-03 2014-01-22 中芯国际集成电路制造(上海)有限公司 一种mosfet及其制备方法
CN106981490A (zh) * 2016-01-15 2017-07-25 美光科技公司 形成存储胞接触结构的方法
CN112447717A (zh) * 2019-08-27 2021-03-05 长鑫存储技术有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN113643971A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
KR102378471B1 (ko) 반도체 메모리 소자 및 그 제조 방법
KR100605499B1 (ko) 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
KR102099294B1 (ko) 반도체 소자 및 이의 제조 방법
CN109285835B (zh) 半导体存储器件及其制造方法
US7166514B2 (en) Semiconductor device and method of manufacturing the same
US8618602B2 (en) Semiconductor device and method of forming the same
JP6031681B2 (ja) 縦型ゲート半導体装置およびその製造方法
US7491603B2 (en) Transistors of semiconductor device having channel region in a channel-portion hole and methods of forming the same
KR20100130698A (ko) 반도체 소자 및 그의 제조방법
US20110304028A1 (en) Semiconductor device and method of manufacturing the same
CN114628526B (zh) 半导体结构及半导体结构的制作方法
US7514330B2 (en) Semiconductor device having an under stepped gate for preventing gate failure and method of manufacturing the same
CN116314298A (zh) 半导体结构及其形成方法
US20070284634A1 (en) Semiconductor device and method of manufacturing the same
US7846790B2 (en) Method of fabricating semiconductor device having multiple gate dielectric layers and semiconductor device fabricated thereby
US7851329B2 (en) Semiconductor device having EDMOS transistor and method for manufacturing the same
KR100799030B1 (ko) 낸드 플래시 메모리 소자의 제조방법
CN113643971B (zh) 埋入式栅极结构的制备方法及埋入式栅极结构
CN113078158B (zh) 半导体结构及半导体结构的制作方法
CN108109917B (zh) 场效应晶体管的隔离结构及其制作方法
KR20110001585A (ko) 반도체 소자의 게이트 패턴 및 그 형성방법
KR20070079949A (ko) 반도체 소자의 형성 방법
KR100704472B1 (ko) 리세스 게이트를 갖는 반도체장치의 제조 방법
CN113764504A (zh) 半导体结构及其形成方法
CN116632050A (zh) 半导体器件及其形成方法、存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant