CN110875318A - 存储器及其形成方法 - Google Patents
存储器及其形成方法 Download PDFInfo
- Publication number
- CN110875318A CN110875318A CN201811028192.1A CN201811028192A CN110875318A CN 110875318 A CN110875318 A CN 110875318A CN 201811028192 A CN201811028192 A CN 201811028192A CN 110875318 A CN110875318 A CN 110875318A
- Authority
- CN
- China
- Prior art keywords
- substrate
- source
- layer
- drain regions
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 145
- 229910052751 metal Inorganic materials 0.000 claims abstract description 95
- 239000002184 metal Substances 0.000 claims abstract description 93
- 239000004020 conductor Substances 0.000 claims abstract description 87
- 238000003860 storage Methods 0.000 claims abstract description 64
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 62
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 61
- 230000008569 process Effects 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims description 61
- 238000000137 annealing Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 229910019001 CoSi Inorganic materials 0.000 claims description 5
- 229910008484 TiSi Inorganic materials 0.000 claims description 5
- 229910008812 WSi Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 165
- 239000003990 capacitor Substances 0.000 description 13
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052748 manganese Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- 229910052769 Ytterbium Inorganic materials 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- -1 oxynitride Chemical compound 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种存储器及其形成方法。所提供的存储器包括形成于衬底上并与衬底中的多个第二源/漏区一一对应连接的多个存储节点接触，每个所述存储节点接触包括在对应于第二源/漏区的衬底表面沿远离衬底表面方向依次叠加的金属硅化物接触和导电材料层，所述多个存储节点接触之间相互隔离。所提供的存储器的形成方法中，在衬底的对应于多个第二源/漏区的硅表面利用自对准金属硅化物工艺形成了多个金属硅化物接触，然后在衬底上形成导电材料层并刻蚀所述导电材料层以形成与所述多个第二源/漏区一一对应连接的多个存储节点接触，在去除所述多个存储节点接触之间的导电材料时，金属硅化物接触可以保护衬底表面防止被过刻蚀损伤。
Description
技术领域
本发明涉及集成电路领域，特别涉及一种存储器及其形成方法。
背景技术
现有技术中的一种存储器如动态随机存取存储器(Dynamic Random AccessMemory，DRAM)中，每个存储单元通常包括电容器及晶体管，其中，所述电容器用于存储数据，所述晶体管用于控制所述电容器对于数据的存取，所述存储器还包括连接至每个存储单元的字线(word line)及位线(bit line)，具体的，所述字线与所述晶体管的栅极连接，所述位线与所述晶体管的一个源/漏区连接，而所述晶体管的另一个源/漏区与所述电容器连接，从而达到数据存储和输出的目的。
现有工艺在上述晶体管的一个源/漏区形成所述电容器时，通常在该源/漏区的衬底表面沉积多晶硅层以形成存储节点接触(node contact)，对于相邻且分别位于隔离区两侧的两个存储节点接触来说，对应的多晶硅层的两部分应完全断开，因此，在对所沉积的多晶硅层进行刻蚀时，为了确保相邻的存储节点接触完全分离，通常会适当延长刻蚀时间即进行过刻蚀，但该过刻蚀容易造成衬底损伤。
发明内容
针对现有技术在形成存储节点接触时的刻蚀过程容易导致衬底损伤的问题，本发明提供了一种存储器，其中存储节点接触包括在对应的源/漏区衬底表面形成的金属硅化物接触，以减小或避免在去除相邻存储节点接触之间残留的导电材料时对衬底造成损伤。本发明另外还提供了一种存储器的形成方法，可用于制作上述存储器。
根据本发明的一个方面，提供了一种存储器，包括：
衬底，所述衬底具有隔离区以及由所述隔离区界定出的多个有源区，每个所述有源区具有至少一个第一源/漏区和至少一个第二源/漏区；以及
形成于所述衬底上并与多个所述第二源/漏区一一对应连接的多个存储节点接触，每个所述存储节点接触包括在对应于所述第二源/漏区的所述衬底表面沿远离所述衬底表面的方向依次叠加的金属硅化物接触和导电材料层，所述多个存储节点接触之间相互隔离。
可选的，所述存储器还包括：
形成于所述衬底中的多条字线，每条所述字线与相应的所述有源区相交，并分隔所述第一源/漏区和所述第二源/漏区；以及
形成于所述衬底上的多条位线，每条所述位线与相应的所述有源区相交，以使相应的所述有源区中的所述第一源/漏区连接至所述位线。
可选的，每个所述有源区包括一个所述第一源/漏区和分别位于所述第一源漏区两侧的两个所述第二源/漏区，且每个所述有源区与两条所述字线相交。
可选的，所述金属硅化物接触的材质包括TiSi、CoSi和WSi中的一种或两种以上的组合。
可选的，所述导电材料层的材质包括多晶硅，所述衬底为硅衬底。
可选的，所述存储器为动态随机存取存储器。
根据本发明的另一方面，还提供了一种存储器的形成方法，包括以下步骤：
提供衬底，所述衬底具有隔离区以及由所述隔离区界定出的多个有源区，并且在每个所述有源区中界定有用于形成第一源/漏区的第一区域和用于形成第二源/漏区的第二区域；
形成多条字线于所述衬底中，每条所述字线与相应的所述有源区相交并分隔所述第一区域和所述第二区域；
形成多条位线于所述衬底上，每条所述位线与相应的所述有源区相交，以使相应的所述有源区中的所述第一源/漏区连接至所述位线；
形成一隔离层于所述衬底上，所述隔离层覆盖所述多条位线的顶表面和侧表面，所述隔离层中开设有多个开口，每个所述开口中暴露出多个第二源/漏区，所述多个第二源/漏区之间通过所述隔离区相互间隔，所述衬底的对应于所述多个第二源/漏区的表面包含硅；
进行自对准金属硅化物工艺，以形成多个金属硅化物接触于所述衬底的对应于所述多个第二源/漏区的表面，所述多个金属硅化物接触与所述多个第二源/漏区一一对应；
形成一导电材料层于所述衬底上，所述导电材料层覆盖所述多个金属硅化物接触的顶表面并填充所述开口；以及
刻蚀所述导电材料层，以形成与所述多个第二源/漏区一一对应连接的多个存储节点接触，每个所述存储节点接触包括在对应于所述第二源/漏区的所述衬底表面沿远离所述衬底表面的方向依次叠加的金属硅化物接触和部分剩余的导电材料层，所述多个存储节点接触之间相互隔离。
可选的，所述自对准金属硅化物工艺包括：
沉积一金属层于所述衬底上，所述金属层覆盖所述隔离层的顶表面以及所述开口的内表面；
进行热退火工艺，以使所述金属层与所述衬底的对应于所述多个第二源/漏区的表面的硅反应形成所述多个金属硅化物接触；以及
去除未反应的所述金属层。
可选的，所述热退火工艺的退火温度范围为400℃至700℃。
可选的，刻蚀所述导电材料层以形成与所述多个第二源/漏区一一对应的多个存储节点接触的步骤包括：
形成一硬掩模层于所述衬底上，所述硬掩模层连续覆盖于所述隔离层被暴露的顶表面和侧表面以及所述导电材料层的顶表面；
刻蚀所述硬掩模层，以暴露对应于所述多个第二源/漏区之间间隔的部分所述导电材料层；以及
以剩余的所述硬掩模层为掩模，刻蚀所述导电材料层，以去除对应于所述多个第二源/漏区之间间隔的部分所述导电材料层。
本发明提供的存储器，其中每个存储节点接触包括在对应于所述第二源/漏区的所述衬底表面沿远离所述衬底表面的方向依次叠加的金属硅化物接触和导电材料层。所述金属硅化物接触可以在刻蚀去除位于所述多个存储节点接触之间的导电材料的过程中保护衬底的表面避免损伤。
本发明提供的存储器的形成方法，在衬底上形成了隔离层，所述隔离层中开设有多个开口，每个所述开口中暴露出多个第二源/漏区，所述多个第二源/漏区之间通过衬底中的隔离区相互间隔，然后进行自对准金属硅化物工艺，在对应所述多个第二源/漏区的所述衬底表面形成了与所述多个第二源/漏区一一对应的多个金属硅化物接触，接着在衬底上形成导电材料层并刻蚀所述导电材料层以形成与所述多个第二源/漏区一一对应连接的且相互隔离的多个存储节点接触。在刻蚀所述导电材料层时，所述金属硅化物接触可以保护衬底表面减小或避免对衬底造成损伤。
附图说明
图1(a)至图1(d)是一种存储器的形成方法在实施过程中的剖面示意图。
图2是本发明实施例的存储器的形成方法的流程示意图。
图3(a)至图3(h)是本发明实施例的存储器的形成方法在实施过程中的剖面示意图。
附图标记说明：
100、200-衬底； 110、210-有源区；
120、220-隔离区； 112-源/漏区；
210a-第一区域； 210b-第二区域；
214-第一源/漏区； 215-第二源/漏区；
101、201-字线沟槽； 211-栅电介质层；
111、212-字线； 213-掩埋绝缘层；
113、230-位线； 231-位线接触；
232-位线导电层； 114、233-隔离层；
240-金属层； 241-金属硅化物接触；
242-导电材料层； 116、243-硬掩模层；
117、240-存储节点接触。
具体实施方式
如背景技术介绍，现有工艺在形成存储器时，在对应的源/漏区的衬底表面形成存储节点接触以与电容器电连接，但是，在去除相邻的存储节点接触之间的导电材料时，过刻蚀往往会造成衬底表面损伤。
图1(a)至图1(d)是一种存储器的形成方法在实施过程中的剖面示意图。以下首先结合图1(a)至图1(d)对一种存储器的形成工艺进行介绍。
图1(a)是一种存储器的形成方法在形成位线后的剖面示意图。参考图1(a)，衬底100中设置有多个有源区110以及用于限定所述多个有源区100的隔离区120。在衬底100中形成了与相应的有源区110相交的多个字线沟槽101以及在埋置于字线沟槽101中的字线111。字线111可作为存储器中晶体管的栅极，所述晶体管的源/漏区112位于字线111两侧的有源区110内。在衬底100上形成了与相应的有源区110相交的多个位线113，所述晶体管的一个源/漏区112与对应的位线113电连接，位线113的外部覆盖有多层结构的隔离层114，所述晶体管的另一个源/漏区112对应的衬底100上需要形成存储节点接触以与后续形成的存储器中的电容器电连接。
图1(b)是一种存储器的形成方法在形成导电材料层后的剖面示意图。参考图1(b)，在衬底100的表面沉积导电材料层115。导电材料层115覆盖被暴露的衬底100表面，例如，导电材料层115可形成为顶表面低于隔离层114的顶表面。导电材料层115的材质例如是掺杂导电离子的多晶硅。
接着，刻蚀导电材料层115以在不同有源区110形成相互电性隔离的存储节点接触。图1(c)是一种存储器的形成方法在形成硬掩模层后的剖面示意图。参考图1(c)，先在导电材料层115上形成硬掩模层116，并利用自对准工艺刻蚀硬掩模层116，在硬掩模层116中形成开口，然后以形成开口后的硬掩模层116为掩模，向下刻蚀上述导电材料层115，直至使导电材料层115中用于形成不同存储节点接触的多个部分相互隔离。
图1(d)是一种存储器的形成方法在形成存储节点接触后的剖面示意图。参考图1(d)，在刻蚀导电材料层115使其用于形成不同存储节点接触的的多个部分相互隔离之后，剩余的覆盖于对应的源/漏区112的衬底100表面的导电材料层115可以作为存储节点接触117。
但是，利用上述存储器的形成方法，为了避免相邻的存储节点接触117之间的残留的导电材料导致相邻的存储节点接触117之间短路，通常在刻蚀导电材料层115时需要进行过刻蚀，但是，由于刻蚀导电材料层115(材质例如是多晶硅)的工艺对衬底100(材质例如是硅)的刻蚀选择比较低，因而过刻蚀的过程还会刻蚀衬底100的表面，导致衬底损伤(如图1(d)中虚线圆圈处)。
为了克服刻蚀导电材料层的过程对衬底表面造成损伤，本发明实施例介绍一种存储器及其形成方法，可以减小或避免在去除相邻存储节点接触之间残留的导电材料时对衬底表面的损伤。
以下结合附图和具体实施例对本发明的存储器及其形成方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
图2是本发明实施例的存储器的形成方法的流程示意图。参考图2，本发明实施例的存储器的形成方法包括以下步骤：
S1：提供衬底，所述衬底具有隔离区以及由所述隔离区界定出的多个有源区，并且在每个所述有源区中界定有用于形成第一源/漏区的第一区域和用于形成第二源/漏区的第二区域；
S2：形成多条字线于所述衬底中，每条所述字线与相应的所述有源区相交并分隔所述第一区域和所述第二区域；
S3：形成多条位线于所述衬底上，每条所述位线与相应的所述有源区相交，以使相应的所述有源区中的所述第一源/漏区连接至所述位线；
S4：形成一隔离层于所述衬底上，所述隔离层覆盖所述多条位线的顶表面和侧表面，所述隔离层中开设有多个开口，每个所述开口中暴露出多个所述第二源/漏区，所述多个第二源/漏区之间通过所述隔离区相互间隔，所述衬底的对应于所述多个第二源/漏区的表面包含硅；
S5：进行自对准金属硅化物工艺，以形成多个金属硅化物接触于所述衬底的对应于所述多个第二源/漏区的表面，所述多个金属硅化物接触与所述多个第二源/漏区一一对应；
S6：形成一导电材料层于所述衬底上，所述导电材料层覆盖所述多个金属硅化物接触的顶表面并填充所述开口；
S7：刻蚀所述导电材料层，以形成与所述多个第二源/漏区一一对应连接的多个存储节点接触，每个所述存储节点接触包括在对应于所述第二源/漏区的所述衬底表面沿远离所述衬底表面的方向依次叠加的金属硅化物接触和部分剩余的导电材料层，所述多个存储节点接触之间相互隔离。
图3(a)至图3(h)是本发明实施例的存储器的形成方法在实施过程中的剖面示意图。以下结合图2和图3(a)至图3(h)对本发明实施例的存储器的形成方法作进一步描述。
图3(a)是本发明实施例的存储器的形成方法在提供衬底后的剖面示意图。参考图3(a)，本发明实施例的存储器的形成方法包括步骤S1，提供衬底200，所述衬底200具有隔离区220以及由所述隔离区220界定出的多个有源区210，并且在每个所述有源区210中界定有用于形成第一源/漏区的第一区域210a和用于形成第二源/漏区的第二区域210b。本发明实施例中，可以在每个有源区210形成存储器例如DRAM的存储单元，所述第一区域210a和第二区域210b之间的区域可用于形成存储单元中晶体管的栅极。
具体的，衬底200的材质可以包括硅、锗或绝缘体上硅(SOI)的半导体，或者包括锗硅化合物、碳化硅或者其他已知材料，例如砷化镓等Ⅲ、Ⅴ族化合物。在衬底200中还可以根据设计需求注入一定的掺杂离子以改变电学参数。衬底200在隔离区220形成有隔离材料，例如氧化硅。优选的，衬底200为硅衬底。
图3(b)是本发明实施例的存储器的形成方法在形成字线后的剖面示意图。参考图3(b)，本发明实施例的存储器的形成方法包括步骤S2，形成多条字线212于衬底200中，每条字线212与相应的有源区210相交并分隔前述第一区域210a和第二区域210b。
作为示例，参考图3(a)和图3(b)，衬底200中的每个有源区210可设置一个用于形成第一源/漏区的第一区域210a和两个用于形成第二源/漏区的第二区域210b，且这两个第二区域210b分别位于第一区域210a的两侧，从而，每个有源区210可与两条字线212相交，并且每条字线212分隔前述第一区域210a和第二区域210b。
形成于衬底200中的字线212可作为存储器中相应的晶体管的栅极，并且在形成字线212的过程中或者形成之后，可以在第一区域210a形成第一源/漏区214作为相应的晶体管的源极，并在第二区域210b形成第二源/漏区215作为相应的晶体管的漏极。所述字线212可埋设于衬底200中，例如字线212可形成于与相应的有源区210相交的字线沟槽201中，字线沟槽201的内表面可在形成字线212之前通过注入离子形成沟道区，第一源/漏区214和第二源/漏区215中的每个都可以是离子掺杂区域。所注入或掺杂的离子的类型可以根据要形成的晶体管的类型选择。本文中衬底200的表面指的是衬底200的用于形成存储器的表面即主表面，上述以及下文中的各功能层的与衬底200的主表面同侧的表面可以作为所述功能层的顶表面。
具体的，在字线沟槽201内形成字线212时，可在所述多个字线沟槽201中依次形成栅电介质层211、字线212以及覆盖栅电介质层211和字线212的掩埋绝缘层213。
具体地，栅电介质层211的材质可包括氧化硅、氮化硅、氮氧化物、硅氮化物、氧化物/氮化物/氧化物(ONO)以及高k电介质材料中的一种或多种。栅电介质层211可以通过诸如在包括氧化物、水蒸气、一氧化氮或它们的组合的环境中的湿或干热氧化工艺形成，或者通过在氧气、水蒸气、一氧化氮或它们的组合的环境中的原位蒸汽生成(ISSG)工艺生成，或者通过使用正硅酸乙酯(TEOS)和氧气作为前驱体的化学汽相沉积(CVD)技术形成。字线212的材质可以包括Ti、TiN、Ta、TaN、W、WN、TiSiN以及WSiN中的一种或多种。掩埋绝缘层213的材质可以包括氧化硅、氮化硅、氮氧化硅以及硅氮氧化物中的一种或两种以上的组合。
需要说明的是，上述以及下文中的各功能层的沉积工艺，均可以根据公开技术选择适合于本实施例目的的沉积工艺，例如，字线212以及掩埋绝缘层213的沉积工艺可以从化学气相沉积、物理气相沉积、原子层沉积、高密度等离子CVD、金属有机CVD、等离子体增强CVD或其他适合的沉积工艺中选择，下文不再详述。
图3(c)是本发明实施例的存储器的形成方法在形成位线后的剖面示意图。参考图3(c)，本发明实施例的存储器的形成方法包括步骤S3，形成多条位线230于衬底200上，每条位线230与相应的有源区210相交，以使相应的所述有源区210中的第一源/漏区214连接至位线230。
作为示例，所述位线230可包括在对应于第一源/漏区214的衬底200表面依次叠加的位线接触231和位线导电层232。
位线接触231与位于其下方的第一源/漏区214(例如为源极)电连接。位线接触231的材质可包括多晶硅或金属，一些实施例中，位线接触231也可以部分伸入衬底200内，即位线接触231的底面可以低于衬底200的表面且位线接触231的顶表面高于衬底200的表面。
位线导电层232形成于位线接触231表面，因而通过位线接触231，位线导电层232可与第一源/漏区214形成电连接。位线导电层232的材质可包括W、Ti、Ni、Al、Pt、TiO2、TiN以及多晶硅中的一种或者两种以上的组合。位线230也可以包括其他层，例如还可包括直接覆盖于位线接触231顶表面的功函数层。
图3(d)是本发明实施例的存储器的形成方法在形成隔离层后的剖面示意图。参考图3(d)，本发明实施例的存储器的形成方法包括步骤S4，形成一隔离层233于衬底200上，所述隔离层233覆盖所述多条位线232的顶表面和侧表面，所述隔离层233中开设有多个开口233a，每个所述开口233a中暴露出多个所述第二源/漏区215，所述多个第二源/漏区215之间通过隔离区220相互间隔，并且衬底200的对应于所述多个第二源/漏区215的表面包含硅。隔离层233可以是多层结构，其材质可以包括氧化硅、氮化硅、氮氧化硅以及硅氮氧化物中的一种或两种以上的组合。
图3(e)是本发明实施例的存储器的形成方法在形成金属层后的剖面示意图。图3(f)是本发明实施例的存储器的形成方法在形成金属硅化物接触后的剖面示意图。参考图3(e)和图3(f)，本发明实施例的存储器的形成方法包括步骤S5，进行自对准金属硅化物工艺，以形成多个金属硅化物接触241于衬底200的对应于所述多个第二源/漏区215的表面，所述多个金属硅化物接触241与所述多个第二源/漏区215一一对应。
自对准金属硅化物(salicide)工艺指的是利用Ni、Ti、W或者Co等金属可以与硅反应、但是不会与硅氧化物如二氧化硅、硅氮化物如氮化硅或者是硅氮氧化物反应的机理，自对准地与被暴露出的衬底表面的源/漏区和/或多晶硅栅进行硅对准形成TiSi、CoSi和WSi等金属硅化物的工艺。具体的，步骤S4可包括以下步骤。
首先，参考图3(d)，沉积一金属层240于衬底200上，所述金属层240覆盖所述隔离层233的顶表面以及所述开口233a的内表面。
具体的，可以先对衬底200表面进行清洗，以使与要沉积的金属层240接触的衬底200表面没有杂质或者氧化膜层，避免影响后续形成的金属硅化物接触的质量。金属层240可以通过物理气相沉积、化学气相沉积或者原子层沉积等工艺形成，金属层240覆盖于衬底200被暴露的表面，还覆盖于隔离层233的表面。金属层240具体可包括金属Ni、Ti、W、Co、Mn、Mo、Zr、Ta、W、Pd、Pt、Yb中的至少一种和/或包含金属元素Ni、Ti、W、Co、Mn、Mo、Zr、Ta、W、Pd、Pt、Yb中的至少一种的金属合金。
其次，进行热退火工艺，以使所述金属层240与衬底200的对应于所述多个第二源/漏区215的表面的硅反应形成所述多个金属硅化物接触241。
具体的，可在氢气、氮气、氦气或者氩气等气氛下进行热退火工艺，使得部分金属层240与其覆盖的对应第二源漏区215的衬底200表面的硅反应形成金属硅化物接触241。上述热退火工艺例如是快速热退火，或者恒温退火、尖峰退火、闪光退火和激光退火等退火工艺中的一种。所述热退火工艺的退火温度范围约400℃至700℃。所形成的多个金属硅化物接触241与金属层240包括相同的金属元素，例如，金属硅化物接触241可包括Ni、Ti、W、Co、Mn、Mo、Zr、Ta、W、Pd、Pt或Yb中的至少一种金属元素。一些实施例中，金属硅化物接触241的材质包括TiSi、CoSi和WSi中的一种或两种以上的组合。通过选择适合条件下的热退火工艺，优选所形成的金属硅化物接触241的电阻较小，以降低后续形成的存储节点接触与对应第二源/漏区210b的衬底200之间的接触电阻。
然后，去除未反应的金属层240。具体的，参考图3(f)，可采用选择性刻蚀，例如可选用强酸和强氧化剂的组合的腐蚀剂对形成所述多个金属硅化物接触241后的衬底200表面进行清洗，以去除未反应的金属层240。在去除未反应的金属层240后，在同一所述开口233a内的对应所述多个第二源/漏区215的衬底200表面覆盖有与所述多个第二源/漏区215一一对应的多个金属硅化物接触241。
图3(g)是本发明实施例的存储器的形成方法在形成导电材料层后的剖面示意图。参考图3(g)，本发明实施例的存储器的形成方法包括步骤S6，形成一导电材料层242于衬底200上，所述导电材料层242覆盖所述多个金属硅化物接触241的顶表面并填充上述隔离层233中的开口233a。导电材料层242的材质可包括掺杂导电离子的多晶硅和/或金属(例如钨)。
具体的，形成导电材料层242可包括以下过程：在包含所述多个金属硅化物接触241的衬底200表面沉积导电材料使其覆盖隔离层233(包括填充隔离层233中的多个开口233a，以及覆盖金属硅化物接触241)；接着通过研磨、回刻蚀或者它们的组合方式去除部分导电材料，使剩余的导电材料作为导电材料层242。导电材料层242的顶表面可低于隔离层233的顶表面。但本发明不限于此，在一些实施例中，导电材料层242的顶表面也可以高于隔离层233的顶表面。
图3(h)是本发明实施例的存储器的形成方法在形成存储节点接触后的剖面示意图。参考图3(h)，本发明实施例的存储器的形成方法包括步骤S7，刻蚀导电材料层242，以形成与所述多个第二源/漏区215一一对应的多个存储节点接触240，每个所述存储节点接触240包括在对应于所述第二源/漏区215的衬底200表面沿远离衬底200表面的方向依次叠加的金属硅化物接触241和部分剩余的导电材料层242，所述多个存储节点接触240之间相互隔离。
具体的，刻蚀导电材料层242以形成所述多个存储节点接触240的过程进一步可包括以下步骤。
首先，仍可参考图3(g)，形成一硬掩模层243于衬底200上，所述硬掩模层243连续覆盖于隔离层233被暴露的的顶表面和侧表面以及导电材料层242的顶表面。硬掩模层243的材质例如是氮化硅。
接着，参考图3(h)，刻蚀所述硬掩模层243，以暴露对应于所述多个第二源/漏区215之间间隔的部分导电材料层242。
刻蚀硬掩模层243可采用自对准刻蚀工艺，具体的，可利用垂直向下的方向性刻蚀(各向异性干法刻蚀)刻蚀硬掩模层243。一些实施例中，可以在硬掩模层243表面先形成图案化的光阻层，然后利用所述图案化的光阻层为掩模刻蚀硬掩模层243使硬掩模层243图案化，以暴露对应于所述多个第二源/漏区215之间间隔的部分导电材料层242。在另一些实施例中，也可以不形成上述图案化的光阻层，而是使硬掩模层243共形地覆盖于隔离层233的顶表面和被暴露的侧表面以及导电材料层242的顶表面，然后以隔离层233作为刻蚀阻挡层，利用各向异性刻蚀工艺垂直向下刻蚀硬掩模层243使硬掩模层243图案化，以暴露对应于所述多个第二源/漏区215之间间隔的部分导电材料层242。
然后，参考图3(h)，以剩余的硬掩模层243为掩模，刻蚀导电材料层242，以去除对应于所述多个第二源/漏区215之间间隔的部分所述导电材料层242。刻蚀导电材料层242具体可利用包括例如HBr、Cl2、SF6、O2、N2、NF3、Ar、He、CF4、CH2F2中的一种或多种作为刻蚀气体的干法刻蚀工艺。
经过上述步骤，剩余的导电材料层242形成为位于所述多个金属硅化物接触241的顶表面的相互隔离的多个部分，每个所述金属硅化物接触与覆盖其顶表面的部分剩余的导电材料层242可作为存储器的一个存储节点接触，因而在衬底200上对应于所述多个第二源漏区215可形成多个存储节点接触240，每个所述存储节点接触240包括沿远离衬底200表面方向依次叠加的金属硅化物接触241和部分剩余的所述导电材料层242，所述多个存储节点接触241之间相互隔离。
本发明实施例的存储器的形成方法，在对应同一开口233a内的多个第二源/漏区215的衬底200表面形成了与所述多个第二源/漏区215一一对应的金属硅化物接触241，然后在其上方形成导电材料层242，导电材料层242覆盖隔离层233的顶表面、金属硅化物接触241的顶表面并填充所述开口233a。在刻蚀去除对应于所述多个第二源/漏区215之间间隔的部分所述导电材料层242以形成相互隔离的存储节点接触241的过程中，由于刻蚀导电材料层242(如多晶硅)的刻蚀工艺对金属硅化物接触241的刻蚀选择比较高，因而所述多个金属硅化物接触241可以减小或避免衬底200表面损伤，即起到保护衬底200的作用。作为示例，当导电材料层242的材质为多晶硅时，可采用的刻蚀气体及各自对应的流量如下：Cl2(流量为100sccm)、HBr(流量为600sccm)以及CF4(流量为100sccm)，该刻蚀条件对多晶硅和金属硅化物的刻蚀选择比较高(大于10)，因而可以减小或避免对衬底200造成损伤。
本发明实施例还包括一种存储器，参照图3(h)，本发明实施例的存储器包括：
衬底200，所述衬底200具有多个隔离区220以及由所述隔离区220界定出的多个有源区210，每个所述有源区210具有至少一个第一源/漏区214和至少一个第二源/漏区215；以及形成于所述衬底200上的并与所述第二源/漏区215一一对应连接的多个存储节点接触240，每个所述存储节点接触240包括在对应于所述第二源/漏区215的衬底200表面沿远离衬底200表面方向依次叠加的金属硅化物接触241和导电材料层242，所述多个存储节点接触240之间相互隔离。
本发明实施例的存储器还可包括形成于所述衬底200中的多条字线212以及形成于所述衬底200上的多条位线230，具体的，每条所述字线212与相应的有源区210相交，并分隔所述第一源/漏区214和所述第二源/漏区215；每条所述位线230与相应的有源区210相交，以使所述相应的有源区210中的第一源/漏区214连接至对应的位线230。
进一步的，每个所述有源区210可设置一个第一源/漏区214和分别位于所述第一源漏区214两侧的两个第二源/漏区215，从而每个有源区210可与两条字线212相交，每条字线212均分隔第一源/漏区214和第二源/漏区215。所述字线212可以是埋置字线，具体可在衬底200中对应第一源/漏区214和第二源/漏区215之间的字线沟槽201中形成，具体的，字线沟槽201内可顺序形成有栅电介质层211、字线212以及覆盖字线212的掩埋绝缘层213。所述位线230可包括沿远离对应第一源/漏区214的衬底200表面的方向依次叠加的位线接触231和位线导电层232。
此外，在衬底200还形成有覆盖所述多条位线230的顶表面和侧表面的隔离层233，所述隔离层233中开设有多个开口233a，上述多个存储节点接触240设置于所述开口233a中，并且，在同一开口233a中的相邻的多个第二源/漏区215之间通过隔离区220相互间隔，对应的，在所述多个第二源/漏区215的衬底200表面设置的多个存储节点接触240互相电性隔离，每个存储节点接触240与对应的第二源/漏区215形成电连接。所述存储节点接触240的导电材料层242一侧可电连接至存储器的存储节点(未示出)，所述存储节点例如是金属绝缘体金属电容器、平面电容器、U型电容器、垂直电容器、水平电容器、非电容器存储结构等。所述存储器例如是动态随机存取存储器(DRAM)。
本发明实施例的存储器中，形成于所述衬底上的多个存储节点接触240包括沿远离衬底200的对应于所述第二源/漏区215的表面方向依次叠加的金属硅化物接触241和导电材料层242。所述金属硅化物接触241可以在去除相邻存储节点接触240之间残留的导电材料的过程中保护衬底200表面。金属硅化物接触241可包括金属元素Ni、Ti、W、Co、Mn、Mo、Zr、Ta、W、Pd、Pt或Yb中的至少一种。一些实施例中，金属硅化物接触241的材质包括TiSi、CoSi和WSi中的一种或两种以上的组合。
需要说明的是，本说明书中的实施例采用递进的方式描述，每个实施例重点说明的都是与前述实施例的不同之处，各个实施例之间相同和相似的地方互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种存储器，其特征在于，包括：
衬底，所述衬底具有隔离区以及由所述隔离区界定出的多个有源区，每个所述有源区具有至少一个第一源/漏区和至少一个第二源/漏区；以及
形成于所述衬底上并与多个所述第二源/漏区一一对应连接的多个存储节点接触，每个所述存储节点接触包括在对应于所述第二源/漏区的所述衬底表面沿远离所述衬底表面的方向依次叠加的金属硅化物接触和导电材料层，所述多个存储节点接触之间相互隔离。
2.如权利要求1所述的存储器，其特征在于，还包括：
形成于所述衬底中的多条字线，每条所述字线与相应的所述有源区相交，并分隔所述第一源/漏区和所述第二源/漏区；以及
形成于所述衬底上的多条位线，每条所述位线与相应的所述有源区相交，以使相应的所述有源区中的所述第一源/漏区连接至所述位线。
3.如权利要求2所述的存储器，其特征在于，每个所述有源区包括一个所述第一源/漏区和分别位于所述第一源漏区两侧的两个所述第二源/漏区，且每个所述有源区与两条所述字线相交。
4.如权利要求1所述的存储器，其特征在于，所述金属硅化物接触的材质包括TiSi、CoSi和WSi中的一种或两种以上的组合。
5.如权利要求1所述的存储器，其特征在于，所述导电材料层的材质包括多晶硅，所述衬底为硅衬底。
6.如权利要求1所述的存储器，其特征在于，所述存储器为动态随机存取存储器。
7.一种存储器的形成方法，其特征在于，包括：
提供衬底，所述衬底具有隔离区以及由所述隔离区界定出的多个有源区，并且在每个所述有源区中界定有用于形成第一源/漏区的第一区域和用于形成第二源/漏区的第二区域；
形成多条字线于所述衬底中，每条所述字线与相应的所述有源区相交并分隔所述第一区域和所述第二区域；
形成多条位线于所述衬底上，每条所述位线与相应的所述有源区相交，以使相应的所述有源区中的所述第一源/漏区连接至所述位线；
形成一隔离层于所述衬底上，所述隔离层覆盖所述多条位线的顶表面和侧表面，所述隔离层中开设有多个开口，每个所述开口中暴露出多个第二源/漏区，所述多个第二源/漏区之间通过所述隔离区相互间隔，所述衬底的对应于所述多个第二源/漏区的表面包含硅；
进行自对准金属硅化物工艺，以形成多个金属硅化物接触于所述衬底的对应于所述多个第二源/漏区的表面，所述多个金属硅化物接触与所述多个第二源/漏区一一对应；
形成一导电材料层于所述衬底上，所述导电材料层覆盖所述多个金属硅化物接触的顶表面并填充所述开口；以及
刻蚀所述导电材料层，以形成与所述多个第二源/漏区一一对应连接的多个存储节点接触，每个所述存储节点接触包括在对应于所述第二源/漏区的所述衬底表面沿远离所述衬底表面的方向依次叠加的金属硅化物接触和部分剩余的导电材料层，所述多个存储节点接触之间相互隔离。
8.如权利要求7所述的存储器的形成方法，其特征在于，所述自对准金属硅化物工艺包括：
沉积一金属层于所述衬底上，所述金属层覆盖所述隔离层的顶表面以及所述开口的内表面；
进行热退火工艺，以使所述金属层与所述衬底的对应于所述多个第二源/漏区的表面的硅反应形成所述多个金属硅化物接触；以及
去除未反应的所述金属层。
9.如权利要求8所述的存储器的形成方法，其特征在于，所述热退火工艺的退火温度范围为400℃至700℃。
10.如权利要求7所述的存储器的形成方法，其特征在于，刻蚀所述导电材料层以形成与所述多个第二源/漏区一一对应的多个存储节点接触的步骤包括：
形成一硬掩模层于所述衬底上，所述硬掩模层连续覆盖于所述隔离层被暴露的顶表面和侧表面以及所述导电材料层的顶表面；
刻蚀所述硬掩模层，以暴露对应于所述多个第二源/漏区之间间隔的部分所述导电材料层；以及
以剩余的所述硬掩模层为掩模，刻蚀所述导电材料层，以去除对应于所述多个第二源/漏区之间间隔的部分所述导电材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811028192.1A CN110875318B (zh) | 2018-09-04 | 2018-09-04 | 存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811028192.1A CN110875318B (zh) | 2018-09-04 | 2018-09-04 | 存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110875318A true CN110875318A (zh) | 2020-03-10 |
| CN110875318B CN110875318B (zh) | 2024-05-21 |
Family
ID=69716991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811028192.1A Active CN110875318B (zh) | 2018-09-04 | 2018-09-04 | 存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110875318B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584432A (zh) * | 2020-05-28 | 2020-08-25 | 福建省晋华集成电路有限公司 | 动态随机存取存储器及其制作方法 |
| WO2022183718A1 (zh) * | 2021-03-01 | 2022-09-09 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080090171A (ko) * | 2007-04-04 | 2008-10-08 | 삼성전자주식회사 | 랜딩패드를 갖는 반도체 장치의 형성방법 |
| US20080284029A1 (en) * | 2007-05-16 | 2008-11-20 | Seong-Goo Kim | Contact structures and semiconductor devices including the same and methods of forming the same |
| CN102339830A (zh) * | 2010-07-15 | 2012-02-01 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| US20130193549A1 (en) * | 2012-01-31 | 2013-08-01 | SK Hynix Inc. | Semiconductor devices including conductive plugs and methods of manufacturing the same |
| US20140254239A1 (en) * | 2013-03-05 | 2014-09-11 | SK Hynix Inc. | Electronic device comprising a semiconductor memory unit |
| CN104103578A (zh) * | 2013-04-08 | 2014-10-15 | 爱思开海力士有限公司 | 具有气隙的半导体器件及其制造方法 |
| CN106504985A (zh) * | 2015-09-04 | 2017-03-15 | 爱思开海力士有限公司 | 半导体结构及其制造方法 |
| CN106981490A (zh) * | 2016-01-15 | 2017-07-25 | 美光科技公司 | 形成存储胞接触结构的方法 |
| CN107706180A (zh) * | 2017-10-20 | 2018-02-16 | 睿力集成电路有限公司 | 存储器及其制备方法、半导体器件 |
| CN209045552U (zh) * | 2018-09-04 | 2019-06-28 | 长鑫存储技术有限公司 | 存储器 |
-
2018
- 2018-09-04 CN CN201811028192.1A patent/CN110875318B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080090171A (ko) * | 2007-04-04 | 2008-10-08 | 삼성전자주식회사 | 랜딩패드를 갖는 반도체 장치의 형성방법 |
| US20080284029A1 (en) * | 2007-05-16 | 2008-11-20 | Seong-Goo Kim | Contact structures and semiconductor devices including the same and methods of forming the same |
| CN102339830A (zh) * | 2010-07-15 | 2012-02-01 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| US20130193549A1 (en) * | 2012-01-31 | 2013-08-01 | SK Hynix Inc. | Semiconductor devices including conductive plugs and methods of manufacturing the same |
| US20140254239A1 (en) * | 2013-03-05 | 2014-09-11 | SK Hynix Inc. | Electronic device comprising a semiconductor memory unit |
| CN104103578A (zh) * | 2013-04-08 | 2014-10-15 | 爱思开海力士有限公司 | 具有气隙的半导体器件及其制造方法 |
| CN106504985A (zh) * | 2015-09-04 | 2017-03-15 | 爱思开海力士有限公司 | 半导体结构及其制造方法 |
| CN106981490A (zh) * | 2016-01-15 | 2017-07-25 | 美光科技公司 | 形成存储胞接触结构的方法 |
| CN107706180A (zh) * | 2017-10-20 | 2018-02-16 | 睿力集成电路有限公司 | 存储器及其制备方法、半导体器件 |
| CN209045552U (zh) * | 2018-09-04 | 2019-06-28 | 长鑫存储技术有限公司 | 存储器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584432A (zh) * | 2020-05-28 | 2020-08-25 | 福建省晋华集成电路有限公司 | 动态随机存取存储器及其制作方法 |
| WO2022183718A1 (zh) * | 2021-03-01 | 2022-09-09 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110875318B (zh) | 2024-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8536008B2 (en) | Manufacturing method of vertical channel transistor array | |
| CN101471379B (zh) | 半导体器件及其制造工艺 | |
| KR101116354B1 (ko) | 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법 | |
| KR101566922B1 (ko) | 저스트 드라이 에칭과 케미컬 드라이 에칭을 조합한 반도체소자의 금속 실리사이드막 형성 방법 | |
| KR101096223B1 (ko) | 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 제조 방법 | |
| KR100614290B1 (ko) | 메모리 커패시터의 제조 방법 | |
| US9548259B2 (en) | Semiconductor device and method for manufacturing the same | |
| EP3570324A2 (en) | Integrated circuit device | |
| KR101949981B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US10490555B2 (en) | Method of forming semiconductor memory device | |
| US10304943B2 (en) | Integrated circuit devices with blocking layers | |
| JP2008098504A (ja) | 半導体装置の製造方法 | |
| TWI517222B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| CN112086347A (zh) | 制造半导体器件的方法、半导体制造装置和半导体器件 | |
| JP2008034413A (ja) | 半導体装置及びその製造方法 | |
| US7320919B2 (en) | Method for fabricating semiconductor device with metal-polycide gate and recessed channel | |
| CN110875318B (zh) | 存储器及其形成方法 | |
| JP4600836B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2006013424A (ja) | 半導体素子の製造方法 | |
| US20080020568A1 (en) | Semiconductor device having a silicide layer and method of fabricating the same | |
| KR20020031283A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| US20160268262A1 (en) | Semiconductor device and method for forming the same | |
| CN216354217U (zh) | 动态随机存取存储器 | |
| JP2000260957A (ja) | 半導体装置の製造方法 | |
| CN110875317A (zh) | 集成电路存储器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |