TWI591767B - 形成記憶胞接觸結構的方法 - Google Patents

形成記憶胞接觸結構的方法 Download PDF

Info

Publication number
TWI591767B
TWI591767B TW105116168A TW105116168A TWI591767B TW I591767 B TWI591767 B TW I591767B TW 105116168 A TW105116168 A TW 105116168A TW 105116168 A TW105116168 A TW 105116168A TW I591767 B TWI591767 B TW I591767B
Authority
TW
Taiwan
Prior art keywords
memory cell
cell contact
layer
forming
sacrificial layer
Prior art date
Application number
TW105116168A
Other languages
English (en)
Other versions
TW201725657A (zh
Inventor
楊勝威
吳鐵將
王文傑
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Application granted granted Critical
Publication of TWI591767B publication Critical patent/TWI591767B/zh
Publication of TW201725657A publication Critical patent/TW201725657A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

形成記憶胞接觸結構的方法
本發明係有關於半導體裝置及其製造方法的技術領域，更特定言之，本發明係有關於一種動態隨機存取記憶體(DRAM)裝置的記憶胞接觸結構的製作方法。
如本領域所已知的，DRAM是一種隨機存取記憶體，其將位元資料儲存在積體電路內的各個獨立的電容器中。DRAM包含由複數個電荷存儲記憶胞所構成的矩形陣列，而各個電荷存儲記憶胞通常由一電容器與電晶體組成。
通常，DRAM記憶胞的各個電晶體包括一閘極、位於半導體基底中的汲極區，以及在空間上與汲極區分開的源極區。所述閘極通常電連接到一字元線。所述源極區通常電連接到一數位線。所述汲極區通常經由記憶胞接觸結構電連接到一電容器。
隨著行動裝置尺寸的微縮，促使DRAM記憶胞的設計朝更大的密度和更小特徵尺寸及單元面積發展，這使得記憶胞接觸結構的尺寸急劇縮小，導致接觸電阻的增加及製程餘裕的不足。在記憶胞接觸結構的蝕刻過程中造成的主動區(active area, AA)傷害已成為所述技術領域中亟待解決的問題。
因此，本領域仍然需要一種改良的方法，用於製造DRAM裝置的記憶胞接觸結構，不會增加製程的複雜性，並且能夠避免上述先前技術的問題。
本發明一主要目的在提供一種改良的方法，用於形成DRAM裝置的切開式記憶胞接觸結構（split cell contact），並有效解決上述先前技術的不足與缺點。
本發明一方面，提出一種形成記憶胞接觸結構的方法。首先提供一基底，在基底的一主表面上設有一第一凸起結構及一第二凸起結構，其中主表面包含一第一記憶胞接觸區，緊鄰第一凸起結構，及一第二記憶胞接觸區，緊鄰第二凸起結構。之後，於基底上沉積一順形的蝕刻停止層，其中蝕刻停止層順形的覆蓋第一凸起結構及第二凸起結構，且覆蓋第一記憶胞接觸區及第二記憶胞接觸區。然後，於蝕刻停止層上全面沉積一犧牲層，其中犧牲層填滿第一凸起結構與第二凸起結構的一間隙。接著凹蝕犧牲層，使第一凸起結構與第二凸起結構的上端部凸出於犧牲層的一上表面。
接著，繼續於第一凸起結構與第二凸起結構的上端部的側壁上及犧牲層的上表面上，形成側壁子，再以側壁子作為一蝕刻硬遮罩，自動對準將未被側壁子覆蓋的犧牲層蝕除，如此形成一凹陷結構。之後，於凹陷結構內填入一填充材料層，並進行一第一平坦化製程，去除填充材料層的一上部、側壁子，及第一凸起結構與第二凸起結構的上端部，直到犧牲層的一上表面顯露出來。再去除犧牲層，在原本犧牲層所在處形成接觸洞，然後進行一貫通蝕刻製程，移除接觸洞底部蝕刻停止層，以顯露出第一記憶胞接觸區及第二記憶胞接觸區。最後，於接觸洞內填入一導電材料層。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
於下文中，給予許多具體細節以透徹理解本發明。然而，在沒有這些具體細節的情況下，本發明對於本技術領域中具有通常技術者將是顯而易見的，仍可據以施行。此外，一些公知的系統配置和處理步驟在本文中並沒有詳細討論，因為這些應是本領域技術人員所熟知。
同樣地，圖示說明裝置的實施例係半示意圖且非按比例繪製，某些尺寸被誇大是為了在圖中能清楚地呈現。另外，當多個實施例被揭示及描述為具有一些通用的特徵時，相同或類似的特徵通常以相同的符號描述，便於說明和描述他們。
關於電晶體和積體電路的製造，術語“主表面”通常指的是有多個電晶體製造於其上或其中的半導體層的表面。本文所使用的術語“垂直”是指相對正交於所述主表面的方向。一般而言，主表面可以是沿著單晶矽層的＜100＞結晶面，其中場效應電晶體裝置通常被製造於此結晶面上。
第1圖至第10圖為示意性剖面圖，說明根據本發明一實施例的示例性方法，其係用於製造DRAM裝置的記憶胞接觸結構。如第1圖所示，首先，提供一半導體基底10，諸如矽基底。應理解的是，半導體基底10可以由本領域中已知的任何合適的半導體材料或晶圓組成。半導體基底10具有一主表面10a，在其上形成有兩個向上凸起結構30及40。
根據本發明一實施例，圖中兩個向上凸起結構30及40凸出於主表面10a且彼此靠近。當從上往下看時，向上凸起結構30及40可沿第一方向延伸，並且彼此平行排列。例如，當從上往下看時，向上凸起結構30和40可具有一個波浪形的圖案，但不限於此。應該理解的是，記憶體陣列中可以有多條向上凸起結構，但為簡化說明，在圖示中僅例示出兩個向上凸起結構。
根據本發明一實施例，向上凸起結構30可包含一矽基下部300、直接設於矽基下部300上的一金屬部310，及一氮化矽層320，其堆疊在金屬部310上且至少覆蓋金屬部310的側壁。在氮化矽層320上直接堆疊有一矽氧層330。此外，可選擇另提供一氮化矽襯層（未明確示出）以覆蓋矽氧層330及氮化矽層320的側壁。向上凸起結構30具有兩個相對的側壁表面30a和30b。
根據本發明一實施例，向上凸起結構40可包含一矽基下部400、直接位於矽基下部400上的一金屬部410，及一氮化矽層420，其堆疊在金屬部410上且至少覆蓋金屬部410的側壁。在氮化矽層420上直接堆疊有一矽氧層430。此外，可選擇提供一氮化矽襯墊（未明確示出）以覆蓋矽氧層430及氮化矽層420的側壁。向上凸起結構40具有兩個相對的側壁表面40a和40b。
應理解的是，向上凸起結構30和40僅供說明參考用。根據本發明一實施例，直接位於矽基下部300上的金屬部310與直接位於矽基下部400上的金屬部410可以作為DRAM裝置的數位線，但不限於此。
當從上往下看時，矽氧層330和矽氧層430可沿第二方向延伸且彼此平行排列。根據本發明一實施例，第一方向垂直於第二方向，但不限於此。根據本發明一實施例，矽氧層330和430可以透過使用旋塗介電質(spin-on-dielectric, SOD)材料來形成，但不限於此。矽氧層330和430是圖案化層，且皆可具有線狀圖案。
根據本發明一實施例，淺溝渠隔離(shallow trench isolation, STI)結構20及複數個溝渠閘極結構21、22、23及24可設置在半導體基底10的主表面10a下。各個溝渠閘極結構21、22、23及24可包括含一閘極介電層202、一導電層210及一帽蓋層220。根據本發明一實施例，溝渠閘極結構21、22、23及24可沿第二方向延伸，但不限於此。
根據本發明一實施例，一記憶胞接觸區230被設置鄰近於溝渠閘極結構22及一記憶胞接觸區240被設置鄰近於溝渠閘極結構23。應理解的是，STI結構20及溝渠閘極結構21、22、23及24的排列僅供例示說明。
如第2圖所示，根據本發明一實施例，進行化學氣相沉積(chemical vapor deposition, CVD)製程或任何合適的沉積方法，以在半導體基底10上沉積一順形的蝕刻停止層260。蝕刻停止層260共形地覆蓋兩個向上凸起結構30和40、矽氧層330和430，以及主表面10a，包括STI結構20和記憶胞接觸區230和240。根據本發明一實施例，蝕刻停止層260可包含氮化矽，但不限於此。
如第3圖所示，根據本發明一實施例，犧牲層50全面沉積在蝕刻停止層260上。犧牲層50填滿了向上凸起結構30和40之間的間隙或空間。根據本發明一實施例，犧牲層50可以包含多晶矽，但不限於此。隨後，犧牲層50被凹蝕或回蝕。例如，在犧牲層50回蝕之後，犧牲層50的頂表面50a可以低於矽氧層330和430的底表面或與其齊平，此時，矽氧層330和430凸出於犧牲層50的頂表面50a。
如第4圖所示，根據本發明一實施例，之後，進行另一CVD製程或沉積製程，以沉積一順形的側壁子層，例如一氮化矽層，形成在犧牲層50的頂表面50a上及凸出的矽氧層330和430上。側壁子層的厚度，可根據後續階段所欲形成的記憶胞接觸結構的目標厚度來控制。隨後，進行一非等向性乾蝕刻製程，蝕刻側壁子層，直到犧牲層50的頂表面50a顯露出來，從而在矽氧層330和430的兩個相對側壁上形成側壁子52a。
如第5圖所示，根據本發明一實施例，進行另一乾蝕刻過程，利用側壁子52a作為一蝕刻硬遮罩，自動對準將未被側壁子52a覆蓋的犧牲層50蝕除。上述乾蝕刻製程選擇性的蝕刻至下面的蝕刻停止層260即停止，以避免損壞包括記憶胞接觸區230和240在內的主動區。將犧牲層50分離之後，在犧牲層50中形成一個凹陷結構54，並在凹陷結構54的底部暴露出蝕刻停止層260的一頂表面。
如第6圖所示，之後，於凹陷結構54內填入一間隙填充材料層60。根據本發明一實施例，間隙填充材料層60可包含氮化矽，但不限於此。間隙填充材料層60填滿所述凹陷結構54且覆蓋側壁子52a。
如第7圖所示，根據本發明一實施例，進行一平坦化製程，包括拋光或蝕刻製程，但不限於此，以去除間隙填充材料層60的一上部、側壁子52a，及矽氧層330和430，直到犧牲層50頂表面50a顯露出來。此時，犧牲層50的頂表面50a可與氮化矽層320和420的頂表面及間隙填充材料層60的頂表面60a齊平。
如第8圖所示，根據本發明一實施例，進行一蝕刻製程，例如乾蝕刻製程，以完全移除犧牲層50，從而在原本犧牲層50所在處形成接觸洞64。此時，接觸洞64顯露出蝕刻停止層260的側壁及間隙填充材料層60的側壁，而接觸洞64的底部顯露出蝕刻停止層260的頂表面。
如第9圖所示，根據本發明一實施例，然後進行一貫通蝕刻製程，從接觸洞64的底部去除蝕刻停止層260，從而顯露出記憶胞接觸區230和240。根據本發明一實施例，貫通蝕刻製程可為非等向性蝕刻製程，但不限於此。根據本發明一實施例，接觸洞64是由兩個階段的蝕刻方法形成。透過上述做法，包含記憶胞接觸區230和240在內的主動區就不會被損壞，並避免主動區侵蝕的問題。
如第10圖所示，在顯露出記憶胞接觸區230和240之後，於接觸洞64內填入至少一個導電材料層。根據本發明一實施例，導電材料層可以包含多晶矽、金屬(諸如鎢或氮化鈦)，或它們的組合。導電材料層填滿接觸洞64並且覆蓋氮化矽層320和420的頂表面，及間隙填充材料層60的頂表面60a。然後，進行一平坦化製程，包括拋光或蝕刻製程，但不限於此，以去除導電材料層的上部，直到顯露出間隙填充材料層60的頂表面60a，從而在接觸洞64中形成記憶胞接觸結構500。       以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧半導體基底
10a‧‧‧主表面
30‧‧‧向上凸起結構
40‧‧‧向上凸起結構
300‧‧‧矽基下部
310‧‧‧金屬部
320‧‧‧氮化矽層
330‧‧‧矽氧層
30a‧‧‧側壁表面
30b‧‧‧側壁表面
400‧‧‧矽基下部
410‧‧‧金屬部
420‧‧‧氮化矽層
430‧‧‧矽氧層
40a‧‧‧側壁表面
40b‧‧‧側壁表面
20‧‧‧淺溝渠隔離結構
21‧‧‧溝渠閘極結構
22‧‧‧溝渠閘極結構
23‧‧‧溝渠閘極結構
24‧‧‧溝渠閘極結構
202‧‧‧閘極介電層
210‧‧‧導電層
220‧‧‧帽蓋層
230‧‧‧記憶胞接觸區
240‧‧‧記憶胞接觸區
260‧‧‧蝕刻停止層
50‧‧‧犧牲層
50a‧‧‧頂表面
52a‧‧‧側壁子
54‧‧‧凹陷結構
60‧‧‧間隙填充材料層
60a‧‧‧頂表面
64‧‧‧接觸洞
500‧‧‧記憶胞接觸結構
經由詳細描述示例性實施例及其參考附圖，本發明上述和其他方面以及特徵將變得顯而易見，其中：       第1圖至第10圖為示意性剖面圖，說明根據本發明一實施例的示例性方法，其係用於製造DRAM裝置的記憶胞接觸結構。       須注意的是所有圖式均為示意圖，以說明和製圖方便為目的，相對尺寸及比例都經過調整。相同的符號在不同的實施例中代表相對應或類似的特徵。
30‧‧‧向上凸起結構
40‧‧‧向上凸起結構
300‧‧‧矽基下部
310‧‧‧金屬部
320‧‧‧氮化矽層
30a‧‧‧側壁表面
30b‧‧‧側壁表面
400‧‧‧矽基下部
410‧‧‧金屬部
420‧‧‧氮化矽層
40a‧‧‧側壁表面
40b‧‧‧側壁表面
20‧‧‧淺溝渠隔離結構
21‧‧‧溝渠閘極結構
22‧‧‧溝渠閘極結構
23‧‧‧溝渠閘極結構
24‧‧‧溝渠閘極結構
202‧‧‧閘極介電層
210‧‧‧導電層
220‧‧‧帽蓋層
230‧‧‧記憶胞接觸區
240‧‧‧記憶胞接觸區
260‧‧‧蝕刻停止層
60‧‧‧間隙填充材料層
60a‧‧‧頂表面
500‧‧‧記憶胞接觸結構

Claims (10)

  1. 一種形成記憶胞接觸結構的方法，包含：        提供一基底，在該基底的一主表面上設有一第一凸起結構及一第二凸起結構，其中該主表面包含一第一記憶胞接觸區緊鄰該第一凸起結構及一第二記憶胞接觸區緊鄰該第二凸起結構；        於該基底上沉積一順形的蝕刻停止層，其中該蝕刻停止層順形的覆蓋該第一凸起結構及該第二凸起結構，且覆蓋該第一記憶胞接觸區及該第二記憶胞接觸區；        於該蝕刻停止層上全面沉積一犧牲層，其中該犧牲層填滿該第一凸起結構與該第二凸起結構的一間隙；        凹蝕該犧牲層，使該第一凸起結構與該第二凸起結構的上端部凸出於該犧牲層的一上表面； 於該第一凸起結構與該第二凸起結構的上端部的側壁上及該犧牲層的該上表面上，形成側壁子； 以該側壁子作為一蝕刻硬遮罩，自動對準將未被該側壁子覆蓋的該犧牲層蝕除，如此形成一凹陷結構； 於該凹陷結構內填入一填充材料層； 進行一第一平坦化製程，去除該填充材料層的一上部、該側壁子，及該第一凸起結構與該第二凸起結構的該上端部，直到該犧牲層的一上表面顯露出來； 去除該犧牲層，在原本該犧牲層所在處形成接觸洞； 進行一貫通蝕刻製程，移除該接觸洞底部該蝕刻停止層，以顯露出該第一記憶胞接觸區及該第二記憶胞接觸區；及 於該接觸洞內填入一導電材料層。
  2. 如申請專利範圍第1項所述的形成記憶胞接觸結構的方法，其中於該第一記憶胞接觸區及該第二記憶胞接觸區之間的該基底內，形成有一溝渠絕緣結構。
  3. 如申請專利範圍第1項所述的形成記憶胞接觸結構的方法，其中該蝕刻停止層包含氮化矽。
  4. 如申請專利範圍第1項所述的形成記憶胞接觸結構的方法，其中該犧牲層包含多晶矽。
  5. 如申請專利範圍第1項所述的形成記憶胞接觸結構的方法，其中該側壁子係由氮化矽所構成。
  6. 如申請專利範圍第1項所述的形成記憶胞接觸結構的方法，其中該第一平坦化製程包含一研磨製程或一蝕刻製程。
  7. 如申請專利範圍第1項所述的形成記憶胞接觸結構的方法，其中該導電材料層包含多晶矽、金屬或其組合。
  8. 如申請專利範圍第1項所述的形成記憶胞接觸結構的方法，其中另包含： 進行一第二平坦化製程，以去除該導電材料層的一上部，直到該填充材料層的一上表面被顯露出來。
  9. 如申請專利範圍第1項所述的形成記憶胞接觸結構的方法，其中該第一凸起結構與該第二凸起結構的該上端部包含一矽氧層。
  10. 如申請專利範圍第1項所述的形成記憶胞接觸結構的方法，其中於該基底的該主表面下另形成有複數個溝渠式閘極結構。
TW105116168A 2016-01-15 2016-05-24 形成記憶胞接觸結構的方法 TWI591767B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/996,240 US9419001B1 (en) 2016-01-15 2016-01-15 Method for forming cell contact

Publications (2)

Publication Number Publication Date
TWI591767B true TWI591767B (zh) 2017-07-11
TW201725657A TW201725657A (zh) 2017-07-16

Family

ID=56610832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105116168A TWI591767B (zh) 2016-01-15 2016-05-24 形成記憶胞接觸結構的方法

Country Status (3)

Country Link
US (1) US9419001B1 (zh)
CN (1) CN106981490B (zh)
TW (1) TWI591767B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388564B2 (en) * 2016-01-12 2019-08-20 Micron Technology, Inc. Method for fabricating a memory device having two contacts
CN107546226A (zh) * 2017-09-29 2018-01-05 睿力集成电路有限公司 存储器及其制造方法
CN110875318B (zh) * 2018-09-04 2024-05-21 长鑫存储技术有限公司 存储器及其形成方法
CN113643971B (zh) * 2021-08-10 2023-07-14 长鑫存储技术有限公司 埋入式栅极结构的制备方法及埋入式栅极结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101497B2 (en) * 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
KR20130094112A (ko) * 2012-02-15 2013-08-23 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101986145B1 (ko) * 2012-08-28 2019-06-05 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 그 제조 방법
CN103811320B (zh) * 2012-11-09 2017-08-11 中国科学院微电子研究所 半导体器件及其制造方法
US9093496B2 (en) * 2013-07-18 2015-07-28 Globalfoundries Inc. Process for faciltiating fin isolation schemes
TWI571915B (zh) * 2014-01-29 2017-02-21 華亞科技股份有限公司 電容器下電極之製造方法及半導體裝置

Also Published As

Publication number Publication date
TW201725657A (zh) 2017-07-16
CN106981490A (zh) 2017-07-25
CN106981490B (zh) 2018-08-24
US9419001B1 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
US8691680B2 (en) Method for fabricating memory device with buried digit lines and buried word lines
US9287395B2 (en) Semiconductor device and a bit line and the whole of a bit line contact plug having a vertically uniform profile
CN108257919B (zh) 随机动态处理存储器元件的形成方法
TW201740510A (zh) 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法
CN110634869A (zh) 存储器阵列及其制造方法
TWI549228B (zh) 動態隨機存取記憶體單元及其製作方法
JP2009239285A (ja) 半導体素子の垂直チャネルトランジスタ及びその形成方法
KR101935007B1 (ko) 반도체 소자 및 그 제조 방법
TWI708321B (zh) 半導體結構及其製造方法
TWI591767B (zh) 形成記憶胞接觸結構的方法
TWI523202B (zh) 埋入式數位線存取元件及記憶體陣列
US8492833B2 (en) Semiconductor device having a buried gate
US20190189620A1 (en) Method of forming a memory device
TW201436111A (zh) 接觸結構以及採用該接觸結構的半導體記憶元件
US8217449B2 (en) Semiconductor device and method for forming the same
JP2013168570A (ja) 半導体装置及びその製造方法
US9123576B2 (en) Semiconductor device and method for manufacturing the same
KR101205067B1 (ko) 반도체 소자의 형성방법
KR101161750B1 (ko) 반도체장치 제조 방법
KR20120128518A (ko) 반도체 소자의 제조 방법
TW201711169A (zh) 晶胞接觸結構
US9401326B1 (en) Split contact structure and fabrication method thereof
KR101067875B1 (ko) 반도체 소자의 제조방법
KR20110101709A (ko) 반도체 소자 및 그 제조 방법
CN108281423A (zh) 制作半导体元件的方法