CN107634057B - 动态随机存取存储器阵列及其版图结构、制作方法 - Google Patents

动态随机存取存储器阵列及其版图结构、制作方法 Download PDF

Info

Publication number
CN107634057B
CN107634057B CN201711039711.XA CN201711039711A CN107634057B CN 107634057 B CN107634057 B CN 107634057B CN 201711039711 A CN201711039711 A CN 201711039711A CN 107634057 B CN107634057 B CN 107634057B
Authority
CN
China
Prior art keywords
active area
random access
access memory
dynamic random
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711039711.XA
Other languages
English (en)
Other versions
CN107634057A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201711039711.XA priority Critical patent/CN107634057B/zh
Publication of CN107634057A publication Critical patent/CN107634057A/zh
Application granted granted Critical
Publication of CN107634057B publication Critical patent/CN107634057B/zh
Priority to PCT/CN2018/112327 priority patent/WO2019085848A1/en
Priority to US16/850,469 priority patent/US11189621B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Abstract

本发明提供了一种动态随机存取存储器阵列及其版图结构、制作方法，每个有源区呈“V”型。因此本发明中的动态随机存取存储器阵列若产生字线干扰时，泄漏的自由电子平的均自由行程在“V”型的有源区拐角处被终止，电子和空穴将被重组，由此降低甚至避免了漏电流，有助于提高器件的性能。

Description

动态随机存取存储器阵列及其版图结构、制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种动态随机存取存储器阵列及其版图结构、制作方法。
背景技术
集成电路已经从单一的芯片上集成数十个器件发展为集成数百万器件。传统的集成电路的性能和复杂性已经远远超过了最初的想象。为了实现在复杂性和电路密度(在一定芯片面积上所能容纳的器件的数量)方面的提高，器件的特征尺寸，也称为“几何尺寸(geometry)”，随着每一代的集成电路已经越变越小。提高集成电路密度不仅可以提高集成电路的复杂性和性能，而且对于消费者来说也能降低消费。使器件更小是有挑战性的，因为在集成电路制造的每一道工艺都有极限，也就是说，一定的工艺如果要在小于特征尺寸的条件下进行，需要更换该工艺或者器件布置；另外，由于越来越快的器件设计需求，传统的工艺和材料存在工艺限制。
DRAM(Dynamic Random Access Memory)，即动态随机存取存储器是最为常见的系统内存；该DRAM存储器为一种半导体器件，其性能已经取得很大的发展，但仍有进一步发展的需求。存储器按比例缩小是一项富有挑战性的任务，这是因为在不降低每一存储单元面积的存储能力情况下，并不能按比例缩小存储单元的尺寸，这阻碍了高密度存储器的发展。按比例缩小器件主要是应用于存储单元，存储单元阵列结构在决定芯片尺寸方面通常扮演着关键的角色。
现有使用的DRAM仍然存在诸多问题，例如随着器件尺寸缩小，字线干扰已经不容忽视，其产生的漏电流将严重影响DRAM性能。
发明内容
本发明的目的在于提供一种动态随机存取存储器阵列及其版图结构、制作方法，提高动态随机存取存储器阵列的性能。
为解决上述技术问题，本发明提供一种动态随机存取存储器阵列版图结构，包括配置在半导体衬底中的多个有源区，隔离结构和多条字线；
所述隔离结构配置在所述多个有源区之间；
每个所述有源区包括一沿着第一方向延伸的第一部分和一沿着第二方向延伸的第二部分，所述第一部分和所述第二部分的端点相互连接而使所述有源区呈“V”型；以及
在同一所述有源区中，两条所述字线分别与所述第一部分和所述第二部分相交并穿越所述第一部分和所述第二部分。
可选的，对于所述的动态随机存取存储器阵列版图结构，多个所述有源区呈阵列式排布，并且排布在同一列中的多个所述有源区相互对齐。
可选的，对于所述的动态随机存取存储器阵列版图结构，每一列中的所有的所述有源区的“V”开口朝向均相同。
可选的，对于所述的动态随机存取存储器阵列版图结构，相邻列中的所述有源区的“V”开口朝向不相同。
可选的，对于所述的动态随机存取存储器阵列版图结构，所述有源区的“V”开口的夹角介于140°～170°。
本发明还提供一种动态随机存取存储器阵列，包括：
半导体衬底，在所述半导体衬底中通过隔离结构定义有多个有源区，每一所述有源区包括一沿着第一方向延伸的第一部分和一沿着第二方向延伸的第二部分，所述第一部分和所述第二部分的端点相互连接而使所述有源区呈“V”型；以及
多条字线，形成在所述半导体衬底中，在同一所述有源区中，两条所述字线分别与所述第一部分和所述第二部分相交并穿越所述第一部分和所述第二部分。
可选的，对于所述的动态随机存取存储器阵列，多个所述有源区呈阵列式排布，并且排布在同一列中的多个所述有源区相互对齐。
可选的，对于所述的动态随机存取存储器阵列，每一列中的所有的所述有源区的“V”开口朝向均相同。
可选的，对于所述的动态随机存取存储器阵列，相邻列中的所述有源区的“V”开口朝向不相同。
可选的，对于所述的动态随机存取存储器阵列，所述有源区的“V”开口的夹角介于140°～170°。
本发明还提供一种动态随机存取存储器阵列的制作方法，包括：
提供一半导体衬底，形成隔离结构在所述半导体衬底中以定义出多个有源区，每一所述有源区包括一沿着第一方向延伸的第一部分和一沿着第二方向延伸的第二部分，所述第一部分和所述第二部分的端点相互连接而使所述有源区呈“V”型；以及
形成多条字线在所述半导体衬底中，在同一所述有源区中，两条所述字线分别与所述第一部分和所述第二部分相交并穿越所述第一部分和所述第二部分。
可选的，对于所述的动态随机存取存储器阵列的制作方法，形成隔离结构在所述半导体衬底中以定义出多个有源区的步骤包括：
通过光刻刻蚀工艺在所述半导体衬底中形成沟槽，所述沟槽围绕出多个呈阵列式排布的“V”型结构；
在所述沟槽中填充隔离材料，以形成所述隔离结构；以及
对所述多个“V”型结构进行掺杂，以形成所述多个有源区。
可选的，对于所述的动态随机存取存储器阵列的制作方法，每一列中的所有的所述“V”型结构的“V”开口朝向均相同。
可选的，对于所述的动态随机存取存储器阵列的制作方法，相邻列中的所述“V”型结构的“V”开口朝向不相同。
可选的，对于所述的动态随机存取存储器阵列的制作方法，所述有源区的“V”开口的夹角介于140°～170°。
在本发明提供的动态随机存取存储器阵列及其版图结构、制作方法中，使得每个有源区呈“V”型。因此本发明中的动态随机存取存储器阵列若产生字线干扰时，泄漏的自由电子的平均自由行程在“V”型的有源区拐角处被终止，电子和空穴将被重组，由此降低甚至避免了漏电流，有助于提高器件的性能。
附图说明
图1为一种动态随机存取存储器阵列的示意图；
图2为另一种动态随机存取存储器阵列的示意图；
图3为图1和图2沿A-A'的剖面示意图；
图4为本发明动态随机存取存储器阵列版图结构的示意图；
图5为本发明一实施例的动态随机存取存储器阵列制作方法的流程示意图；
图6为本发明一实施例的动态随机存取存储器阵列沿图4中B-B'的剖面示意图；
图7为图1或图2所示结构发生字线干扰时的电子泄漏示意图；
图8为本发明一实施例的动态随机存取存储器阵列发生字线干扰时的电子泄漏示意图；
其中，附图标记如下：
1、100-半导体衬底；
2、200-有源区；
201-第一部分；
202-第二部分；
203-侧壁；
210-P阱；
220-轻掺杂区；
3、300-字线；
31、310-第一介质层；
32、320-第一导电层；
4、400-接触端；
5、500-自由电子；
600-拐角；
700-隔离结构。
具体实施方式
下面将结合示意图对本发明的动态随机存取存储器阵列及其版图结构、制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域、焊盘和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
图1为一种动态随机存取存储器阵列的示意图，图2为另一种动态随机存取存储器阵列的示意图。如图1和图2所示，所述动态随机存取存储器阵列包括半导体衬底1，有源区2，字线3和接触端4。所述字线3位于所述半导体衬底1中并穿过所述有源区2。其中，图1所示结构相邻有源区延伸方向不同，从而形成整体为波形的有源区。图2所示结构相邻有源区延伸方向相同，从而形成整体为直条纹状的有源区。波形和直条纹状的有源区都有助于改善制程余量(process margin)。但是，随着器件尺寸的不断缩小，字线干扰(row hammer)已经不容忽视，其产生的漏电流将严重影响DRAM性能。
请参考图3，图3为图1和图2沿A-A'的剖面示意图。其中图3示出了字线具体包括第一介质层31和第一导电层32。若相邻的字线之间过渡耦合，则会产生字线干扰，从而使得自由电子5形成漏电流，进入其他区域。
例如，图3中左侧字线异常，若在左侧接触端4施加时序“0”(即低电平)，在右侧接触端4施加时序“1”(即高电平)，则自由电子5将自左侧向右侧迁移，产生漏电流。此外，即便是左侧接触端4施加时序“1”(即高电平)，依然会产生漏电流，只是相对而言较小。
发明人研究后认为，若能够阻挡自由电子的路径，则就可以有效降低漏电流，从而提高DRAM的性能。
下面结合附图对本发明进行详细说明。
请参考图4，图4本发明动态随机存取存储器阵列版图结构的示意图，该动态随机存取存储器阵列版图结构包括：
配置在半导体衬底100中的多个有源区200，隔离结构和多条字线300；
所述隔离结构配置在所述多个有源区200之间；为了便于展示，图4中未对隔离结构进行标号，可参考附图6的隔离结构700。
每个所述有源区200包括一沿着第一方向延伸的第一部分201和一沿着第二方向延伸的第二部分202，所述第一部分201和所述第二部分202的端点相互连接而使所述有源区200呈“V”型；以及
在同一所述有源区200中，两条所述字线300分别与所述第一部分201和所述第二部分202相交并穿越所述第一部分201和所述第二部分202。
有源区200为采用离子注入后形成的掺杂区，依据实际生产需要，可以具有不同的离子注入类型。
如图4所示，多个所述有源区200呈阵列式排布，并且排布在同一列中的多个所述有源区200相互对齐。
在本发明实施例中，所述阵列式排布可以划分为多列，可以理解的是，也可以是划分为多排。
在一个实施例中，所述每一列中的所有的所述有源区200的“V”开口朝向均相同。
进一步的，在每一列中，所述有源区200之间的间距相同，由此实现均匀分布。
在一个实施例中，相邻列中有源区200的“V”开口朝向不相同。例如，图4中示出即为相邻列中有源区200的“V”开口朝向不相同的情况。
在一个实施例中，所述有源区200的“V”开口的夹角介于140°～170°。可以理解的是，所述有源区200的“V”开口的夹角并非完全限制于这一范围，依据实际工艺条件和产品需求，所述有源区200的“V”开口的夹角还可以变大或缩小。
请继续参考图4，所述字线300配置在所述半导体衬底100中，且穿过所述第一部分201和第二部分202。可以理解的是，所述字线300呈直条状分布，且沿每一列的长度方向(即每一列中所有的所述有源区200的排布方向)延伸，即所述第一部分201和所述第二部分202分别被不同的字线300穿过，且同一列中的所有的有源区200的第一部分201被同一条字线300穿过，同一列中的所有的有源区200的第二部分202也被同一条字线300穿过。
所述有源区200被所述字线300分割成3部分，其中，在每一列中，所述有源区200位于相邻两条所述字线300相背离处的两部分可以设定为接触窗区域，以便配置接触端400，所述有源区200位于相邻两条所述字线300中间处的部分可以设定为位线接触区，以便配置位线(未图示)。可以理解的是，所述接触端400和所述位线皆配置在所述有源区200上方。
依据上述版图结构，本发明提供一种动态随机存取存储器阵列的制作方法，请参考图4和图5，所述动态随机存取存储器阵列的制作方法包括：
步骤S11，提供半导体衬底100，形成隔离结构700(标示在图7中)在所述半导体衬底100中以定义出多个有源区200，每一所述有源区200包括一沿着第一方向延伸的第一部分201和一沿着第二方向延伸的第二部分202，所述第一部分201和所述第二部分202的端点相互连接而使所述有源区200呈“V”型；以及
步骤S12，形成多条字线300在所述半导体衬底100中，在同一所述有源区200中，两条所述字线300分别与所述第一部分201和所述第二部分202相交并穿越所述第一部分201和所述第二部分202。
请结合图6对本发明的制作方法进行详细说明，其中图6为本发明一实施例的动态随机存取存储器阵列沿图4中B-B'的剖面示意图；
在本步骤S11中，提供半导体衬底100，所述半导体衬底100的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，或者本领域技术人员已知的其他材料，在所述半导体衬底100中还可以形成掺杂区或者其它半导体结构，本发明对此不做限定。
在本步骤S11中，形成隔离结构700(标示在图7中)在所述半导体衬底100中以定义出多个有源区200可以按照如下方式完成：
通过光刻刻蚀工艺在所述半导体衬底100中形成沟槽，所述沟槽围绕出多个呈阵列式排布的“V”型结构；
去除光刻工艺所用的光刻胶；
在所述沟槽中填充隔离材料，以形成所述隔离结构700；以及
对所述多个“V”型结构进行掺杂，以形成所述多个有源区200。
通过控制刻蚀出的沟槽的形状，使得所述沟槽围绕出多个呈阵列式排布的“V”型结构，这可以采用现有光刻刻蚀过程来完成，例如利用依据本发明上述版图结构设计出的掩膜版进行光刻。
所述“V”型结构包括沿第一方向延伸的第一部分201和沿第二方向延伸的第二部分202，所述第一部分201和所述第二部分202相接触以形成所述“V”型结构。
在一个实施例中，所述“V”型结构的“V”开口的夹角为140°～170°。可以理解的是，所述“V”型结构的“V”开口大小并非完全限制于这一范围，依据实际工艺条件和产品需求，所述“V”型结构的“V”开口还可以变大或缩小。
在一个实施例中，每一列中所有的所述“V”型结构的“V”开口朝向均相同。
进一步的，在每一列中，所述“V”型结构之间的间距相同，由此实现均匀分布。
在一个实施例中，相邻列中的所述“V”型结构的“V”开口朝向不相同。
在一个实施例中，所述隔离材料层例如可以是氧化硅，可以采用现有任何方法完成沟槽的填充形成隔离结构的过程。
所述有源区200的掺杂(即离子注入)过程可以按照现有技术完成，并依据实际需求设定注入离子的剂量、种类。
在一个实施例中，所述离子注入过程包括注入形成P阱210和轻掺杂区220，例如注入为硼(B)，镓(Ga)或其他任意P型掺杂物。所述P阱210埋入所述半导体衬底100中，在所述P阱210上方，具有所述轻掺杂区220，所述轻掺杂区220的掺杂类型与所述P阱相同，但是浓度较低。
在一个实施例中，所述隔离结构700的高度大于所述轻掺杂区220的高度，从而在填充隔离材料和离子注入后，形成较好的隔离结构。
在掺杂后，所述“V”型结构形成了所述“V”型的有源区200。多个所述有源区200呈阵列式排布，并且排布在同一列中的多个所述有源区200相互对齐。
所述“V”型的有源区200包括沿第一方向延伸的第一部分201和沿第二方向延伸的第二部分202，所述第一部分201和所述第二部分202的端点相接触以形成“V”型。
在一个实施例中，所述有源区200的“V”开口的夹角介于140°～170°。可以理解的是，所述有源区200的“V”开口的夹角并非完全限制于这一范围，依据实际工艺条件和产品需求，所述有源区200的“V”开口还可以变大或缩小。
在一个实施例中，每一列中的所有的所述有源区200的“V”开口朝向均相同。
进一步的，在每一列中，所述有源区200之间的间距相同，由此实现均匀分布。
在一个实施例中，相邻列中的所述有源区200的“V”开口朝向不相同。例如，图4中示出即为相邻列中的所述有源区200的“V”开口朝向不相同的情况。
在本步骤S12中，形成多条字线300在所述半导体衬底100中的过程可以采用如下方法：
所述字线300的形成可以是在设定方向，例如图4中所示的沿每一列的长度方向开设沟槽。所述沟槽穿过所述有源区200和隔离结构700。
在一个实施例中，形成字线300时的所述沟槽深度浅于所述有源区200的厚度，具体的，超出所述轻掺杂区220而未超过所述P阱210。
在一个实施例中，所述凹槽形成后，其侧壁(包括底壁)具有弯曲的弧度，或者是弯折的线条。
然后，在所述凹槽中形成第一介质层310。
具体的，所述第一介质层310随形于所述凹槽，且为较薄的一层，例如厚度小于等于
在一个实施例中，所述第一介质层310的形成工艺为热氧化工艺，具体的，例如是干法氧化工艺。可以理解的是，所述第一介质层310的形成不限于热氧化工艺，例如，还可以是化学气相沉积等工艺。
在一个实施例中，所述第一介质层310的材料为氧化硅。
然后，在所述凹槽中的第一介质层310表面上形成第一导电层320。
在一个实施例中，可以采用原子层沉积方法形成第一导电层320，但是也不限于此，例如，可以采用热化学气相沉积法(Thermal Chemical Vapor Deposition)等。
所述第一导电层320的材料可以有多种，例如，可以为金属材质，更具体的，例如是钨、氮化钛、氮化钽、钛铝合金等，在本发明一个实施例中，采用钨作为所述第一导电层320。其中钨具有较低的方块电阻Rs，从而可以支撑较高的电流。
由此，所述第一导电层320和所述第一介质层310共同构成了所述字线300。
在一个实施例中，所述字线300与对应的所述有源区200相交，从而可与形成在有源区200中的栅极结构接触。本实施例中，所述字线300沿每列区域中所述有源区200的排布方向延伸，因此，每列区域的有源区200的栅极结构均连接至同一字线130上。
在一个实施例中，形成在有源区200中的栅极结构同时也构成了所述字线300的一部分，以及对应字线300位置的隔离结构700中也形成有字线的材料(所述第一导电层320和所述第一介质层310)，位于隔离结构700中的字线材料与栅极结构连接，从而共同构成了所述字线300。
位于有源区200中的第一导电层320构成栅极材料层，并与隔离结构700中的第一导电层320连接，所述第一介质层310用以避免所述第一导电层320与其他导线电性连接。
由于所述栅极结构作为字线300的一部分，由此可见，在形成字线300时，可以简化工艺。
在图6可见，所述字线300的厚度未超过所述隔离结构700，由此隔离结构700可以起到较好的隔离作用。
可以理解的是，进行掺杂形成有源区的过程还可以在字线300形成后进行。
在字线300形成后，可以进行位线的形成，本发明略过该过程，不进行详述。
字线300形成后，所述有源区200被所述字线300分割成3部分，之后，在所述有源区200位于相邻两条所述字线300相背离处的两部分上形成接触端400。所述接触端400可以采用现有技术完成。
经过上述过程，可以获得一种动态随机存取存储器阵列，包括：
半导体衬底100，在所述半导体衬底100中通过隔离结构700定义有多个有源区200，每一所述有源区200包括一沿着第一方向延伸的第一部分201和一沿着第二方向延伸的第二部分202，所述第一部分201和所述第二部分202的端点相互连接而使所述有源区200呈“V”型；以及
多条字线300，形成在所述半导体衬底100中，在同一所述有源区200中，两条所述字线300分别与所述第一部分201和所述第二部分202相交并穿越所述第一部分201和所述第二部分202。
有源区200为采用离子注入后形成的掺杂区，依据实际生产需要，可以具有不同的离子注入类型。
如图4所示，多个所述有源区200呈阵列式排布，并且排布在同一列中的多个所述有源区200相互对齐。
在本发明实施例中，所述阵列式排布可以划分为多列，可以理解的是，也可以是划分为多排。
在一个实施例中，所述每一列中的所有的所述有源区200的“V”开口朝向均相同。
进一步的，在每一列中，所述有源区200之间的间距相同，由此实现均匀分布。
在一个实施例中，相邻列中有源区200的“V”开口朝向不相同。例如，图4中示出即为相邻列中有源区200的“V”开口朝向不相同的情况。
在一个实施例中，所述有源区200的“V”开口的夹角介于140°～170°。可以理解的是，所述有源区200的“V”开口的夹角并非完全限制于这一范围，依据实际工艺条件和产品需求，所述有源区200的“V”开口的夹角还可以变大或缩小。
请继续参考图4，所述字线300配置在所述半导体衬底100中，且穿过所述第一部分201和第二部分202。可以理解的是，所述字线300呈直条状分布，且沿每一列的长度方向(即每一列中所有的所述有源区200的排布方向)延伸，即所述第一部分201和所述第二部分202分别被不同的字线300穿过，且同一列中的所有的有源区200的第一部分201被同一条字线300穿过，同一列中的所有的有源区200的第二部分202也被同一条字线300穿过。
所述有源区200被所述字线300分割成3部分，其中，在每一列中，所述有源区200位于相邻两条所述字线300相背离处的两部分可以设定为接触窗区域，以便配置接触端400，所述有源区200位于相邻两条所述字线300中间处的部分可以设定为位线接触区，以便配置位线(未图示)。可以理解的是，所述接触端400和所述位线皆配置在所述有源区200上方。
在图6可见，所述字线300的厚度未超过所述隔离结构700，由此隔离结构700可以起到较好的隔离作用。
下面请参考图7和图8，图7为图1或图2所示结构发生字线干扰时的电子泄漏示意图；图8为本发明一实施例的动态随机存取存储器阵列发生字线干扰时的电子泄漏示意图。
由图7可见，当字线3发生字线干扰时，自由电子5在有源区2中迁移，例如沿箭头所示方向迁移，从而产生漏电流。
由图8可见，当字线300发生字线干扰时，自由电子500在有源区200中迁移，例如沿箭头所示方向迁移，然而，由于本发明中的有源区200为“V”型，当自由电子500自有源区200一端向另一端迁移时，泄漏的自由电子500的平均自由行程在“V”型的有源区200拐角600处被侧壁203终止，从而电子和空穴将被重组，由此降低甚至避免了漏电流。另外，漏电流的产生是由于在接触端施加电压造成，即路径为自一个接触端到另一个接触端，而“V”型有源区200增加了两个接触端之间的距离，即电子需要经过的行程变大，也就降低了产生漏电流的几率。
由此可见，本发明并未改变有源区的关键尺寸，而是通过对有源区形状的变动，改善了字线干扰带来的影响，经实测，自由电子的丢失降低了超过50％，大大提高了器件的性能。
综上所述，在本发明提供的动态随机存取存储器阵列及其版图结构、制作方法中，使得每个有源区呈“V”型。因此本发明中的动态随机存取存储器阵列若产生字线干扰时，泄漏的自由电子的平均自由行程在“V”型的有源区拐角处被终止，电子和空穴将被重组，由此降低甚至避免了漏电流，有助于提高器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (15)

1.一种动态随机存取存储器阵列版图结构，其特征在于，包括配置在半导体衬底中的多个有源区，隔离结构和多条字线；
所述隔离结构配置在所述多个有源区之间；
每个所述有源区包括一沿着第一方向延伸的第一部分和一沿着第二方向延伸的第二部分，所述第一部分和所述第二部分的端点相互连接而使所述有源区呈“V”型；以及，
在同一所述有源区中，两条所述字线分别与所述第一部分和所述第二部分相交并穿越所述第一部分和所述第二部分。
2.如权利要求1所述的动态随机存取存储器阵列版图结构，其特征在于，多个所述有源区呈阵列式排布，并且排布在同一列中的多个所述有源区相互对齐。
3.如权利要求2所述的动态随机存取存储器阵列版图结构，其特征在于，每一列中的所有的所述有源区的“V”开口朝向均相同。
4.如权利要求2所述的动态随机存取存储器阵列版图结构，其特征在于，相邻列中的所述有源区的“V”开口朝向不相同。
5.如权利要求1至4中任一项所述的动态随机存取存储器阵列版图结构，其特征在于，所述有源区的“V”开口的夹角介于140°～170°。
6.一种动态随机存取存储器阵列，其特征在于，包括：
半导体衬底，在所述半导体衬底中通过隔离结构定义有多个有源区，每一所述有源区包括一沿着第一方向延伸的第一部分和一沿着第二方向延伸的第二部分，所述第一部分和所述第二部分的端点相互连接而使所述有源区呈“V”型；以及，
多条字线，形成在所述半导体衬底中，在同一所述有源区中，两条所述字线分别与所述第一部分和所述第二部分相交并穿越所述第一部分和所述第二部分。
7.如权利要求6所述的动态随机存取存储器阵列，其特征在于，多个所述有源区呈阵列式排布，并且排布在同一列中的多个所述有源区相互对齐。
8.如权利要求7所述的动态随机存取存储器阵列，其特征在于，每一列中的所有的所述有源区的“V”开口朝向均相同。
9.如权利要求7所述的动态随机存取存储器阵列，其特征在于，相邻列中的所述有源区的“V”开口朝向不相同。
10.如权利要求6至9中任一项所述的动态随机存取存储器阵列，其特征在于，所述有源区的“V”开口的夹角介于140°～170°。
11.一种动态随机存取存储器阵列的制作方法，其特征在于，包括：
提供一半导体衬底；
形成隔离结构在所述半导体衬底中以定义出多个有源区，每一所述有源区包括一沿着第一方向延伸的第一部分和一沿着第二方向延伸的第二部分，所述第一部分和所述第二部分的端点相互连接而使所述有源区呈“V”型；以及，
形成多条字线在所述半导体衬底中，在同一所述有源区中，两条所述字线分别与所述第一部分和所述第二部分相交并穿越所述第一部分和所述第二部分。
12.如权利要求11所述的动态随机存取存储器阵列的制作方法，其特征在于，形成隔离结构在所述半导体衬底中以定义出多个有源区的步骤包括：
通过光刻刻蚀工艺在所述半导体衬底中形成沟槽，所述沟槽围绕出多个呈阵列式排布的“V”型结构；
在所述沟槽中填充隔离材料，以形成所述隔离结构；以及
对所述多个“V”型结构进行掺杂，以形成所述多个有源区。
13.如权利要求12所述的动态随机存取存储器阵列的制作方法，其特征在于，每一列中的所有的所述“V”型结构的“V”开口朝向均相同。
14.如权利要求12所述的动态随机存取存储器阵列的制作方法，其特征在于，相邻列中的所述“V”型结构的“V”开口朝向不相同。
15.如权利要求11至14中任一项所述的动态随机存取存储器阵列的制作方法，其特征在于，所述有源区的“V”开口的夹角介于140°～170°。
CN201711039711.XA 2017-10-30 2017-10-30 动态随机存取存储器阵列及其版图结构、制作方法 Active CN107634057B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711039711.XA CN107634057B (zh) 2017-10-30 2017-10-30 动态随机存取存储器阵列及其版图结构、制作方法
PCT/CN2018/112327 WO2019085848A1 (en) 2017-10-30 2018-10-29 Dram array, semiconductor layout structure therefor and fabrication method
US16/850,469 US11189621B2 (en) 2017-10-30 2020-04-16 DRAM array, semiconductor layout structure therefor and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711039711.XA CN107634057B (zh) 2017-10-30 2017-10-30 动态随机存取存储器阵列及其版图结构、制作方法

Publications (2)

Publication Number Publication Date
CN107634057A CN107634057A (zh) 2018-01-26
CN107634057B true CN107634057B (zh) 2018-10-16

Family

ID=61106834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711039711.XA Active CN107634057B (zh) 2017-10-30 2017-10-30 动态随机存取存储器阵列及其版图结构、制作方法

Country Status (3)

Country Link
US (1) US11189621B2 (zh)
CN (1) CN107634057B (zh)
WO (1) WO2019085848A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634057B (zh) 2017-10-30 2018-10-16 睿力集成电路有限公司 动态随机存取存储器阵列及其版图结构、制作方法
US10622030B1 (en) * 2018-10-28 2020-04-14 Nanya Technology Corporation Memory structure with non-straight word line
US11812603B2 (en) 2020-08-13 2023-11-07 Micron Technology, Inc. Microelectronic devices including semiconductive pillar structures, and related electronic systems
US11501804B2 (en) * 2020-08-13 2022-11-15 Micron Technology, Inc. Microelectronic devices including semiconductive pillar structures, and related electronic systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207320114U (zh) * 2017-10-30 2018-05-04 睿力集成电路有限公司 动态随机存取存储器阵列及其版图结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008288A1 (en) * 1988-01-08 2001-07-19 Hitachi, Ltd. Semiconductor integrated circuit device having memory cells
JP2777896B2 (ja) * 1989-01-20 1998-07-23 富士通株式会社 半導体記憶装置
CN1171304C (zh) * 1995-11-20 2004-10-13 株式会社日立制作所 半导体存储器及其制造方法
US6025221A (en) * 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US6180453B1 (en) * 1998-12-21 2001-01-30 Vanguard International Semiconductor Corporation Method to fabricate a DRAM cell with an area equal to five times the minimum used feature, squared
US7139184B2 (en) 2004-12-07 2006-11-21 Infineon Technologies Ag Memory cell array
US7642572B2 (en) * 2007-04-13 2010-01-05 Qimonda Ag Integrated circuit having a memory cell array and method of forming an integrated circuit
JP2009272596A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
CN101853697B (zh) * 2010-07-05 2013-10-16 复旦大学 增益单元eDRAM单元、存储器及其制备方法
US20130299884A1 (en) * 2012-05-10 2013-11-14 Nanya Technology Corporation Memory device and method for manufacturing memory device
JP2014225566A (ja) * 2013-05-16 2014-12-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN104347634B (zh) * 2013-07-30 2017-05-24 中芯国际集成电路制造(上海)有限公司 一种闪存存储单元阵列
CN107785370A (zh) * 2016-08-30 2018-03-09 联华电子股份有限公司 高密度半导体结构
CN107634057B (zh) * 2017-10-30 2018-10-16 睿力集成电路有限公司 动态随机存取存储器阵列及其版图结构、制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207320114U (zh) * 2017-10-30 2018-05-04 睿力集成电路有限公司 动态随机存取存储器阵列及其版图结构

Also Published As

Publication number Publication date
WO2019085848A1 (en) 2019-05-09
US20200243534A1 (en) 2020-07-30
US11189621B2 (en) 2021-11-30
CN107634057A (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
CN106992156B (zh) 存储器阵列及其制造方法
CN107634057B (zh) 动态随机存取存储器阵列及其版图结构、制作方法
US6426253B1 (en) Method of forming a vertically oriented device in an integrated circuit
CN101577249B (zh) 具有鳍结构沟道的半导体器件及其制造方法
KR101790075B1 (ko) 매립된 워드라인을 가지는 반도체 장치
KR100509210B1 (ko) Dram셀장치및그의제조방법
CN103367317A (zh) 半导体器件、其制造方法以及包括其的系统
CN103545314B (zh) 竖直半导体器件、其制造方法、以及组件和系统
CN110061000A (zh) 半导体存储装置以及其制作方法
TW441038B (en) Manufacturing method of ETOX flash memory
TWI523202B (zh) 埋入式數位線存取元件及記憶體陣列
CN108389865A (zh) 具有倾斜栅电极的三维半导体存储器件
CN109979939A (zh) 半导体存储器件结构及其制作方法
CN104979355B (zh) 半浮栅存储器单元及半浮栅存储器阵列
CN207320114U (zh) 动态随机存取存储器阵列及其版图结构
CN209641689U (zh) 磁性随机存储器
CN106981490B (zh) 形成存储胞接触结构的方法
TWI471947B (zh) 電晶體元件及其製造方法
US6977405B2 (en) Semiconductor memory with memory cells comprising a vertical selection transistor and method for fabricating it
KR20020088554A (ko) 플래시 메모리의 셀 및 그 형성 방법
CN100446257C (zh) 动态随机存取存储器及其制造方法
KR100570219B1 (ko) 반도체 소자의 체인 게이트 라인 및 그 제조 방법
CN209658177U (zh) 磁性随机存储器
CN111816671A (zh) 磁性随机存储器及其形成方法
CN209658233U (zh) 磁性随机存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181009

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee after: Changxin Storage Technology Co., Ltd.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee before: Ever power integrated circuit Co Ltd