KR100656283B1 - 반도체 소자의 캐패시터 제조 방법 - Google Patents

반도체 소자의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR100656283B1
KR100656283B1 KR1020050123398A KR20050123398A KR100656283B1 KR 100656283 B1 KR100656283 B1 KR 100656283B1 KR 1020050123398 A KR1020050123398 A KR 1020050123398A KR 20050123398 A KR20050123398 A KR 20050123398A KR 100656283 B1 KR100656283 B1 KR 100656283B1
Authority
KR
South Korea
Prior art keywords
storage node
layer
film
semiconductor device
capacitor
Prior art date
Application number
KR1020050123398A
Other languages
English (en)
Inventor
박기선
길덕신
송한상
염승진
노재성
김진혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050123398A priority Critical patent/KR100656283B1/ko
Application granted granted Critical
Publication of KR100656283B1 publication Critical patent/KR100656283B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명은 스토리지노드로 메탈을 적용할 때, 습식 딥 아웃 공정시 습식 케미컬이 스토리지노드의 하부 구조물에 어택을 주어 발생하는 벙커 결함 및 스토리지노드의 브릿지를 방지하는데 적합한 반도체 소자의 캐패시터를 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 캐패시터 제조 방법은 반도체 기판 상부에 제1절연막을 형성하는 단계; 상기 제1절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계; 상기 제1절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 가지며, 식각정지막, 제2절연막 및 비정질 카본의 순서로 적층된 적층막을 형성하는 단계; 상기 트렌치홀 내부에 매립되도록 실린더 구조를 갖는 스토리지노드 및 보호막의 순서로 적층된 제2적층막을 형성하는 단계; 상기 보호막을 제거하면서, 상기 비정질 카본을 제거하는 단계; 및 상기 스토리지노드 상부에 유전막과 플레이트 전극을 차례로 형성하는 단계를 포함하며, 이에 따라 본 발명은 상술한 본 발명은 스토리지노드용 몰드막으로 산화막과 비정질 카본의 2중막 구조를 사용하고, 비정질 카본을 O2 애싱을 통해 제거함으로써, 스토리지노드 하부의 습식 케미컬의 침투 및 그에 따른 스토리지노드 하부의 어택 발생을 근본적으로 방지할 수 있다.
캐패시터, 습식 케미컬, 딥-아웃, 벙커 결함, 비정질 카본, 포토레지스트

Description

반도체 소자의 캐패시터 제조 방법{METHOD FOR FORMING CAPACITOR IN SEMICONDUCTOR DEVICE}
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도.
도 3a 내지 도 3c는 스토리지노드용 몰드막으로 비정질 카본 단일막을 적용한 SEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간절연막
23 : 스토리지노드콘택플러그 24 : 식각정지막
25 : 산화막 26 : 비정질 카본
27 : 스토리지노드홀 28 : 베리어 메탈
29a : 스토리지노드 30 : 포토레지스트
31 : 유전막 32 : 플레이트 전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
최근, 소자의 디자인 룰(Design Rule)이 작아짐에 따라 셀 크기(Cell size)는 계속해서 감소되고 있고 이에 따라, 원하는 충전 용량을 확보하기 위해 캐패시터의 높이는 계속해서 높아지고 있으며, 캐패시터 유전막의 두께는 더욱 얇아지고 있다.
여기서, 캐패시터의 높이가 높아지고, 유전막의 두께가 얇아지는 것은, 충전 용량이 전극 면적 및 유전막의 유전율에 비례하고 전극간 간격 즉, 유전막의 두께에 반비례하기 때문이다.
특히, 캐패시터의 높이의 증가는 후속 공정의 어려움을 유발하는 바, 그 한계가 있어서 유전막의 두께를 감소시키는 방향으로 많은 연구가 이루어지고 있다.
이를 위해, 유전막 자체의 개발 뿐만 아니라 사용하는 전극이 기존의 폴리실리콘에서 금속 재질로 변화하는 추세이다. 이것은, 폴리실리콘의 경우에는 표면의 자연 산화막으로 인해 유전막의 두께 감소에 한계가 있기 때문이다.
그런데, 금속 전극을 사용하는 경우에는 금속 재료의 특성인 결정립이 발달한다. 예컨대, TiN의 경우에 주상 구조(columnar structure)로 성장하여 표면이 거칠 뿐만 아니라, 발달된 결정립 계면 또는 막의 결함 등을 통해 습식각 용액이 침 투하게 되므로, 실린더형 TiN 스토리지노드 형성시의 스토리지노드 산화막 제거를 위한 습식 식각 공정에서 스토리지노드의 하부 구조가 습식각 용액에 의해 어택(attack) 받게 되고, 이는 결과적으로 DRAM 동작이 안되는 불량으로 이어지게 된다.
또한, 디자인 룰이 작아짐에 따라 습식 식각에 의한 스토리지노드 산화막 제거 공정인 딥-아웃(Dip-Out) 공정에서 이웃한 스토리지노드 간의 브릿지 현상이 발생하게 된다.
도 1a는 종래 기술에 따른 습식 딥 아웃 공정 전의 캐패시터 구조를 도시한 도면이고, 도 1b는 습식 딥 아웃 공정 후의 결과를 나타낸 도면이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 반도체 기판(11)의 소정 영역을 오픈하는 제1절연막 패턴(12)이 형성되고, 제1절연막 패턴(12)을 매립하면서 반도체 기판(11)의 소정 영역과 연결되는 스토리지노드콘택플러그(13)가 형성된다.
스토리지노드콘택플러그(13)를 포함하는 전체 구조 상에 식각정지막(14)과 스토리지노드용 산화물(15)의 적층 구조를 갖으면서, 스토리지노드콘택플러그(13) 상부를 오픈하는 스토리지노드홀(16)을 갖는 제2절연막 패턴(15)이 형성된다. 스토리지노드홀(16)의 내부 표면을 따라 스토리지노드(18)가 증착된다.
한편, 스토리지노드콘택플러그(13) 상에는 스토리지노드콘택플러그(13)와 스토리지노드(18)와의 콘택 저항 감소를 위한 오믹 콘택(17)이 형성되어 있다.
도 1b에 도시된 바와 같이, 실린더형 스토리지노드를 형성하기 위해 스토리 지노드용 산화물(15) 제거 공정을 진행한다. 스토리지노드용 산화물(15)은 불산 용액을 이용하여 제거되는데, 이 때 습식 케미컬이 하부 스토리지노드콘택플러그(13) 및 제1절연막 패턴(12) 내부로 침투하는 습식 어택이 발생한다.
상술한 종래 기술은 스토리지노드용 산화물(15)의 습식 딥 아웃 공정시 웨이퍼내 일부 지역에서 스팟(Spot) 형태로 식각정지막(14) 하부의 제1절연막 패턴(12)에 습식 케미컬(도 1b의 '19' 참조)이 침투하여 습식어택(Wet attack)이 발생한다. 여기서, 습식 어택은 통상적으로 벙커결함(Bunker shaped defect, 도 1b의 '20' 참조)이라고 한다.
이와 같은 벙커 결함(20)은 스토리지노드로 사용된 TiN이 전형적으로 주상결정구조(Columnar structure)를 가지기 때문이며, 웨이퍼 내의 일부 지점에서 스토리지노드콘택플러그와 접촉하는 부분의 TiN 스토리지노드의 결정립 사이로 습식 케미컬(19)이 침투하여 발생하는 현상이다.
이러한 벙커 결함(20)이 발생하면 리프레시 특성의 열화(예, IDD fail)의 직접적인 원인이 될 뿐만 아니라 해당 칩 자체는 발생 즉시 페일로 판명된다. 특히 DRAM 캐패시터에서 MIM 캐패시터의 스토리지노드로 TiN을 사용하는 경우, 벙커결함은 폴리실리콘을 사용하는 SIS(Silicon Insulator Silicon) 캐패시터에서는 나타나지 않던 TiN 자체의 문제로 TiN을 스토리지노드로 적용하는 한 피할 수 없는 치명적인 문제로 남아 있다.
또한, 종래기술은 식각배리어막으로 사용된 질화막과 TiN 스토리지노드의 접촉면을 따라 습식케미컬이 흘러들어가서 벙커결함을 발생시키기도 한다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드로 메탈을 적용할 때, 습식 딥 아웃 공정시 습식 케미컬이 스토리지노드의 하부 구조물에 어택을 주어 발생하는 벙커 결함 및 스토리지노드의 브릿지를 방지하는데 적합한 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 캐패시터 제조 방법은 반도체 기판 상부에 제1절연막을 형성하는 단계, 상기 제1절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계, 상기 제1절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 가지며, 식각정지막, 제2절연막 및 비정질 카본의 순서로 적층된 적층막을 형성하는 단계, 상기 트렌치홀 내부에 매립되도록 실린더 구조를 갖는 스토리지노드 및 보호막의 순서로 적층된 제2적층막을 형성하는 단계, 상기 보호막을 제거하면서, 상기 비정질 카본을 제거하는 단계, 및 상기 스토리지노드 상부에 유전막과 플레이트 전극을 차례로 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상부에 층간절연막(22)을 형성한 후, 층간절연막(22)을 관통하는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(23)를 형성한다. 여기서, 도시되지 않았지만, 층간절연막(22) 형성 전에는 통상정으로 워드라인을 포함하는 트랜지스터, 비트라인 공정이 진행되어 있으므로, 층간절연막(22)은 다층 구조이다.
그리고, 스토리지노드콘택플러그(23)는 스토리지노드콘택홀을 채울 때까지 전면에 폴리실리콘막을 증착한 후, 전면 식각(Etch Back) 또는 화학적·기계적 연마(Chemical Mechanical Polising; CMP) 공정으로 평탄화 하여 형성한다.
다음으로, 스토리지노드콘택플러그(23)가 매립된 층간절연막(22) 상에 식각정지막(24), 산화막(25) 및 스토리지노드용 몰드막(26)을 차례로 적층 형성한다.
여기서, 식각정지막(24)은 질화막으로 형성하며, 산화막(25)은 실시예에서는 PSG를 사용하고, 도핑된 또는 도핑되지 않은 저온 산화막인 BPSG 및 TEOS를 단독 또는 이들의 적층막을 사용할 수 있으며, 500∼2000Å의 두께로 형성한다.
계속해서, 스토리지노드용 몰드막(26)은 비정질 카본(Amorphous Carbon)을 사용하며, 300∼500℃의 온도 분위기에서 플라즈마강화화학기상증착(PECVD)법으로 증착하며 그 두께는 후속 공정에서 형성하는 스토리지노드의 높이에 따라 조절한다.
도 2b에 도시된 바와 같이, 스토리지노드콘택플러그(23)를 노출하는 스토리 지노드홀(27)을 형성한다. 스토리지노드홀(27)은 스토리지노드용 몰드막(26)의 소정 영역 상에 하드마스크용 SiON을 증착하고, SiON 상에 포토레지스트 패턴을 형성한다. 이어서, 포토레지스트 패턴을 사용하여 하드마스크용 SiON을 식각하여 SiON 하드마스크를 형성하고, 포토레지스트 패턴과 SiON 하드마스크를 식각 베리어로 하여 스토리지노드용 몰드막(26), 산화막(25) 및 식각정지막(24)을 차례로 식각하여 형성한다. 스토리지노드홀(27) 형성 후에 잔류하는 SiON 하드마스크는 추가 식각 공정으로 완전히 제거한다.
도 2c에 도시된 바와 같이, 스토리지노드콘택홀(27) 및 스토리지노드용 몰드막(26)의 표면을 따라 스토리지노드용 물질(29)을 증착한다. 여기서, 스토리지노드용 물질(29)은 TiN, TaN, W, WN 및 Ru로 이루어진 그룹에서 선택된 어느 한 물질을 이용한다.
도 2d에 도시된 바와 같이, 스토리지노드 분리 공정을 진행하여 스토리지노드홀(27)의 내부에서 실린더(Cylinder) 형태를 갖는 스토리지노드(29a)를 형성한다.
스토리지노드 분리 공정은, 먼저 스토리지노드홀(27)을 포함한 스토리지노드용 몰드막(26)의 표면 상에 스토리지노드용 물질(29)을 증착한다. 이 때, 스토리지노드용 물질(29)은 CVD, PVD 또는 ALD 방법을 이용하여 증착한다.
다음으로, 스텝커버리지 특성이 좋은 포토레지스트(30)로 스토리지노드홀(27)의 내부를 모두 채운 후에, 스토리지노드용 몰드막(26)이 드러나는 타겟으로, CMP 또는 에치 백을 실시하여 분리 공정을 진행한다.
스토리지노드 분리 공정 후, 포토레지스트(30)는 스트립하지 않고 잔류시켜, 후속 스토리지노드용 몰드막(26) 스트립 공정에서 동시에 제거하여 공정을 단순화한다.
도 2e에 도시된 바와 같이, O2 애싱 공정을 진행하여 스토리지노드용 몰드막(26)과 스토리지노드홀(27) 내부에 잔류하는 포토레지스트(30)를 제거하여, 스토리지노드(29a)의 내벽 및 외벽을 드러낸다.
이 때, O2 애싱 공정을 통해 스토리지노드용 몰드막(26)을 제거하므로, 습식 식각 용액을 이용해서 스토리지노드용 산화막을 제거하는 종래 기술에서의 습식 케미컬 침투에 기인하는 스토리지노드콘택플러그의 어택은 일어나지 않는다. 이 때, O2 애싱 공정 중, 스토리지노드(29a) 표면이 산화되는 것을 방지하기 위해서 O2 가스에 H2O 또는 NH3 가스를 혼합하여 중성 상태의 가스 분위기를 만들어준다.
O2 애싱 공정에 의해서 제거되는 스토리지노드용 몰드막(26)은 비정질 카본이므로 그 하부에 있는 산화막(25)은 제거되지 않고, 그대로 존재한다. O2 애싱 공정으로 제거되지 않고 하부에 산화막(25)이 잔류하므로, O2 애싱 공정 후 혹은 후속 유전막 증착 공정 전에 짧은 시간의 습식 세정 공정을 추가할 수 있어, 스토리지노드와 유전막의 계면 특성을 확보하여 전기적 특성을 열화시키지 않을 수 있다.
또한, 하부의 산화막(25)이 스토리지노드(29a) 지지대 역할을 하여 스토리지노드의 기울임(leaning) 현상을 방지하여 습식 공정 후에도 인접하는 스토리지노드 (29a) 간의 브릿지를 방지할 수 있다.
따라서, 하부의 산화막(25)과 비정질 카본이 적층된 이중막 구조의 몰드막을 적용하므로써, 실린더형 캐패시터 높이의 대부분을 결정하는 비정질 카본은 O2 애싱 공정으로 제거하여 습식 딥-아웃 공정에서 발생하는 하부 디펙트를 방지하고, 산화막(25)을 지지막으로 하여 스토리지노드(29a) 브릿지를 방지하면서 O2 애싱 공정 후 세정이나, 유전막 증착 전세정을 추가할 수 있으므로, 전기적 특성 열화를 방지할 수 있다.
O2 애싱 공정은 통상의 포토레지스트를 제거하는 조건으로 진행한다.
도 2f에 도시된 바와 같이, 스토리지노드(29a) 상에 유전막(31)과 플레이트 전극(32)을 차례로 형성한다. 이 때, 유전막(31)은 Al2O3, HfO2, TiO2, La2O3 또는 Ta2O5의 단일막 또는 이들의 적층을 통한 다층막 구조로 형성하며, 270∼450℃의 온도 범위에서 CVD 또는 ALD 공정을 통해 증착한다.
플레이트 전극(32)은 TiN, TaN, W, WN 및 Ru로 이루어진 그룹에서 선택된 어느 한 물질을 이용하고, CVD, PVD 또는 ALD 방법을 이용하여 증착한다.
도 3a 내지 도 3c는 스토리지노드용 몰드막으로 비정질 카본 단일막을 적용한 SEM 사진이다.
도 3a를 참조하면, 기판 상부에 비정질 카본을 몰드막으로 하여 스토리지노드홀을 형성한 후의 단면 SEM 사진으로로서, 스토리지노드홀의 하부 양측면에는 식 각 정지막이 형성되어 있고, 스토리지노드홀을 정의하는 비정질 카본 몰드막이 형성되어 있다.
도 3b를 참조하면, 스토리지노드홀에 하부 전극으로 TiN을 증착한 후, 분리 공정을 진행하기 위해 스토리지노드홀에 포토레지스트를 매립하고, CMP 공정을 진행한 후의 평면 TEM 사진으로 비정질 카본에 의해 정의된 스토리지노드홀에 하부 전극이 형성되어 있고, 포토레지스트가 스토리지노드홀의 채우고 있다.
도 3c를 참조하면, O2 애싱 공정(건식 포토레지스트 스트립; 300초)으로 비정질 카본 몰드막과 포토레지스트를 제거한 후의 단면 TEM 사진으로서, 실린더형 스토리지노드가 형성됨을 알 수 있다.
상술한 바와 같이, 스토리지노드 몰드막으로 비정질 카본을 증착한 후, O2 애싱 공정을 사용하여 제거함으로써 종래에 문제가 되었던, 습식 케미컬에 의한 하부 구조의 벙커 디펙트를 방지할 수 있고, 스토리지노드 몰드막 하부에 산화막이 존재하므로, 인접한 스토리지노드 간의 브릿지를 방지하여 소자의 기울임(leaning) 특성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 스토리지노드용 몰드막으로 산화막과 비정질 카본의 2중막 구조를 사용하고, 비정질 카본을 O2 애싱을 통해 제거함으로써, 스토리지노드 하부의 습식 케미컬의 침투 및 그에 따른 스토리지노드 하부의 어택 발생을 근본적으로 방지할 수 있다.
또한, 실린더 구조 후에도 비정질 카본 하부의 산화막은 잔류시켜, 스토리지노드 하부 구조의 디펙트(leaning)를 감소시킬 수 있다.
또한, O2 애싱 공정 후 세정이나, 유전막 증착 전세정 공정을 추가하여도 인접하는 스토리지노드간 브릿지 현상을 방지할 수 있으므로, 소자의 특성을 개선하고, 웨이퍼 수율을 향상시킬 수 있는 효과를 얻을 수 있다.

Claims (13)

  1. 반도체 기판 상부에 제1절연막을 형성하는 단계;
    상기 제1절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계;
    상기 제1절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 가지며, 식각정지막, 제2절연막 및 비정질 카본의 순서로 적층된 제1적층막을 형성하는 단계;
    상기 트렌치홀 내부에 매립되도록 실린더 구조를 갖는 스토리지노드 및 보호막의 순서로 적층된 제2적층막을 형성하는 단계;
    상기 보호막을 제거하면서, 상기 비정질 카본을 제거하는 단계; 및
    상기 스토리지노드 상부에 유전막과 플레이트 전극을 차례로 형성하는 단계
    를 포함하는 반도체 소자의 캐패시터 제조 방법.
  2. 제1항에 있어서,
    상기 비정질 카본을 제거하는 단계는, O2 애싱을 진행하는 반도체 소자의 캐패시터 제조 방법.
  3. 제2항에 있어서,
    상기 O2 애싱은, O2 가스에 H2O 또는 NH3 가스를 혼합하여 중성 가스의 분위기로 진행하는 반도체 소자의 캐패시터 제조 방법.
  4. 제3항에 있어서,
    상기 O2 애싱 공정 후, 세정 또는 유전막 증착 전세정 공정을 추가하는 반도체 소자의 캐패시터 제조 방법.
  5. 제2항에 있어서,
    상기 비정질 카본은 PECVD 방식으로, 300∼500℃의 온도 범위에서 형성하는 반도체 소자의 캐패시터 제조 방법.
  6. 제1항에 있어서,
    상기 제2절연막은,
    도프드 산화막, 언도프드산화막, PSG, BPSG, TEOS를 단독 또는 이들의 적층 막을 사용하는 반도체 소자의 캐패시터 제조 방법.
  7. 제6항에 있어서,
    상기 제2절연막은, 500∼2000Å의 두께로 형성하는 반도체 소자의 캐패시터 제조 방법.
  8. 제1항에 있어서,
    상기 실린더 구조를 갖는 스토리지노드를 형성하는 단계는,
    상기 트렌치홀을 포함한 상기 제1적층막 표면 상에 스토리지노드용 도전막을 형성하는 단계;
    상기 스토리지노드용 도전막 상에 상기 트렌치홀의 내부를 채우는 형태의 보호막을 형성하는 단계; 및
    상기 트렌치홀을 제외한 나머지 부분의 스토리지노드용 도전막을 선택적으로 제거하는 단계
    를 포함하는 반도체 소자의 캐패시터 제조 방법.
  9. 제10항에 있어서,
    상기 보호막은 포토레지스트로 형성하는 반도체 소자의 캐패시터 제조 방법.
  10. 제1항에 있어서,
    상기 식각정지막은 질화막으로 형성하는 반도체 소자의 캐패시터 제조 방법.
  11. 제1항에 있어서,
    상기 스토리지노드는, TiN, TaN, W, WN 및 Ru로 이루어진 그룹에서 선택된 어느 한 물질을 이용하고, CVD, PVD 또는 ALD 방법으로 형성하는 반도체 소자의 캐패시터 제조 방법.
  12. 제1항에 있어서,
    상기 유전막은, Al2O3, HfO2, TiO2, La2O3 또는 Ta2O5의 단일막 또는 이들의 적층을 통한 다층막 구조로 형성하며, 270∼450℃의 온도 범위에서 CVD 또는 ALD 공정을 통해 형성하는 반도체 소자의 캐패시터 제조 방법.
  13. 제1항에 있어서,
    상기 플레이트 전극은, TiN, TaN, W, WN 및 Ru로 이루어진 그룹에서 선택된 어느 한 물질을 이용하고, CVD, PVD 또는 ALD 방법으로 형성하는 반도체 소자의 캐패시터 제조 방법.
KR1020050123398A 2005-12-14 2005-12-14 반도체 소자의 캐패시터 제조 방법 KR100656283B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123398A KR100656283B1 (ko) 2005-12-14 2005-12-14 반도체 소자의 캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123398A KR100656283B1 (ko) 2005-12-14 2005-12-14 반도체 소자의 캐패시터 제조 방법

Publications (1)

Publication Number Publication Date
KR100656283B1 true KR100656283B1 (ko) 2006-12-11

Family

ID=37732886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123398A KR100656283B1 (ko) 2005-12-14 2005-12-14 반도체 소자의 캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR100656283B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733458B1 (ko) * 2004-12-27 2007-06-28 주식회사 하이닉스반도체 반도체 소자의 캐패시터 스토리지 노드 형성방법
US7410866B2 (en) 2004-12-20 2008-08-12 Hynix Semiconductor Inc. Method for forming storage node of capacitor in semiconductor device
KR100866135B1 (ko) * 2007-02-05 2008-10-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7592217B2 (en) 2004-11-08 2009-09-22 Hynix Semiconductor Inc. Capacitor with zirconium oxide and method for fabricating the same
WO2010019343A3 (en) * 2008-08-13 2010-05-14 Micron Technology, Inc. Methods of making capacitors, dram arrays and electronic systems
US7825043B2 (en) 2005-11-28 2010-11-02 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
US8092862B2 (en) 2004-12-23 2012-01-10 Hynix Semiconductor Inc. Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084804B2 (en) * 2004-11-08 2011-12-27 Hynix Semiconductor Inc. Capacitor with zirconium oxide and method for fabricating the same
US7592217B2 (en) 2004-11-08 2009-09-22 Hynix Semiconductor Inc. Capacitor with zirconium oxide and method for fabricating the same
US8062943B2 (en) 2004-11-08 2011-11-22 Hynix Semiconductor Capacitor with zirconium oxide and method for fabricating the same
US7790546B2 (en) 2004-12-20 2010-09-07 Hynix Semiconductor Inc. Method for forming storage node of capacitor in semiconductor device
US7410866B2 (en) 2004-12-20 2008-08-12 Hynix Semiconductor Inc. Method for forming storage node of capacitor in semiconductor device
US8092862B2 (en) 2004-12-23 2012-01-10 Hynix Semiconductor Inc. Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
KR100733458B1 (ko) * 2004-12-27 2007-06-28 주식회사 하이닉스반도체 반도체 소자의 캐패시터 스토리지 노드 형성방법
US7825043B2 (en) 2005-11-28 2010-11-02 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
KR100866135B1 (ko) * 2007-02-05 2008-10-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US8760841B2 (en) 2008-04-08 2014-06-24 Micron Technology, Inc. High aspect ratio openings
US9595387B2 (en) 2008-04-08 2017-03-14 Micron Technology, Inc. High aspect ratio openings
WO2010019343A3 (en) * 2008-08-13 2010-05-14 Micron Technology, Inc. Methods of making capacitors, dram arrays and electronic systems
US8268695B2 (en) 2008-08-13 2012-09-18 Micron Technology, Inc. Methods of making capacitors
US8853050B2 (en) 2008-08-13 2014-10-07 Micron Technology Methods of forming capacitors

Similar Documents

Publication Publication Date Title
KR100614803B1 (ko) 커패시터 제조 방법
KR100656283B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100722988B1 (ko) 반도체 소자 및 그 제조방법
WO2009023396A2 (en) Methods of forming a plurality of capacitors
KR100972864B1 (ko) 반도체 메모리 소자 및 반도체 메모리 소자의 캐패시터형성방법
JP2006173558A (ja) 半導体素子のキャパシタ製造方法
US20070218684A1 (en) Method for fabricating storage node contact plug of semiconductor device
JP2006157002A (ja) キャパシタの製造方法及び半導体装置の製造方法
US6281073B1 (en) Method for fabricating dynamic random access memory cell
JP2006191025A (ja) シリンダ構造のキャパシタを有する半導体メモリ装置の製造方法
KR100713065B1 (ko) 실린더형 스토리지노드를 포함하는 반도체메모리장치의제조 방법
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100831981B1 (ko) 반도체 소자의 콘택플러그 제조 방법
US7179744B2 (en) Method for fabricating semiconductor device
US6924189B2 (en) Method for manufacturing capacitor bottom electrode of semiconductor device
KR100688058B1 (ko) 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법
KR100721548B1 (ko) 반도체 소자의 캐패시터 스토리지 노드 형성방법
KR20060031991A (ko) 반도체 소자의 캐패시터 제조 방법
KR20070082206A (ko) 반도체 소자의 캐패시터 형성 방법
JP2002190581A (ja) 半導体装置及びその製造方法
KR100622610B1 (ko) 반도체소자의 캐패시터 및 그의 제조 방법
KR100680959B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100733463B1 (ko) 반도체 소자 및 그 제조 방법
KR20080029314A (ko) 반도체 소자의 캐패시터 제조 방법
KR20090111018A (ko) 필라형 스토리지노드를 구비한 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee