JP2002190581A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002190581A JP2002190581A JP2000387184A JP2000387184A JP2002190581A JP 2002190581 A JP2002190581 A JP 2002190581A JP 2000387184 A JP2000387184 A JP 2000387184A JP 2000387184 A JP2000387184 A JP 2000387184A JP 2002190581 A JP2002190581 A JP 2002190581A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode layer
- electrode
- layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 64
- 238000003860 storage Methods 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 27
- 239000007769 metal material Substances 0.000 claims abstract description 19
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 58
- 229910052721 tungsten Inorganic materials 0.000 claims description 50
- 239000010937 tungsten Substances 0.000 claims description 50
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 39
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 33
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 26
- 229910052707 ruthenium Inorganic materials 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- -1 tungsten nitride Chemical class 0.000 claims description 11
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010970 precious metal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 99
- 239000011229 interlayer Substances 0.000 abstract description 52
- 239000003989 dielectric material Substances 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 33
- 229910052814 silicon oxide Inorganic materials 0.000 description 33
- 229910052581 Si3N4 Inorganic materials 0.000 description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 31
- 230000008569 process Effects 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000001459 lithography Methods 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 229910015801 BaSrTiO Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 101100244894 Sus scrofa PR39 gene Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 貴金属材料により電極が構成されるキャパシ
タを有する半導体装置及びその製造方法において、キャ
パシタ電極と層間絶縁膜との間の密着性を高めうる半導
体装置及びその製造方法を提供する。 【解決手段】 蓄積電極７６と、キャパシタ誘電体膜７
８と、プレート電極８８とからなるキャパシタを有する
半導体装置において、プレート電極８８を、貴金属材料
からなる電極層８０と、電極層８０上に形成され、電極
層８０の密着層となる電極層８２と、電極層８２上に形
成され、電極層８２を構成する材料よりも比抵抗の低い
材料よりなる電極層８４とを有するように構成する。
タを有する半導体装置及びその製造方法において、キャ
パシタ電極と層間絶縁膜との間の密着性を高めうる半導
体装置及びその製造方法を提供する。 【解決手段】 蓄積電極７６と、キャパシタ誘電体膜７
８と、プレート電極８８とからなるキャパシタを有する
半導体装置において、プレート電極８８を、貴金属材料
からなる電極層８０と、電極層８０上に形成され、電極
層８０の密着層となる電極層８２と、電極層８２上に形
成され、電極層８２を構成する材料よりも比抵抗の低い
材料よりなる電極層８４とを有するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、貴金属材料により電極が構成
されるキャパシタを有する半導体装置及びその製造方法
に関する。
の製造方法に係り、特に、貴金属材料により電極が構成
されるキャパシタを有する半導体装置及びその製造方法
に関する。
【０００２】
【従来の技術】ＤＲＡＭは、１トランジスタ、１キャパ
シタで構成しうる半導体記憶装置であり、従来より、高
密度・高集積化された半導体記憶装置を製造するための
構造や製造方法が種々検討されている。近年、ギガビッ
ト級の記憶容量を有するＤＲＡＭの開発が行われている
が、このようなギガビット級のＤＲＡＭでは、単位面積
あたりの蓄積容量を増加してキャパシタによる所有面積
を狭めるべく、キャパシタ誘電体膜として、従来より広
く用いられていたシリコン酸化膜やシリコン窒化膜より
も誘電率の大きなＴａ2Ｏ5やＢａＳｒＴｉＯ3（ＢＳ
Ｔ）などの高誘電体膜を採用することが検討されてい
る。
シタで構成しうる半導体記憶装置であり、従来より、高
密度・高集積化された半導体記憶装置を製造するための
構造や製造方法が種々検討されている。近年、ギガビッ
ト級の記憶容量を有するＤＲＡＭの開発が行われている
が、このようなギガビット級のＤＲＡＭでは、単位面積
あたりの蓄積容量を増加してキャパシタによる所有面積
を狭めるべく、キャパシタ誘電体膜として、従来より広
く用いられていたシリコン酸化膜やシリコン窒化膜より
も誘電率の大きなＴａ2Ｏ5やＢａＳｒＴｉＯ3（ＢＳ
Ｔ）などの高誘電体膜を採用することが検討されてい
る。
【０００３】高誘電体膜を用いたキャパシタ（高誘電体
膜キャパシタ）では、その誘電率及びリーク電流がキャ
パシタ電極を構成する材料に大きく依存することが知ら
れている。このため、高誘電体膜キャパシタの電極材料
としては、高誘電体膜との相性のよい材料、例えば、Ｒ
ｕ（ルテニウム）やＰｔ（白金）などの貴金属材料が用
いられている。これら貴金属材料は、仕事関数が大き
く、高誘電体膜との界面に低誘体層を形成しにくいた
め、高誘電体膜キャパシタの電極材料として好適であ
る。
膜キャパシタ）では、その誘電率及びリーク電流がキャ
パシタ電極を構成する材料に大きく依存することが知ら
れている。このため、高誘電体膜キャパシタの電極材料
としては、高誘電体膜との相性のよい材料、例えば、Ｒ
ｕ（ルテニウム）やＰｔ（白金）などの貴金属材料が用
いられている。これら貴金属材料は、仕事関数が大き
く、高誘電体膜との界面に低誘体層を形成しにくいた
め、高誘電体膜キャパシタの電極材料として好適であ
る。
【０００４】
【発明が解決しようとする課題】一方、配線層間を絶縁
するための層間絶縁膜として適用される絶縁材料として
は、熱的安定性やプロセス整合性等の観点から、シリコ
ン酸化膜やシリコン窒化膜が広く適用されている。
するための層間絶縁膜として適用される絶縁材料として
は、熱的安定性やプロセス整合性等の観点から、シリコ
ン酸化膜やシリコン窒化膜が広く適用されている。
【０００５】しかしながら、シリコン酸化膜やシリコン
窒化膜などの絶縁膜材料は、高誘電体膜キャパシタの電
極材料として好適である貴金属材料との密着性に乏し
い。このため、貴金属材料からなるプレート電極上にこ
れら絶縁膜よりなる層間絶縁膜を形成することが困難で
あった。また、たとえ堆積できたとしても、その後の熱
処理によって剥離する虞があり、信頼性に欠けるもので
あった。
窒化膜などの絶縁膜材料は、高誘電体膜キャパシタの電
極材料として好適である貴金属材料との密着性に乏し
い。このため、貴金属材料からなるプレート電極上にこ
れら絶縁膜よりなる層間絶縁膜を形成することが困難で
あった。また、たとえ堆積できたとしても、その後の熱
処理によって剥離する虞があり、信頼性に欠けるもので
あった。
【０００６】また、プレート電極上に形成された層間絶
縁膜にコンタクトホールを開口して上層配線層とプレー
ト電極とのコンタクトをとる場合、プレート電極に達す
るコンタクトホールと、プレート電極よりも下層の配線
層に達するコンタクトホールを同時に開口してリソグラ
フィー工程及びマスク枚数の削減を図ることも考えられ
る。
縁膜にコンタクトホールを開口して上層配線層とプレー
ト電極とのコンタクトをとる場合、プレート電極に達す
るコンタクトホールと、プレート電極よりも下層の配線
層に達するコンタクトホールを同時に開口してリソグラ
フィー工程及びマスク枚数の削減を図ることも考えられ
る。
【０００７】しかしながら、これらコンタクトホールの
深さや、露出させるコンタクト面上の材料が異なってい
るため、コンタクトホールのエッチングや後処理を一括
して行うことが困難であり、或いは、コンタクトホール
内に埋め込むプラグのコンタクト特性が劣化することが
あった。
深さや、露出させるコンタクト面上の材料が異なってい
るため、コンタクトホールのエッチングや後処理を一括
して行うことが困難であり、或いは、コンタクトホール
内に埋め込むプラグのコンタクト特性が劣化することが
あった。
【０００８】本発明の目的は、貴金属材料により電極が
構成されるキャパシタを有する半導体装置及びその製造
方法において、キャパシタ電極と層間絶縁膜との間の密
着性を高めうる半導体装置及びその製造方法を提供する
ことにある。
構成されるキャパシタを有する半導体装置及びその製造
方法において、キャパシタ電極と層間絶縁膜との間の密
着性を高めうる半導体装置及びその製造方法を提供する
ことにある。
【０００９】本発明の他の目的は、貴金属材料により電
極が構成されるキャパシタを有する半導体装置及びその
製造方法において、キャパシタ電極上に開口されるコン
タクトホールの形成を容易にし、且つ、コンタクト特性
を向上しうる半導体装置及びその製造方法を提供するこ
とにある。
極が構成されるキャパシタを有する半導体装置及びその
製造方法において、キャパシタ電極上に開口されるコン
タクトホールの形成を容易にし、且つ、コンタクト特性
を向上しうる半導体装置及びその製造方法を提供するこ
とにある。
【００１０】
【課題を解決するための手段】上記目的は、半導体基板
上に形成され、蓄積電極と、前記蓄積電極上に形成され
たキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に
形成されたプレート電極とからなるキャパシタを有する
半導体装置であって、前記プレート電極は、前記キャパ
シタ誘電体膜上に形成され、貴金属材料からなる第１の
電極層と、前記第１の電極層上に形成され、前記第１の
電極層の密着層となる第２の電極層と、前記第２の電極
層上に形成され、前記第２の電極層を構成する材料より
も比抵抗の低い材料よりなる第３の電極層とを有するこ
とを特徴とする半導体装置によって達成される。
上に形成され、蓄積電極と、前記蓄積電極上に形成され
たキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に
形成されたプレート電極とからなるキャパシタを有する
半導体装置であって、前記プレート電極は、前記キャパ
シタ誘電体膜上に形成され、貴金属材料からなる第１の
電極層と、前記第１の電極層上に形成され、前記第１の
電極層の密着層となる第２の電極層と、前記第２の電極
層上に形成され、前記第２の電極層を構成する材料より
も比抵抗の低い材料よりなる第３の電極層とを有するこ
とを特徴とする半導体装置によって達成される。
【００１１】また、上記の半導体装置において、前記半
導体基板上に形成され、前記第３の電極層を構成する材
料と同じ材料により構成された第１の配線層と、前記キ
ャパシタ上及び前記第１の配線層上を覆い、前記キャパ
シタに達する第１のコンタクトホールと、前記第１の配
線層に達する第２のコンタクトホールを有する絶縁膜
と、前記絶縁膜上に形成され、前記第１のコンタクトホ
ールを介して前記プレート電極に接続され又は前記第２
のコンタクトホールを介して前記第１の配線層に接続さ
れた第２の配線層とを更に有するようにしてもよい。
導体基板上に形成され、前記第３の電極層を構成する材
料と同じ材料により構成された第１の配線層と、前記キ
ャパシタ上及び前記第１の配線層上を覆い、前記キャパ
シタに達する第１のコンタクトホールと、前記第１の配
線層に達する第２のコンタクトホールを有する絶縁膜
と、前記絶縁膜上に形成され、前記第１のコンタクトホ
ールを介して前記プレート電極に接続され又は前記第２
のコンタクトホールを介して前記第１の配線層に接続さ
れた第２の配線層とを更に有するようにしてもよい。
【００１２】また、上記目的は、半導体基板上に、前記
半導体基板に電気的に接続された蓄積電極を形成する工
程と、前記蓄積電極上に、キャパシタ誘電体膜を形成す
る工程と、前記キャパシタ誘電体膜上に、貴金属材料か
らなる第１の電極層を形成する工程と、前記第１の電極
層上に、前記第１の電極層の密着層となる第２の電極層
を形成する工程と、前記第２の電極層上に、前記第２の
電極層を構成する材料よりも比抵抗の低い材料よりなる
第３の電極層を形成する工程と前記第１の電極層、前記
第２の電極層及び前記第３の電極層をパターニングし、
前記第１の電極層と、前記第２の電極層と、前記第３の
電極層とが積層されてなるプレート電極を形成する工程
とを有することを特徴とする半導体装置の製造方法によ
って達成される。
半導体基板に電気的に接続された蓄積電極を形成する工
程と、前記蓄積電極上に、キャパシタ誘電体膜を形成す
る工程と、前記キャパシタ誘電体膜上に、貴金属材料か
らなる第１の電極層を形成する工程と、前記第１の電極
層上に、前記第１の電極層の密着層となる第２の電極層
を形成する工程と、前記第２の電極層上に、前記第２の
電極層を構成する材料よりも比抵抗の低い材料よりなる
第３の電極層を形成する工程と前記第１の電極層、前記
第２の電極層及び前記第３の電極層をパターニングし、
前記第１の電極層と、前記第２の電極層と、前記第３の
電極層とが積層されてなるプレート電極を形成する工程
とを有することを特徴とする半導体装置の製造方法によ
って達成される。
【００１３】
【発明の実施の形態】本発明の一実施形態による半導体
装置及びその製造方法について図１乃至図１２を用いて
説明する。
装置及びその製造方法について図１乃至図１２を用いて
説明する。
【００１４】図１は本実施形態による半導体装置の構造
を示す平面図、図２は本実施形態による半導体装置の構
造を示す概略断面図、図３乃至図１２は本実施形態によ
る半導体装置の製造方法を示す工程断面図である。
を示す平面図、図２は本実施形態による半導体装置の構
造を示す概略断面図、図３乃至図１２は本実施形態によ
る半導体装置の製造方法を示す工程断面図である。
【００１５】はじめに、本実施形態による半導体装置の
構造について図１及び図２を用いて説明する。
構造について図１及び図２を用いて説明する。
【００１６】シリコン基板１０上には、素子領域を画定
する素子分離膜１２が形成されている。素子領域上に
は、ゲート電極２０とソース／ドレイン拡散層２４、２
６とを有するメモリセルトランジスタが形成されてい
る。ゲート電極２０は、図１に示すように、ワード線を
兼ねる導電膜としても機能する。メモリセルトランジス
タが形成されたシリコン基板１０上には、ソース／ドレ
イン拡散層２４に接続されたプラグ３６及びソース／ド
レイン拡散層２６に接続されたプラグ３８とが埋め込ま
れた層間絶縁膜３０が形成されている。
する素子分離膜１２が形成されている。素子領域上に
は、ゲート電極２０とソース／ドレイン拡散層２４、２
６とを有するメモリセルトランジスタが形成されてい
る。ゲート電極２０は、図１に示すように、ワード線を
兼ねる導電膜としても機能する。メモリセルトランジス
タが形成されたシリコン基板１０上には、ソース／ドレ
イン拡散層２４に接続されたプラグ３６及びソース／ド
レイン拡散層２６に接続されたプラグ３８とが埋め込ま
れた層間絶縁膜３０が形成されている。
【００１７】層間絶縁膜３０上には、層間絶縁膜４０が
形成されている。層間絶縁膜４０上には、プラグ３６を
介してソース／ドレイン拡散層２４に接続されたビット
線４８が形成されている。ビット線４８は、図１に示す
ように、ワード線（ゲート電極２０）と交わる方向に延
在して複数形成されている。ビット線４８が形成された
層間絶縁膜４０上には、層間絶縁膜５８が形成されてい
る。層間絶縁膜５８には、プラグ３８に接続されたプラ
グ６２が埋め込まれている。
形成されている。層間絶縁膜４０上には、プラグ３６を
介してソース／ドレイン拡散層２４に接続されたビット
線４８が形成されている。ビット線４８は、図１に示す
ように、ワード線（ゲート電極２０）と交わる方向に延
在して複数形成されている。ビット線４８が形成された
層間絶縁膜４０上には、層間絶縁膜５８が形成されてい
る。層間絶縁膜５８には、プラグ３８に接続されたプラ
グ６２が埋め込まれている。
【００１８】層間絶縁膜５８上には、エッチングストッ
パ膜６４、層間絶縁膜６６及びエッチングストッパ膜６
８が形成されている。エッチングストッパ膜６８上に
は、エッチングストッパ膜６８、層間絶縁膜６６、エッ
チングストッパ膜６４を貫きプラグ６２に接続され、エ
ッチングストッパ膜６８上に突出して形成されたシリン
ダ状の蓄積電極７６が形成されている。蓄積電極７６上
には、キャパシタ誘電体膜７８を介してプレート電極８
８が形成されている。
パ膜６４、層間絶縁膜６６及びエッチングストッパ膜６
８が形成されている。エッチングストッパ膜６８上に
は、エッチングストッパ膜６８、層間絶縁膜６６、エッ
チングストッパ膜６４を貫きプラグ６２に接続され、エ
ッチングストッパ膜６８上に突出して形成されたシリン
ダ状の蓄積電極７６が形成されている。蓄積電極７６上
には、キャパシタ誘電体膜７８を介してプレート電極８
８が形成されている。
【００１９】プレート電極８８上には、層間絶縁膜９０
が形成されている。層間絶縁膜９０上には、プラグ９６
を介してプレート電極８８に接続され、或いは、プラグ
９８を介してビット線４８に接続された配線層１００が
形成されている。配線層１００が形成された層間絶縁膜
９０上には、層間絶縁膜１０２が形成されている。
が形成されている。層間絶縁膜９０上には、プラグ９６
を介してプレート電極８８に接続され、或いは、プラグ
９８を介してビット線４８に接続された配線層１００が
形成されている。配線層１００が形成された層間絶縁膜
９０上には、層間絶縁膜１０２が形成されている。
【００２０】こうして、１トランジスタ、１キャパシタ
よりなるメモリセルを有するＤＲＡＭが構成されてい
る。
よりなるメモリセルを有するＤＲＡＭが構成されてい
る。
【００２１】このように、本実施形態による半導体装置
は、プレート電極８８が、ルテニウム膜８０と、窒化チ
タン膜８２と、タングステン膜８４との積層膜により構
成されていることに特徴がある。プレート電極８８を構
成する各層は、それぞれ以下のような特徴及び機能を有
する。
は、プレート電極８８が、ルテニウム膜８０と、窒化チ
タン膜８２と、タングステン膜８４との積層膜により構
成されていることに特徴がある。プレート電極８８を構
成する各層は、それぞれ以下のような特徴及び機能を有
する。
【００２２】キャパシタ誘電体膜７８に接する第１の電
極層（ルテニウム膜８０）は、キャパシタ誘電体膜７８
との相性に優れた電極材料により構成される。Ｔａ2Ｏ5
やＢａＳｒＴｉＯ3（ＢＳＴ）などの高誘電体膜をキャ
パシタ誘電体膜７８として用いる場合には、ルテニウム
膜やプラチナ膜などの貴金属材料を適用することができ
る。このようにして第１の電極層を構成することによ
り、リーク電流が少なく誘電率の大きい高誘電体膜キャ
パシタを構成することができる。
極層（ルテニウム膜８０）は、キャパシタ誘電体膜７８
との相性に優れた電極材料により構成される。Ｔａ2Ｏ5
やＢａＳｒＴｉＯ3（ＢＳＴ）などの高誘電体膜をキャ
パシタ誘電体膜７８として用いる場合には、ルテニウム
膜やプラチナ膜などの貴金属材料を適用することができ
る。このようにして第１の電極層を構成することによ
り、リーク電流が少なく誘電率の大きい高誘電体膜キャ
パシタを構成することができる。
【００２３】第１の電極層上に形成される第２の電極層
（窒化チタン膜８２）は、層間絶縁膜との密着性に劣る
第１の電極層の欠点を補うためのものであり、第１の電
極層及び更に上層に形成する膜との間の密着性に優れた
膜により構成される。ルテニウム膜やプラチナ膜などの
貴金属材料、絶縁膜材料、後述の第３の電極層に対して
密着性に優れた膜としては、窒化チタン膜、窒化タング
ステン膜、窒化チタン膜／チタン膜の積層膜、窒化タン
グステン膜／窒化チタン膜の積層膜、窒化タングステン
膜／窒化チタン膜／チタン膜の積層膜などの膜を適用す
ることができる。
（窒化チタン膜８２）は、層間絶縁膜との密着性に劣る
第１の電極層の欠点を補うためのものであり、第１の電
極層及び更に上層に形成する膜との間の密着性に優れた
膜により構成される。ルテニウム膜やプラチナ膜などの
貴金属材料、絶縁膜材料、後述の第３の電極層に対して
密着性に優れた膜としては、窒化チタン膜、窒化タング
ステン膜、窒化チタン膜／チタン膜の積層膜、窒化タン
グステン膜／窒化チタン膜の積層膜、窒化タングステン
膜／窒化チタン膜／チタン膜の積層膜などの膜を適用す
ることができる。
【００２４】第２の電極層上に形成される第３の電極層
（タングステン膜８４）は、プレート電極８８へのコン
タクト特性を向上するためのものである。第２の電極層
として窒化チタンのような金属窒化物膜を用いた場合、
金属窒化物膜は密着層として優れているが比抵抗が高い
ため、プレート電極８８と上層に形成する配線層との間
のコンタクト抵抗を増大する。第３の電極層は、このよ
うなコンタクト特性の劣化を補うものであり、タングス
テンなどの低抵抗の金属材料を適用することができる。
（タングステン膜８４）は、プレート電極８８へのコン
タクト特性を向上するためのものである。第２の電極層
として窒化チタンのような金属窒化物膜を用いた場合、
金属窒化物膜は密着層として優れているが比抵抗が高い
ため、プレート電極８８と上層に形成する配線層との間
のコンタクト抵抗を増大する。第３の電極層は、このよ
うなコンタクト特性の劣化を補うものであり、タングス
テンなどの低抵抗の金属材料を適用することができる。
【００２５】第３の電極層を構成する材料として、下層
配線層に用いられている主配線材料を適用すると、更に
効果がある。リソグラフィー工程及びマスク枚数の削減
の観点から、プレート電極８８上に開口されるコンタク
トホール９２は、下層配線層（例えば、ビット線４８
や、ビット線４８と同一の導電層により構成される配線
層）上に開口されるコンタクトホール９４と同時に開口
されることがある。この場合、露出すべき複数のコンタ
クト面が同一の材料により構成されていると、コンタク
トホール９２、９４を開口した後の後処理を一括して行
うことができ、また、プラグ９６、９８のコンタクト特
性を同等にすることができる。したがって、製造プロセ
スを簡略化できるとともに、コンタクトの信頼性をも高
めることができる。
配線層に用いられている主配線材料を適用すると、更に
効果がある。リソグラフィー工程及びマスク枚数の削減
の観点から、プレート電極８８上に開口されるコンタク
トホール９２は、下層配線層（例えば、ビット線４８
や、ビット線４８と同一の導電層により構成される配線
層）上に開口されるコンタクトホール９４と同時に開口
されることがある。この場合、露出すべき複数のコンタ
クト面が同一の材料により構成されていると、コンタク
トホール９２、９４を開口した後の後処理を一括して行
うことができ、また、プラグ９６、９８のコンタクト特
性を同等にすることができる。したがって、製造プロセ
スを簡略化できるとともに、コンタクトの信頼性をも高
めることができる。
【００２６】このようにして半導体装置を構成すること
により、プレート電極８８と層間絶縁膜（シリコン酸化
膜８６）との密着性を高めることができるので、キャパ
シタ上を覆う層間絶縁膜の形成を容易にし、且つ、信頼
性を高めることができる。
により、プレート電極８８と層間絶縁膜（シリコン酸化
膜８６）との密着性を高めることができるので、キャパ
シタ上を覆う層間絶縁膜の形成を容易にし、且つ、信頼
性を高めることができる。
【００２７】次に、本実施形態による半導体装置の製造
方法について図３乃至図１２を用いて説明する。なお、
図３及び図４は図１のＡ−Ａ′線断面における工程断面
図を表し、図５乃至図１２は、図１のＢ−Ｂ′線断面に
おける工程断面図を表している。
方法について図３乃至図１２を用いて説明する。なお、
図３及び図４は図１のＡ−Ａ′線断面における工程断面
図を表し、図５乃至図１２は、図１のＢ−Ｂ′線断面に
おける工程断面図を表している。
【００２８】まず、シリコン基板１０の主表面上に、例
えば、ＳＴＩ（Shallow Trench Isolation）法により、
素子分離膜１２を形成する（図３（ａ））。例えば、ま
ず、シリコン基板１０上に膜厚１００ｎｍのシリコン窒
化膜（図示せず）を形成する。次いで、このシリコン窒
化膜を、素子領域となる領域に残存するようにパターニ
ングする。次いで、パターニングしたシリコン窒化膜を
ハードマスクとしてシリコン基板１０をエッチングし、
シリコン基板１０に例えば深さ２００ｎｍの素子分離溝
を形成する。次いで、例えばＣＶＤ法によりシリコン酸
化膜を全面に堆積した後、シリコン窒化膜が露出するま
でこのシリコン酸化膜をＣＭＰ（化学的機械的研磨：Ch
emical Mechanical Polishing）法により研磨し、素子
分離溝内に選択的にシリコン酸化膜を残存させる。この
後、シリコン窒化膜を除去し、シリコン基板１０の素子
分離溝に埋め込まれたシリコン酸化膜よりなる素子分離
膜１２を形成する。
えば、ＳＴＩ（Shallow Trench Isolation）法により、
素子分離膜１２を形成する（図３（ａ））。例えば、ま
ず、シリコン基板１０上に膜厚１００ｎｍのシリコン窒
化膜（図示せず）を形成する。次いで、このシリコン窒
化膜を、素子領域となる領域に残存するようにパターニ
ングする。次いで、パターニングしたシリコン窒化膜を
ハードマスクとしてシリコン基板１０をエッチングし、
シリコン基板１０に例えば深さ２００ｎｍの素子分離溝
を形成する。次いで、例えばＣＶＤ法によりシリコン酸
化膜を全面に堆積した後、シリコン窒化膜が露出するま
でこのシリコン酸化膜をＣＭＰ（化学的機械的研磨：Ch
emical Mechanical Polishing）法により研磨し、素子
分離溝内に選択的にシリコン酸化膜を残存させる。この
後、シリコン窒化膜を除去し、シリコン基板１０の素子
分離溝に埋め込まれたシリコン酸化膜よりなる素子分離
膜１２を形成する。
【００２９】次いで、メモリセル領域のシリコン基板１
０中にＰウェル（図示せず）を形成し、しきい値電圧制
御のためのイオン注入を行う。
０中にＰウェル（図示せず）を形成し、しきい値電圧制
御のためのイオン注入を行う。
【００３０】次いで、素子分離膜１２により画定された
複数の素子領域上に、例えば熱酸化法により、例えば膜
厚５ｎｍのシリコン酸化膜よりなるゲート絶縁膜１４を
形成する。なお、ゲート絶縁膜１４としては、シリコン
窒化酸化膜などの他の絶縁膜を適用してもよい。
複数の素子領域上に、例えば熱酸化法により、例えば膜
厚５ｎｍのシリコン酸化膜よりなるゲート絶縁膜１４を
形成する。なお、ゲート絶縁膜１４としては、シリコン
窒化酸化膜などの他の絶縁膜を適用してもよい。
【００３１】次いで、ゲート絶縁膜１４上に、例えばポ
リシリコン膜１６とタングステン膜１８との積層膜より
なるポリメタル構造のゲート電極２０を形成する（図３
（ｂ））。例えば、膜厚７０ｎｍのポリシリコン膜１６
と、膜厚５ｎｍのタングステンナイトライド（ＷＮ）膜
（図示せず）と、膜厚４０ｎｍのタングステン膜１８
と、膜厚２００ｎｍのシリコン窒化膜２２とを順次堆積
した後、通常のリソグラフィー技術及びエッチング技術
によりこれら膜を同一の形状にパターニングし、上面が
シリコン窒化膜２２で覆われ、タングステンナイトライ
ド膜を介してポリシリコン膜１６及びタングステン膜１
８が積層されてなるポリメタル構造のゲート電極２０を
形成する。なお、ゲート電極２０は、ポリメタル構造に
限られるものではなく、ポリゲート構造、ポリサイド構
造、或いは、金属ゲート等を適用してもよい。
リシリコン膜１６とタングステン膜１８との積層膜より
なるポリメタル構造のゲート電極２０を形成する（図３
（ｂ））。例えば、膜厚７０ｎｍのポリシリコン膜１６
と、膜厚５ｎｍのタングステンナイトライド（ＷＮ）膜
（図示せず）と、膜厚４０ｎｍのタングステン膜１８
と、膜厚２００ｎｍのシリコン窒化膜２２とを順次堆積
した後、通常のリソグラフィー技術及びエッチング技術
によりこれら膜を同一の形状にパターニングし、上面が
シリコン窒化膜２２で覆われ、タングステンナイトライ
ド膜を介してポリシリコン膜１６及びタングステン膜１
８が積層されてなるポリメタル構造のゲート電極２０を
形成する。なお、ゲート電極２０は、ポリメタル構造に
限られるものではなく、ポリゲート構造、ポリサイド構
造、或いは、金属ゲート等を適用してもよい。
【００３２】次いで、ゲート電極２０をマスクとしてイ
オン注入を行い、ゲート電極２０の両側のシリコン基板
１０中にソース／ドレイン拡散層２４、２６を形成す
る。
オン注入を行い、ゲート電極２０の両側のシリコン基板
１０中にソース／ドレイン拡散層２４、２６を形成す
る。
【００３３】こうして、シリコン基板１０上に、ゲート
電極２０、ソース／ドレイン拡散層２４、２６を有する
メモリセルトランジスタを形成する。
電極２０、ソース／ドレイン拡散層２４、２６を有する
メモリセルトランジスタを形成する。
【００３４】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚３５ｎｍのシリコン窒化膜を堆積した後にエ
ッチバックし、ゲート電極２０及びシリコン窒化膜２２
の側壁にシリコン窒化膜よりなるサイドウォール絶縁膜
２８を形成する（図３（ｃ）、図５（ａ））。
例えば膜厚３５ｎｍのシリコン窒化膜を堆積した後にエ
ッチバックし、ゲート電極２０及びシリコン窒化膜２２
の側壁にシリコン窒化膜よりなるサイドウォール絶縁膜
２８を形成する（図３（ｃ）、図５（ａ））。
【００３５】次いで、全面に、例えばＣＶＤ法により例
えばＢＰＳＧ膜を堆積した後、リフロー法及びＣＭＰ法
等により、シリコン窒化膜１８が露出するまでその表面
を研磨し、表面が平坦化されたＢＰＳＧ膜よりなる層間
絶縁膜３０を形成する。
えばＢＰＳＧ膜を堆積した後、リフロー法及びＣＭＰ法
等により、シリコン窒化膜１８が露出するまでその表面
を研磨し、表面が平坦化されたＢＰＳＧ膜よりなる層間
絶縁膜３０を形成する。
【００３６】次いで、通常のリソグラフィー技術及びエ
ッチング技術により、層間絶縁膜３０に、ソース／ドレ
イン拡散層２４に達するスルーホール３２と、ソース／
ドレイン拡散層２６に達するコンタクトホール３４と
を、ゲート電極２０及びサイドウォール絶縁膜２８に対
して自己整合的に形成する（図３（ｄ）、図５
（ｂ））。
ッチング技術により、層間絶縁膜３０に、ソース／ドレ
イン拡散層２４に達するスルーホール３２と、ソース／
ドレイン拡散層２６に達するコンタクトホール３４と
を、ゲート電極２０及びサイドウォール絶縁膜２８に対
して自己整合的に形成する（図３（ｄ）、図５
（ｂ））。
【００３７】次いで、層間絶縁膜３０に開口されたコン
タクトホール３２、３４内に、プラグ３６、３８をそれ
ぞれ埋め込む（図４（ａ）、図５（ｃ））。例えば、Ｃ
ＶＤ法により、砒素ドープした多結晶シリコン膜を堆積
した後、ＣＭＰ法によりシリコン窒化膜２２が露出する
まで研磨し、コンタクトホール３２、３４内のみに多結
晶シリコン膜よりなるプラグ３６、３８を選択的に残存
させる。
タクトホール３２、３４内に、プラグ３６、３８をそれ
ぞれ埋め込む（図４（ａ）、図５（ｃ））。例えば、Ｃ
ＶＤ法により、砒素ドープした多結晶シリコン膜を堆積
した後、ＣＭＰ法によりシリコン窒化膜２２が露出する
まで研磨し、コンタクトホール３２、３４内のみに多結
晶シリコン膜よりなるプラグ３６、３８を選択的に残存
させる。
【００３８】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚２００ｎｍのシリコン酸化膜を堆積し、シリ
コン酸化膜よりなる層間絶縁膜４０を形成する。
例えば膜厚２００ｎｍのシリコン酸化膜を堆積し、シリ
コン酸化膜よりなる層間絶縁膜４０を形成する。
【００３９】次いで、通常のリソグラフィー技術及びエ
ッチング技術により、プラグ３６に達するコンタクトホ
ール４２を層間絶縁膜４０に形成する（図４（ｂ）、図
５（ｄ））。
ッチング技術により、プラグ３６に達するコンタクトホ
ール４２を層間絶縁膜４０に形成する（図４（ｂ）、図
５（ｄ））。
【００４０】次いで、層間絶縁膜４０上に、コンタクト
ホール４２を介してプラグ３６に接続されたビット線４
８を形成する（図４（ｃ）、図６（ａ））。例えば、ま
ず、スパッタ法により、膜厚４５ｎｍの窒化チタン（Ｔ
ｉＮ）／チタン（Ｔｉ）の積層構造よりなる密着層５０
と、膜厚２５０ｎｍのタングステン（Ｗ）膜５１とを順
次堆積する。次いで、ＣＭＰ法によりタングステン膜５
１を研磨し、コンタクトホール４２内にタングステン膜
５１よりなるプラグを埋め込む。次いで、スパッタ法に
より、膜厚３０ｎｍのタングステン膜５２を堆積する。
次いで、ＣＶＤ法により、タングステン膜５２上に、膜
厚２００ｎｍのシリコン窒化膜５４を堆積する。次い
で、通常のリソグラフィー技術及びエッチング技術によ
り、シリコン窒化膜５４、タングステン膜５２及び密着
層５０をパターニングし、上面がシリコン窒化膜５４に
覆われ、密着層５０及びタングステン膜５２よりなり、
プラグ３６を介してソース／ドレイン拡散層２４に接続
されたビット線４８を形成する。
ホール４２を介してプラグ３６に接続されたビット線４
８を形成する（図４（ｃ）、図６（ａ））。例えば、ま
ず、スパッタ法により、膜厚４５ｎｍの窒化チタン（Ｔ
ｉＮ）／チタン（Ｔｉ）の積層構造よりなる密着層５０
と、膜厚２５０ｎｍのタングステン（Ｗ）膜５１とを順
次堆積する。次いで、ＣＭＰ法によりタングステン膜５
１を研磨し、コンタクトホール４２内にタングステン膜
５１よりなるプラグを埋め込む。次いで、スパッタ法に
より、膜厚３０ｎｍのタングステン膜５２を堆積する。
次いで、ＣＶＤ法により、タングステン膜５２上に、膜
厚２００ｎｍのシリコン窒化膜５４を堆積する。次い
で、通常のリソグラフィー技術及びエッチング技術によ
り、シリコン窒化膜５４、タングステン膜５２及び密着
層５０をパターニングし、上面がシリコン窒化膜５４に
覆われ、密着層５０及びタングステン膜５２よりなり、
プラグ３６を介してソース／ドレイン拡散層２４に接続
されたビット線４８を形成する。
【００４１】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚２０ｎｍのシリコン窒化膜を堆積した後にエ
ッチバックし、ビット線４８及びシリコン窒化膜５４の
側壁に、シリコン窒化膜よりなるサイドウォール絶縁膜
５６を形成する（図６（ｂ））。
例えば膜厚２０ｎｍのシリコン窒化膜を堆積した後にエ
ッチバックし、ビット線４８及びシリコン窒化膜５４の
側壁に、シリコン窒化膜よりなるサイドウォール絶縁膜
５６を形成する（図６（ｂ））。
【００４２】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚４００ｎｍのシリコン酸化膜を堆積し、ＣＭ
Ｐ法によりその表面を研磨し、表面が平坦化されたシリ
コン酸化膜よりなる層間絶縁膜５８を形成する。
例えば膜厚４００ｎｍのシリコン酸化膜を堆積し、ＣＭ
Ｐ法によりその表面を研磨し、表面が平坦化されたシリ
コン酸化膜よりなる層間絶縁膜５８を形成する。
【００４３】次いで、通常のリソグラフィー技術及びエ
ッチング技術により、層間絶縁膜５８、４０に、プラグ
３８に達するコンタクトホール６０を形成する（図６
（ｃ））。このとき、シリコン窒化膜に対して高い選択
比をもつエッチング条件でシリコン酸化膜をエッチング
することにより、ビット線４８上を覆うシリコン窒化膜
５４及びビット線４８の側壁に形成されたサイドウォー
ル絶縁膜５６に自己整合でコンタクトホール６０を開口
することができる。
ッチング技術により、層間絶縁膜５８、４０に、プラグ
３８に達するコンタクトホール６０を形成する（図６
（ｃ））。このとき、シリコン窒化膜に対して高い選択
比をもつエッチング条件でシリコン酸化膜をエッチング
することにより、ビット線４８上を覆うシリコン窒化膜
５４及びビット線４８の側壁に形成されたサイドウォー
ル絶縁膜５６に自己整合でコンタクトホール６０を開口
することができる。
【００４４】次いで、全面に、例えばスパッタ法によ
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜５８の表面が露出するまでＣＭＰ
法により研磨し、コンタクトホール６０内に埋め込まれ
たプラグ６２を形成する（図７（ａ））。
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜５８の表面が露出するまでＣＭＰ
法により研磨し、コンタクトホール６０内に埋め込まれ
たプラグ６２を形成する（図７（ａ））。
【００４５】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚４０ｎｍ程度のシリコン窒化膜を堆積し、シ
リコン窒化膜よりなるエッチングストッパ膜６４を形成
する。
例えば膜厚４０ｎｍ程度のシリコン窒化膜を堆積し、シ
リコン窒化膜よりなるエッチングストッパ膜６４を形成
する。
【００４６】次いで、エッチングストッパ膜６４上に、
例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコ
ン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜
６６を形成する。
例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコ
ン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜
６６を形成する。
【００４７】次いで、層間絶縁膜６６上に、例えばＣＶ
Ｄ法により、例えば膜厚４０ｎｍ程度のシリコン窒化膜
を堆積し、シリコン窒化膜よりなるエッチングストッパ
膜６８を形成する。
Ｄ法により、例えば膜厚４０ｎｍ程度のシリコン窒化膜
を堆積し、シリコン窒化膜よりなるエッチングストッパ
膜６８を形成する。
【００４８】次いで、エッチングストッパ膜６８上に、
例えばＣＶＤ法により、例えば膜厚６００ｎｍのシリコ
ン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜
７０を形成する（図７（ｂ））。
例えばＣＶＤ法により、例えば膜厚６００ｎｍのシリコ
ン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜
７０を形成する（図７（ｂ））。
【００４９】次いで、通常のリソグラフィー技術及びエ
ッチング技術により、層間絶縁膜７０、エッチングスト
ッパ膜６８、層間絶縁膜６６、エッチングストッパ膜６
４をパターニングし、蓄積電極の形成予定領域に、これ
ら膜を貫いてプラグ６２に達する開口部７２を形成する
（図８（ａ））。
ッチング技術により、層間絶縁膜７０、エッチングスト
ッパ膜６８、層間絶縁膜６６、エッチングストッパ膜６
４をパターニングし、蓄積電極の形成予定領域に、これ
ら膜を貫いてプラグ６２に達する開口部７２を形成する
（図８（ａ））。
【００５０】次いで、全面に、例えばＣＶＤ法により、
膜厚１０ｎｍの窒化チタン膜と、膜厚４０ｎｍのルテニ
ウム（Ｒｕ）膜とを堆積する。
膜厚１０ｎｍの窒化チタン膜と、膜厚４０ｎｍのルテニ
ウム（Ｒｕ）膜とを堆積する。
【００５１】次いで、フォトレジスト膜（図示せず）を
塗布し、窒化チタン膜及びルテニウム膜が形成された開
口部７２内を埋め込む。
塗布し、窒化チタン膜及びルテニウム膜が形成された開
口部７２内を埋め込む。
【００５２】次いで、例えばＣＭＰ法及び反応性イオン
エッチング法により、層間絶縁膜７０の表面が露出する
までフォトレジスト膜、ルテニウム膜及び窒化チタン膜
を研磨するとともに、開口部７２内のフォトレジスト膜
を除去し、開口部７２の内壁に沿って形成され、窒化チ
タン膜よりなる密着層７４と、ルテニウム膜よりなる蓄
積電極７６とを形成する（図８（ｂ））。
エッチング法により、層間絶縁膜７０の表面が露出する
までフォトレジスト膜、ルテニウム膜及び窒化チタン膜
を研磨するとともに、開口部７２内のフォトレジスト膜
を除去し、開口部７２の内壁に沿って形成され、窒化チ
タン膜よりなる密着層７４と、ルテニウム膜よりなる蓄
積電極７６とを形成する（図８（ｂ））。
【００５３】なお、蓄積電極７６を構成するための導電
膜は、後に形成するキャパシタ誘電体膜７８との相性に
応じて適宜選択する。例えば、キャパシタ誘電体膜７８
としてＴａ2Ｏ5のような誘電体膜を用いる場合には、蓄
積電極７６としてルテニウム、酸化ルテニウム（ＲｕＯ
ｘ）、タングステン、窒化タングステン、窒化チタン、
ポリシリコンなどを用いることができる。また、キャパ
シタ誘電体７８としてＢＳＴ（ＢａＳｒＴｉＯｘ）やＳ
Ｔ（ＳｒＴｉＯｘ）のような誘電体膜を用いる場合に
は、蓄積電極７６としてはプラチナ（Ｐｔ）、Ｒｕ、Ｒ
ｕＯｘ、Ｗ、ＳＲＯ（ＳｒＲｕＯ3）などを用いること
ができる。更に、キャパシタ誘電体膜７４としてＰＺＴ
のような誘電体膜を用いる場合には、蓄積電極６２とし
てＰｔなどを用いることができる。その他、酸化チタン
（ＴｉＯｘ）、アルミナ（Ａｌ2Ｏ3）、ＳＢＴ（ＳｒＢ
ｉＴｉＯｘ）などの誘電体膜を用いる場合にも、これら
誘電体膜との相性に応じて適宜選択すればよい。
膜は、後に形成するキャパシタ誘電体膜７８との相性に
応じて適宜選択する。例えば、キャパシタ誘電体膜７８
としてＴａ2Ｏ5のような誘電体膜を用いる場合には、蓄
積電極７６としてルテニウム、酸化ルテニウム（ＲｕＯ
ｘ）、タングステン、窒化タングステン、窒化チタン、
ポリシリコンなどを用いることができる。また、キャパ
シタ誘電体７８としてＢＳＴ（ＢａＳｒＴｉＯｘ）やＳ
Ｔ（ＳｒＴｉＯｘ）のような誘電体膜を用いる場合に
は、蓄積電極７６としてはプラチナ（Ｐｔ）、Ｒｕ、Ｒ
ｕＯｘ、Ｗ、ＳＲＯ（ＳｒＲｕＯ3）などを用いること
ができる。更に、キャパシタ誘電体膜７４としてＰＺＴ
のような誘電体膜を用いる場合には、蓄積電極６２とし
てＰｔなどを用いることができる。その他、酸化チタン
（ＴｉＯｘ）、アルミナ（Ａｌ2Ｏ3）、ＳＢＴ（ＳｒＢ
ｉＴｉＯｘ）などの誘電体膜を用いる場合にも、これら
誘電体膜との相性に応じて適宜選択すればよい。
【００５４】次いで、例えば弗酸水溶液を用いたウェッ
トエッチングなどの等方性エッチングにより、エッチン
グストッパ膜６８をストッパとして、層間絶縁膜７０を
選択的にエッチングする（図９（ａ））。
トエッチングなどの等方性エッチングにより、エッチン
グストッパ膜６８をストッパとして、層間絶縁膜７０を
選択的にエッチングする（図９（ａ））。
【００５５】次いで、密着層７４を、例えば硫酸と過酸
化水素とを含む水溶液により、蓄積電極７６、エッチン
グストッパ膜６８、層間絶縁膜６６に対して選択的にエ
ッチングする（図９（ｂ））。このエッチングは、密着
層７４と後に形成するキャパシタ誘電体膜７８との相性
が悪い場合を考慮したものであり、密着層７４と蓄積電
極７６との相性がよい場合には、必ずしも密着層７４を
除去する必要はない。密着層７４のエッチングは、少な
くともエッチングストッパ膜６８と蓄積電極７６との間
に間隙が形成されるまで行うことが望ましい。なお、キ
ャパシタ誘電体膜との相性に基づいて密着層を除去する
技術については、例えば、同一出願人による特願平１０
−３１５３７０号明細書に詳述されている。
化水素とを含む水溶液により、蓄積電極７６、エッチン
グストッパ膜６８、層間絶縁膜６６に対して選択的にエ
ッチングする（図９（ｂ））。このエッチングは、密着
層７４と後に形成するキャパシタ誘電体膜７８との相性
が悪い場合を考慮したものであり、密着層７４と蓄積電
極７６との相性がよい場合には、必ずしも密着層７４を
除去する必要はない。密着層７４のエッチングは、少な
くともエッチングストッパ膜６８と蓄積電極７６との間
に間隙が形成されるまで行うことが望ましい。なお、キ
ャパシタ誘電体膜との相性に基づいて密着層を除去する
技術については、例えば、同一出願人による特願平１０
−３１５３７０号明細書に詳述されている。
【００５６】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚１０〜３０ｎｍのＴａ2Ｏ5膜或いはＢＳＴ膜
を堆積し、Ｔａ2Ｏ5或いはＢＳＴよりなるキャパシタ誘
電体膜７８を形成する。
例えば膜厚１０〜３０ｎｍのＴａ2Ｏ5膜或いはＢＳＴ膜
を堆積し、Ｔａ2Ｏ5或いはＢＳＴよりなるキャパシタ誘
電体膜７８を形成する。
【００５７】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚３０〜５０ｎｍのルテニウム膜８０を堆積す
る。例えば、スパッタ法により膜厚約１０ｎｍのシード
層を形成した後、ＣＶＤ法によりルテニウム膜を堆積す
ることにより、所定膜厚のルテニウム膜を形成する。Ｃ
ＶＤによる成膜では、例えば、成膜温度を３００℃、圧
力を０．０５Ｔｏｒｒ、ルテニウム源としてのＲｕ（Ｅ
ｔＣｐ）2の流量を０．０６ｃｃ、Ｏ2ガス流量を１６０
ｓｃｃｍとしてルテニウム膜を成膜する。
例えば膜厚３０〜５０ｎｍのルテニウム膜８０を堆積す
る。例えば、スパッタ法により膜厚約１０ｎｍのシード
層を形成した後、ＣＶＤ法によりルテニウム膜を堆積す
ることにより、所定膜厚のルテニウム膜を形成する。Ｃ
ＶＤによる成膜では、例えば、成膜温度を３００℃、圧
力を０．０５Ｔｏｒｒ、ルテニウム源としてのＲｕ（Ｅ
ｔＣｐ）2の流量を０．０６ｃｃ、Ｏ2ガス流量を１６０
ｓｃｃｍとしてルテニウム膜を成膜する。
【００５８】なお、ルテニウム膜８０をＣＶＤ法により
形成しているのは、ステップカバレッジに優れたルテニ
ウム膜８０を形成することにより、シリンダ型の蓄積電
極７６及びこれを覆うキャパシタ誘電体膜７８の被覆性
を高め、高誘電体膜キャパシタとして十分な特性を得る
ためである。したがって、十分な被覆性を得られる場合
には、必ずしもＣＶＤ法を用いる必要はない。
形成しているのは、ステップカバレッジに優れたルテニ
ウム膜８０を形成することにより、シリンダ型の蓄積電
極７６及びこれを覆うキャパシタ誘電体膜７８の被覆性
を高め、高誘電体膜キャパシタとして十分な特性を得る
ためである。したがって、十分な被覆性を得られる場合
には、必ずしもＣＶＤ法を用いる必要はない。
【００５９】次いで、ルテニウム膜８０上に、例えばス
パッタ法により、例えば膜厚１０〜２０ｎｍの窒化チタ
ン膜８２と、例えば膜厚２０〜５０ｎｍのタングステン
膜８４とを順次堆積する。窒化チタン膜は、例えば、基
板温度を１５０℃、パワーを５ｋＷ、アルゴンガス流量
を５ｓｃｃｍ、窒素ガス流量を５０ｓｃｃｍとして、チ
タンターゲットをスパッタすることにより、成膜する。
タングステン膜は、例えば、基板温度を３００℃、パワ
ーを１．５ｋＷ、アルゴンガス流量を１００ｓｃｃｍと
して、タングステンターゲットをスパッタすることによ
り、成膜する。
パッタ法により、例えば膜厚１０〜２０ｎｍの窒化チタ
ン膜８２と、例えば膜厚２０〜５０ｎｍのタングステン
膜８４とを順次堆積する。窒化チタン膜は、例えば、基
板温度を１５０℃、パワーを５ｋＷ、アルゴンガス流量
を５ｓｃｃｍ、窒素ガス流量を５０ｓｃｃｍとして、チ
タンターゲットをスパッタすることにより、成膜する。
タングステン膜は、例えば、基板温度を３００℃、パワ
ーを１．５ｋＷ、アルゴンガス流量を１００ｓｃｃｍと
して、タングステンターゲットをスパッタすることによ
り、成膜する。
【００６０】なお、窒化チタン膜８２及びタングステン
膜８４をスパッタ法により堆積しているのは、キャパシ
タ誘電体膜７８が還元性雰囲気に曝されて絶縁性を劣化
することを防止するためである。したがって、キャパシ
タ誘電体膜７８の特性劣化をもたらさないような場合に
は、ＣＶＤ法によりこれら膜を堆積してもよい。なお、
図においては、窒化チタン膜８２及びタングステン膜８
４を蓄積電極７６間の領域に埋め込むように記載してい
るが、必ずしも窒化チタン膜８２及びタングステン膜８
４によって蓄積電極７６間の領域を完全に埋め込む必要
はない。
膜８４をスパッタ法により堆積しているのは、キャパシ
タ誘電体膜７８が還元性雰囲気に曝されて絶縁性を劣化
することを防止するためである。したがって、キャパシ
タ誘電体膜７８の特性劣化をもたらさないような場合に
は、ＣＶＤ法によりこれら膜を堆積してもよい。なお、
図においては、窒化チタン膜８２及びタングステン膜８
４を蓄積電極７６間の領域に埋め込むように記載してい
るが、必ずしも窒化チタン膜８２及びタングステン膜８
４によって蓄積電極７６間の領域を完全に埋め込む必要
はない。
【００６１】次いで、タングステン膜８４上に、例えば
ＣＶＤ法により、例えば膜厚３００ｎｍのシリコン酸化
膜８６を堆積する。なお、シリコン酸化膜８６の堆積の
際、下地膜は、シリコン酸化膜との密着性の面において
ルテニウム膜よりも優れたタングステン膜８４であるの
で、ルテニウム膜上にシリコン酸化膜を形成する場合と
比較して、密着性や信頼性を向上することができる。
ＣＶＤ法により、例えば膜厚３００ｎｍのシリコン酸化
膜８６を堆積する。なお、シリコン酸化膜８６の堆積の
際、下地膜は、シリコン酸化膜との密着性の面において
ルテニウム膜よりも優れたタングステン膜８４であるの
で、ルテニウム膜上にシリコン酸化膜を形成する場合と
比較して、密着性や信頼性を向上することができる。
【００６２】次いで、通常のリソグラフィー技術及びエ
ッチング技術により、シリコン酸化膜８６、タングステ
ン膜８４、窒化チタン膜８２、ルテニウム膜８０とを同
一の形状にパターニングし、上面がシリコン酸化膜８６
により覆われ、ルテニウム膜８０と窒化チタン膜８２と
タングステン膜８４との積層膜よりなるプレート電極８
８を形成する（図１０）。例えば、シリコン酸化膜８６
は、圧力を０．０５Ｔｏｒｒ、パワーを１５００Ｗ、ガ
ス流量をＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝１５／３００／３
５０／５ｓｃｃｍとしてエッチングし、タングステン膜
８４は、圧力を０．０１Ｔｏｒｒ、パワーを５００Ｗ、
ガス流量をＮＦ3／Ｃｌ2＝３０／７０ｓｃｃｍとしてエ
ッチングし、窒化チタン膜８２は、圧力を０．０１Ｔｏ
ｒｒ、パワーを１０００Ｗ、ガス流量をＢＣｌ3／Ｃｌ2
／Ａｒ＝５０／３０／５０ｓｃｃｍとしてエッチング
し、ルテニウム膜８０は、圧力を０．１Ｔｏｒｒ、パワ
ーを５００Ｗ、ガス流量をＣｌ2／Ｏ2＝５０／５００ｓ
ｃｃｍとしてエッチングする。
ッチング技術により、シリコン酸化膜８６、タングステ
ン膜８４、窒化チタン膜８２、ルテニウム膜８０とを同
一の形状にパターニングし、上面がシリコン酸化膜８６
により覆われ、ルテニウム膜８０と窒化チタン膜８２と
タングステン膜８４との積層膜よりなるプレート電極８
８を形成する（図１０）。例えば、シリコン酸化膜８６
は、圧力を０．０５Ｔｏｒｒ、パワーを１５００Ｗ、ガ
ス流量をＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝１５／３００／３
５０／５ｓｃｃｍとしてエッチングし、タングステン膜
８４は、圧力を０．０１Ｔｏｒｒ、パワーを５００Ｗ、
ガス流量をＮＦ3／Ｃｌ2＝３０／７０ｓｃｃｍとしてエ
ッチングし、窒化チタン膜８２は、圧力を０．０１Ｔｏ
ｒｒ、パワーを１０００Ｗ、ガス流量をＢＣｌ3／Ｃｌ2
／Ａｒ＝５０／３０／５０ｓｃｃｍとしてエッチング
し、ルテニウム膜８０は、圧力を０．１Ｔｏｒｒ、パワ
ーを５００Ｗ、ガス流量をＣｌ2／Ｏ2＝５０／５００ｓ
ｃｃｍとしてエッチングする。
【００６３】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、Ｃ
ＭＰ法によりその表面を研磨し、表面が平坦化されたシ
リコン酸化膜よりなる層間絶縁膜９０を形成する。
例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、Ｃ
ＭＰ法によりその表面を研磨し、表面が平坦化されたシ
リコン酸化膜よりなる層間絶縁膜９０を形成する。
【００６４】次いで、通常のリソグラフィー技術及びエ
ッチング技術により、層間絶縁膜９０及びシリコン酸化
膜８６を貫きプレート電極８８に達するコンタクトホー
ル９２と、層間絶縁膜９０、エッチングストッパ膜６
８、層間絶縁膜６６、エッチングストッパ膜６４及びシ
リコン窒化膜５４を貫きビット線４８に達するコンタク
トホール９４とを形成する（図１１）。
ッチング技術により、層間絶縁膜９０及びシリコン酸化
膜８６を貫きプレート電極８８に達するコンタクトホー
ル９２と、層間絶縁膜９０、エッチングストッパ膜６
８、層間絶縁膜６６、エッチングストッパ膜６４及びシ
リコン窒化膜５４を貫きビット線４８に達するコンタク
トホール９４とを形成する（図１１）。
【００６５】例えば、層間絶縁膜９０、シリコン酸化膜
８６及び層間絶縁膜６６は、圧力を０．０５Ｔｏｒｒ、
パワーを１５００Ｗ、ガス流量をＣ4Ｆ8／ＣＯ／Ａｒ／
Ｏ2＝１５／３００／３５０／５ｓｃｃｍとして、シリ
コン窒化膜に対してエッチング選択性を確保しうる条件
でエッチングし、エッチングストッパ膜６８、６４及び
シリコン窒化膜５４は、圧力を０．０５Ｔｏｒｒ、パワ
ーを１５００Ｗ、ガス流量をＣＨＦ3／ＣＯ／Ｏ2＝５０
／１５０／５ｓｃｃｍとして、シリコン酸化膜に対して
エッチング選択性を確保しうる条件でエッチングする。
８６及び層間絶縁膜６６は、圧力を０．０５Ｔｏｒｒ、
パワーを１５００Ｗ、ガス流量をＣ4Ｆ8／ＣＯ／Ａｒ／
Ｏ2＝１５／３００／３５０／５ｓｃｃｍとして、シリ
コン窒化膜に対してエッチング選択性を確保しうる条件
でエッチングし、エッチングストッパ膜６８、６４及び
シリコン窒化膜５４は、圧力を０．０５Ｔｏｒｒ、パワ
ーを１５００Ｗ、ガス流量をＣＨＦ3／ＣＯ／Ｏ2＝５０
／１５０／５ｓｃｃｍとして、シリコン酸化膜に対して
エッチング選択性を確保しうる条件でエッチングする。
【００６６】次いで、有機アルカリ系の水溶液を用いた
ウェット処理を行い、コンタクトホール９２、９４の底
部に露出するタングステン膜の表面処理を行う。この処
理は、コンタクトホール９２、９４の形成後の後処理で
あり、コンタクトホール９２、９４内の残渣を除去する
等の目的で行うものである。
ウェット処理を行い、コンタクトホール９２、９４の底
部に露出するタングステン膜の表面処理を行う。この処
理は、コンタクトホール９２、９４の形成後の後処理で
あり、コンタクトホール９２、９４内の残渣を除去する
等の目的で行うものである。
【００６７】なお、コンタクトホール９２内に露出する
プレート電極８８の上面及びコンタクトホール９４内に
露出するビット線４８の上面は、いずれもタングステン
により構成されている。したがって、コンタクトホール
９２、９４は互いに深さが異なるが、これらコンタクト
ホールを一回のリソグラフィー工程により同時に形成し
ても、コンタクトホール９２、９４の開口とその後の後
処理を一括して行うことができるので、後に形成するプ
ラグ９６、９８とのコンタクト特性を同等にすることが
できる。また、リソグラフィー工程及びマスク枚数の削
減により、製造工程を簡略化することもできる。
プレート電極８８の上面及びコンタクトホール９４内に
露出するビット線４８の上面は、いずれもタングステン
により構成されている。したがって、コンタクトホール
９２、９４は互いに深さが異なるが、これらコンタクト
ホールを一回のリソグラフィー工程により同時に形成し
ても、コンタクトホール９２、９４の開口とその後の後
処理を一括して行うことができるので、後に形成するプ
ラグ９６、９８とのコンタクト特性を同等にすることが
できる。また、リソグラフィー工程及びマスク枚数の削
減により、製造工程を簡略化することもできる。
【００６８】次いで、全面に、例えばスパッタ法によ
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜９０の表面が露出するまでＣＭＰ
法により研磨し、コンタクトホール９２内に埋め込まれ
たプラグ９６と、コンタクトホール９４内に埋め込まれ
たプラグ９８とを形成する。
り、膜厚２５ｎｍの窒化チタン／チタンの積層構造より
なる密着層と、膜厚２５０ｎｍのタングステン膜とを堆
積した後、層間絶縁膜９０の表面が露出するまでＣＭＰ
法により研磨し、コンタクトホール９２内に埋め込まれ
たプラグ９６と、コンタクトホール９４内に埋め込まれ
たプラグ９８とを形成する。
【００６９】次いで、全面に、例えばスパッタ法によ
り、膜厚１０ｎｍのバリアメタルとなる窒化チタン膜
と、膜厚３００ｎｍのアルミ膜或いは銅膜とを堆積して
パターニングし、プラグ９６、９８を介して下層配線に
接続された配線層１００を形成する。
り、膜厚１０ｎｍのバリアメタルとなる窒化チタン膜
と、膜厚３００ｎｍのアルミ膜或いは銅膜とを堆積して
パターニングし、プラグ９６、９８を介して下層配線に
接続された配線層１００を形成する。
【００７０】次いで、全面に、例えばＣＶＤ法により、
例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、Ｃ
ＭＰ法によりその表面を研磨し、表面が平坦化されたシ
リコン酸化膜よりなる層間絶縁膜１０２を形成する。
例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、Ｃ
ＭＰ法によりその表面を研磨し、表面が平坦化されたシ
リコン酸化膜よりなる層間絶縁膜１０２を形成する。
【００７１】こうして、１トランジスタ、１キャパシタ
よりなるメモリセルを有するＤＲＡＭを製造することが
できる。
よりなるメモリセルを有するＤＲＡＭを製造することが
できる。
【００７２】このように、本実施形態によれば、プレー
ト電極８８を、ルテニウム膜８０と、窒化チタン膜８２
と、タングステン膜８４との積層膜により構成するの
で、プレート電極８８と層間絶縁膜（シリコン酸化膜８
６）との密着性を高めることができる。これにより、キ
ャパシタ上を覆う層間絶縁膜の形成を容易することがで
き、且つ、信頼性を高めることができる。また、プレー
ト電極８８上に開口するコンタクトホールの形成を容易
にし、且つ、コンタクト特性を向上することができる。
ト電極８８を、ルテニウム膜８０と、窒化チタン膜８２
と、タングステン膜８４との積層膜により構成するの
で、プレート電極８８と層間絶縁膜（シリコン酸化膜８
６）との密着性を高めることができる。これにより、キ
ャパシタ上を覆う層間絶縁膜の形成を容易することがで
き、且つ、信頼性を高めることができる。また、プレー
ト電極８８上に開口するコンタクトホールの形成を容易
にし、且つ、コンタクト特性を向上することができる。
【００７３】本発明は上記実施形態に限らず種々の変形
が可能である。
が可能である。
【００７４】例えば、上記実施形態では、プレート電極
８８を、ルテニウム膜８０よりなる主電極と、窒化チタ
ン膜８２及びタングステン膜８４よりなる副電極とによ
り構成しているが、プレート電極の構造はこれに限られ
るものではない。主電極としては、例えば、プラチナ膜
その他の貴金属材料を適用することができる。また、副
電極としては、例えば、タングステン膜／窒化チタン膜
の積層膜、タングステン膜／窒化タングステン膜の積層
膜、タングステン膜／窒化チタン膜／チタン膜の積層
膜、タングステン膜／窒化タングステン膜／窒化チタン
膜の積層膜、タングステン膜／窒化タングステン膜／窒
化チタン膜／チタン膜の積層膜などの膜を適用すること
ができる。
８８を、ルテニウム膜８０よりなる主電極と、窒化チタ
ン膜８２及びタングステン膜８４よりなる副電極とによ
り構成しているが、プレート電極の構造はこれに限られ
るものではない。主電極としては、例えば、プラチナ膜
その他の貴金属材料を適用することができる。また、副
電極としては、例えば、タングステン膜／窒化チタン膜
の積層膜、タングステン膜／窒化タングステン膜の積層
膜、タングステン膜／窒化チタン膜／チタン膜の積層
膜、タングステン膜／窒化タングステン膜／窒化チタン
膜の積層膜、タングステン膜／窒化タングステン膜／窒
化チタン膜／チタン膜の積層膜などの膜を適用すること
ができる。
【００７５】また、上記実施形態では、シリンダ型の蓄
積電極を有するキャパシタ（シリンダ型キャパシタ）の
プレート電極に本発明を適用する例を示したが、本発明
はシリンダ型キャパシタに限られるものではない。本発
明は、プレート電極と層間絶縁膜との接触領域を有する
キャパシタ構造、例えば、シリンダ型の蓄積電極の内側
面のみを用いるキャパシタ（コンケイブ型キャパシタ）
や、平面的に蓄積電極、キャパシタ誘電体膜、プレート
電極を積層した単純スタック構造のキャパシタなどに広
く適用することができる。
積電極を有するキャパシタ（シリンダ型キャパシタ）の
プレート電極に本発明を適用する例を示したが、本発明
はシリンダ型キャパシタに限られるものではない。本発
明は、プレート電極と層間絶縁膜との接触領域を有する
キャパシタ構造、例えば、シリンダ型の蓄積電極の内側
面のみを用いるキャパシタ（コンケイブ型キャパシタ）
や、平面的に蓄積電極、キャパシタ誘電体膜、プレート
電極を積層した単純スタック構造のキャパシタなどに広
く適用することができる。
【００７６】また、上記実施形態では、高誘電体膜キャ
パシタを有するＤＲＡＭに本発明を適用した場合につい
て説明したが、貴金属材料からなるプレート電極を有す
る半導体装置に広く適用することができる。例えば、強
誘電体キャパシタの分極反転特性を利用した記憶装置と
して強誘電体メモリが知られているが、強誘電体キャパ
シタの電極は高誘電体膜キャパシタと同様に貴金属材料
が広く用いられており、本発明を強誘電体メモリに適用
することにより、強誘電体メモリにおいても本明細書に
記載したと同様の効果を得ることができる。
パシタを有するＤＲＡＭに本発明を適用した場合につい
て説明したが、貴金属材料からなるプレート電極を有す
る半導体装置に広く適用することができる。例えば、強
誘電体キャパシタの分極反転特性を利用した記憶装置と
して強誘電体メモリが知られているが、強誘電体キャパ
シタの電極は高誘電体膜キャパシタと同様に貴金属材料
が広く用いられており、本発明を強誘電体メモリに適用
することにより、強誘電体メモリにおいても本明細書に
記載したと同様の効果を得ることができる。
【００７７】
【発明の効果】以上の通り、本発明によれば、半導体基
板上に形成され、蓄積電極と、蓄積電極上に形成された
キャパシタ誘電体膜と、キャパシタ誘電体膜上に形成さ
れたプレート電極とからなるキャパシタを有する半導体
装置において、プレート電極を、貴金属材料からなる第
１の電極層と、第１の電極層の密着層となる第２の電極
層と、第２の電極層を構成する材料よりも比抵抗の低い
材料よりなる第３の電極層とにより構成するので、プレ
ート電極と層間絶縁膜との密着性を高め、信頼性を向上
することができる。
板上に形成され、蓄積電極と、蓄積電極上に形成された
キャパシタ誘電体膜と、キャパシタ誘電体膜上に形成さ
れたプレート電極とからなるキャパシタを有する半導体
装置において、プレート電極を、貴金属材料からなる第
１の電極層と、第１の電極層の密着層となる第２の電極
層と、第２の電極層を構成する材料よりも比抵抗の低い
材料よりなる第３の電極層とにより構成するので、プレ
ート電極と層間絶縁膜との密着性を高め、信頼性を向上
することができる。
【００７８】また、プレート電極の第３の電極層を構成
する材料と下層配線層の主電極材料とを同じ材料によっ
て構成するので、プレート電極上に開口するコンタクト
ホールを下層配線層上に開口するコンタクトホールと同
時に形成することができる。
する材料と下層配線層の主電極材料とを同じ材料によっ
て構成するので、プレート電極上に開口するコンタクト
ホールを下層配線層上に開口するコンタクトホールと同
時に形成することができる。
【図１】本発明の一実施形態による半導体装置の構造を
示す平面図である。
示す平面図である。
【図２】本発明の一実施形態による半導体装置の構造を
示す概略断面図である。
示す概略断面図である。
【図３】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その１）である。
法を示す工程断面図（その１）である。
【図４】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その２）である。
法を示す工程断面図（その２）である。
【図５】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その３）である。
法を示す工程断面図（その３）である。
【図６】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その４）である。
法を示す工程断面図（その４）である。
【図７】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その５）である。
法を示す工程断面図（その５）である。
【図８】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その６）である。
法を示す工程断面図（その６）である。
【図９】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その７）である。
法を示す工程断面図（その７）である。
【図１０】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その８）である。
方法を示す工程断面図（その８）である。
【図１１】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その９）である。
方法を示す工程断面図（その９）である。
【図１２】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その１０）である。
方法を示す工程断面図（その１０）である。
１０…シリコン基板 １２…素子分離膜 １４…ゲート絶縁膜 １６…多結晶シリコン膜 １８…タングステン膜 ２０…ゲート電極 ２２、５４…シリコン窒化膜 ２４、２６…ソース／ドレイン拡散層 ２８、５６…サイドウォール絶縁膜 ３０、４０、５８、６６、７０、９０、１０２…層間絶
縁膜 ３２、３４、６０、９２、９４…コンタクトホール ３６、３８、６２、９６、９８…プラグ ４８…ビット線 ５０、７４…密着層 ５２、８４…タングステン膜 ６４、６８…エッチングストッパ膜 ７２…開口部 ７６…蓄積電極 ７８…キャパシタ誘電体膜 ８０…ルテニウム膜 ８２…窒化チタン膜 ８６…シリコン酸化膜 ８８…プレート電極 １００…配線層
縁膜 ３２、３４、６０、９２、９４…コンタクトホール ３６、３８、６２、９６、９８…プラグ ４８…ビット線 ５０、７４…密着層 ５２、８４…タングステン膜 ６４、６８…エッチングストッパ膜 ７２…開口部 ７６…蓄積電極 ７８…キャパシタ誘電体膜 ８０…ルテニウム膜 ８２…窒化チタン膜 ８６…シリコン酸化膜 ８８…プレート電極 １００…配線層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 島田 章宏 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 南方 浩志 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F083 AD24 AD48 JA06 JA14 JA38 JA39 JA40 JA43 LA12 LA16 MA06 MA16 MA17 NA01 NA08 PR06 PR39 PR40
Claims (5)
- 【請求項１】 半導体基板上に形成され、蓄積電極と、
前記蓄積電極上に形成されたキャパシタ誘電体膜と、前
記キャパシタ誘電体膜上に形成されたプレート電極とか
らなるキャパシタを有する半導体装置であって、 前記プレート電極は、前記キャパシタ誘電体膜上に形成
され、貴金属材料からなる第１の電極層と、前記第１の
電極層上に形成され、前記第１の電極層の密着層となる
第２の電極層と、前記第２の電極層上に形成され、前記
第２の電極層を構成する材料よりも比抵抗の低い材料よ
りなる第３の電極層とを有することを特徴とする半導体
装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記半導体基板上に形成され、前記第３の電極層を構成
する材料と同じ材料により構成された第１の配線層と、 前記キャパシタ上及び前記第１の配線層上を覆い、前記
キャパシタに達する第１のコンタクトホールと、前記第
１の配線層に達する第２のコンタクトホールを有する絶
縁膜と、 前記絶縁膜上に形成され、前記第１のコンタクトホール
を介して前記プレート電極に接続され又は前記第２のコ
ンタクトホールを介して前記第１の配線層に接続された
第２の配線層とを更に有することを特徴とする半導体装
置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、 前記第１の電極層は、ルテニウム膜又はプラチナ膜のい
ずれかから構成され、 前記第２の電極層は、窒化チタン膜、窒化タングステン
膜、チタン膜と窒化チタン膜との積層膜、窒化チタン膜
と窒化タングステン膜との積層膜又はチタン膜と窒化チ
タン膜と窒化タングステン膜との積層膜のいずれかから
構成され、 前記第３の電極層は、タングステン膜によって構成され
ていることを特徴とする半導体装置。 - 【請求項４】 半導体基板上に、前記半導体基板に電気
的に接続された蓄積電極を形成する工程と、 前記蓄積電極上に、キャパシタ誘電体膜を形成する工程
と、 前記キャパシタ誘電体膜上に、貴金属材料からなる第１
の電極層を形成する工程と、 前記第１の電極層上に、前記第１の電極層の密着層とな
る第２の電極層を形成する工程と、 前記第２の電極層上に、前記第２の電極層を構成する材
料よりも比抵抗の低い材料よりなる第３の電極層を形成
する工程と前記第１の電極層、前記第２の電極層及び前
記第３の電極層をパターニングし、前記第１の電極層
と、前記第２の電極層と、前記第３の電極層とが積層さ
れてなるプレート電極を形成する工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、 前記第１の電極層を形成する工程では、ＣＶＤ法により
前記第１の電極層を形成し、 前記第２の電極層を形成する工程及び前記第３の電極層
を形成する工程では、スパッタ法により前記第２の電極
層及び前記第３の電極層を形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387184A JP2002190581A (ja) | 2000-12-20 | 2000-12-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387184A JP2002190581A (ja) | 2000-12-20 | 2000-12-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190581A true JP2002190581A (ja) | 2002-07-05 |
Family
ID=18854169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000387184A Pending JP2002190581A (ja) | 2000-12-20 | 2000-12-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002190581A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147594A (ja) * | 2006-12-13 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2009071142A (ja) * | 2007-09-14 | 2009-04-02 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
| JP2014063847A (ja) * | 2012-09-20 | 2014-04-10 | Toshiba Corp | 半導体装置の製造方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191137A (ja) * | 1994-08-01 | 1996-07-23 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH08335681A (ja) * | 1995-06-06 | 1996-12-17 | Texas Instr Inc <Ti> | 高誘電定数材料と接着層を用いた半導体構造とこれを形成する方法 |
| JPH0997883A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| JPH10173151A (ja) * | 1996-12-16 | 1998-06-26 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH10242411A (ja) * | 1996-10-18 | 1998-09-11 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| JPH1140768A (ja) * | 1997-07-17 | 1999-02-12 | Toshiba Corp | 半導体集積回路およびその製造方法 |
| JPH11121713A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11126881A (ja) * | 1997-10-23 | 1999-05-11 | Hitachi Ltd | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 |
| JP2000156473A (ja) * | 1998-09-18 | 2000-06-06 | Fujitsu Ltd | 半導体装置およびその製造方法、キャパシタの製造方法 |
| JP2000164567A (ja) * | 1998-11-24 | 2000-06-16 | Sony Corp | プラズマエッチング法 |
| JP2000315779A (ja) * | 1999-04-30 | 2000-11-14 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001217407A (ja) * | 2000-02-02 | 2001-08-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
2000
- 2000-12-20 JP JP2000387184A patent/JP2002190581A/ja active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191137A (ja) * | 1994-08-01 | 1996-07-23 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH08335681A (ja) * | 1995-06-06 | 1996-12-17 | Texas Instr Inc <Ti> | 高誘電定数材料と接着層を用いた半導体構造とこれを形成する方法 |
| JPH0997883A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| JPH10242411A (ja) * | 1996-10-18 | 1998-09-11 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| JPH10173151A (ja) * | 1996-12-16 | 1998-06-26 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH1140768A (ja) * | 1997-07-17 | 1999-02-12 | Toshiba Corp | 半導体集積回路およびその製造方法 |
| JPH11121713A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11126881A (ja) * | 1997-10-23 | 1999-05-11 | Hitachi Ltd | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 |
| JP2000156473A (ja) * | 1998-09-18 | 2000-06-06 | Fujitsu Ltd | 半導体装置およびその製造方法、キャパシタの製造方法 |
| JP2000164567A (ja) * | 1998-11-24 | 2000-06-16 | Sony Corp | プラズマエッチング法 |
| JP2000315779A (ja) * | 1999-04-30 | 2000-11-14 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001217407A (ja) * | 2000-02-02 | 2001-08-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147594A (ja) * | 2006-12-13 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2009071142A (ja) * | 2007-09-14 | 2009-04-02 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
| US7799580B2 (en) | 2007-09-14 | 2010-09-21 | Seiko Epson Corporation | Method for manufacturing ferroelectric memory device |
| JP2014063847A (ja) * | 2012-09-20 | 2014-04-10 | Toshiba Corp | 半導体装置の製造方法 |
| US9287495B2 (en) | 2012-09-20 | 2016-03-15 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6090697A (en) | Etchstop for integrated circuits | |
| US6555431B1 (en) | Method for forming integrated circuit capacitor and memory | |
| US5994181A (en) | Method for forming a DRAM cell electrode | |
| JP4651169B2 (ja) | 半導体装置及びその製造方法 | |
| US7470595B2 (en) | Oxidizing a metal layer for a dielectric having a platinum electrode | |
| US20010009797A1 (en) | Capacitor and method for forming the same | |
| JPH1174488A (ja) | 集積回路キャパシタ及びメモリ | |
| US6600183B1 (en) | Integrated circuit capacitor and memory | |
| JPH09289296A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JP2000114474A (ja) | 半導体装置及びその製造方法 | |
| JP4342131B2 (ja) | 容量素子の製造方法及び半導体装置の製造方法 | |
| JP4223189B2 (ja) | 半導体装置及びその製造方法 | |
| US20040259307A1 (en) | Semiconductor memory device having plug contacted to a capacitor electrode and method for fabricating a capacitor of the semiconductor memory devcie | |
| JPH11243184A (ja) | 高誘電率キャパシタおよび製造方法 | |
| US6835976B2 (en) | Semiconductor device and its manufacture | |
| KR100741991B1 (ko) | 실리콘 산화물 식각액 및 이를 이용한 콘택홀 형성 방법 | |
| KR100413606B1 (ko) | 캐패시터의 제조 방법 | |
| US6180970B1 (en) | Microelectronic devices including ferroelectric capacitors with lower electrodes extending into contact holes | |
| US6734061B2 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| KR100418586B1 (ko) | 반도체소자의 제조방법 | |
| US7067329B2 (en) | Methods of forming ferroelectric memory devices | |
| JP2003224206A (ja) | 半導体装置及びその製造方法 | |
| JP2002190581A (ja) | 半導体装置及びその製造方法 | |
| JP4497260B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3476428B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |