JP2009071142A - 強誘電体メモリ装置の製造方法 - Google Patents

Abstract

【課題】水素バリア膜の下層との間においてエッチングの十分な選択比が得られると共に、コンタクトホールの形成工程を簡略化した強誘電体メモリ装置の製造方法を提供すること。
【解決手段】半導体基板上に強誘電体キャパシタ３を形成する工程と、強誘電体キャパシタ３を被覆する水素バリア膜１２を形成する工程と、水素バリア膜１２を被覆する層間絶縁膜１３を形成する工程と、Ｃ_４Ｆ_８ガススとＯ_２ガスとを少なくとも含む混合ガスを用いたエッチングにより層間絶縁膜１３及び水素バリア膜１２を貫通する貫通孔２１を形成する工程とを備え、Ｃ_４Ｆ_８ガスの流量がＯ_２ガスの流量に対して０．７７倍以上３．８倍以下である。
【選択図】図２

Description

本発明は、強誘電体キャパシタを有する強誘電体メモリ装置の製造方法に関する。

強誘電体メモリ装置（ＦｅＲＡＭ）は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できる。そのため、ＤＲＡＭ並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
ここで、強誘電体材料としては、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３：ＰＺＴ）などのペロブスカイト型酸化物やタンタル酸ビスマスストロンチウム（ＳｒＢｉ_２ＴａＯ_９：ＳＢＴ）などのビスマス層状化合物などが挙げられる。

強誘電体メモリ装置を構成する強誘電体キャパシタの周辺には、外界から侵入する水素などの還元種を阻止する水素バリア膜が設けられている。これにより、強誘電体材料において酸素欠損が生じ、強誘電体キャパシタの電気特性が劣化することを防止している。
また、強誘電体キャパシタは、水素バリア膜を被覆する層間絶縁膜上に形成された配線と、水素バリア膜及び層間絶縁膜を貫通するコンタクトホールに形成されたプラグを介して導通している（例えば、特許文献１参照）。
コンタクトホールは、ドライエッチング法を用いて形成されている。ここで、層間絶縁膜にコンタクトホールを形成する際は、エッチングガスとして例えばＣＨＦ_３ガスとＣＦ_４ガスとＡｒガスとを含む混合ガスが用いられている。そして、水素バリア膜にコンタクトホールを形成する際は、エッチングガスとして例えばＢＣｌ_３ガスとＣｌ_２ガスとを含む混合ガスが用いられている。
特開２００６−１０８２６８号公報

しかしながら、上記従来の強誘電体メモリ装置の製造方法においても、以下の課題が残されている。すなわち、ＢＣｌ_３ガスとＣｌ_２ガスとを含む混合ガスを用いたエッチングでは、水素バリア膜の下層に形成されたＩｒ膜などのエッチング速度が速いため、十分な選択比を得ることができない。そのため、オーバーエッチによりＩｒ膜などが過剰に削られてしまうという問題がある。

本発明は、上記従来の問題に鑑みてなされたもので、水素バリア膜の下層との間においてエッチングの十分な選択比が得られると共に、コンタクトホールの形成工程を簡略化した強誘電体メモリ装置の製造方法を提供することを目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる強誘電体メモリ装置の製造方法は、基板上に強誘電体キャパシタを形成する工程と、該強誘電体キャパシタを被覆する水素バリア膜を形成する工程と、該水素バリア膜を被覆する絶縁膜を形成する工程と、パーフルオロカーボンガス及び酸素ガスを含む混合ガスを用いたエッチングにより前記絶縁膜及び前記水素バリア膜を貫通する貫通孔を形成する工程とを備え、前記パーフルオロカーボンガスの流量が、前記酸素ガスの流量に対して０．７７倍以上３．８倍以下であることを特徴とする。

この発明では、強誘電体材料に対する還元種である水素を構成元素として含まないパーフルオロカーボンガスを用い、パーフルオロカーボンガスの流量を酸素ガスに対して０．７７倍以上３．８倍以下とすることで、絶縁膜及び水素バリア膜それぞれを十分な速度でエッチングすることができると共に水素バリア膜の下層との間におけるエッチングの十分な選択比が得られる。また、絶縁膜のエッチング及び水素バリア膜のエッチングそれぞれでエッチングガスを変更する必要がなくなるため、製造工程の簡略化が図れる。
すなわち、パーフルオロカーボンガスの流量を酸素ガスに対して０．７７倍以上とすることで、貫通孔の形成時においてマスクとして用いるレジスト層がプラズマにさらされることによって発生したポリマーが堆積することを防止し、層間絶縁膜及び水素バリア膜それぞれを安定してエッチングすることができる。
また、パーフルオロカーボンガスの流量を酸素ガスに対して３．８倍以下とすることで、層間絶縁膜を安定した速度でエッチングすることができると共に、エッチング時にレジスト層が過度に削れて貫通孔の加工精度が低下することを防止できる。
そして、強誘電体材料に対する還元種となる水素を構成元素として含まないパーフルオロカーボンガスを用いることで、水素バリア膜のエッチング時に強誘電体材料において酸素欠損が発生することを防止できる。

また、本発明における強誘電体メモリ装置の製造方法は、前記酸素ガスの流量が、２ｓｃｃｍ以上１０ｓｃｃｍ以下であることが好ましい。
この発明では、酸素ガスの流量を２ｓｃｃｍ以上１０ｓｃｃｍ以下とすることで、エッチストップ層が形成されること及び貫通孔の加工精度が低下することを防止する。

また、本発明における強誘電体メモリ装置の製造方法は、前記混合ガスが、一酸化炭素ガスを含むことが好ましい。
この発明では、貫通孔の形成時に、マスクとして用いるレジスト層がエッチングされにくくなる。これにより、貫通孔の加工精度が維持できる。

以下、本発明における強誘電体メモリ装置の製造方法の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。ここで、図１は強誘電体メモリ装置の製造方法により製造される強誘電体メモリ装置を模式的に示す拡大断面図、図２は強誘電体メモリ装置の製造方法を示す工程図である。

〔強誘電体メモリ装置〕
まず、本実施形態における強誘電体メモリ装置の製造方法により製造される強誘電体メモリ装置を、図１を参照しながら説明する。
強誘電体メモリ装置１は、１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）型のメモリセル構造を有するスタック型であって、図１に示すように、半導体基板（基板）２と、半導体基板２上に形成された強誘電体キャパシタ３及びトランジスタ４とを備えている。

半導体基板２は、例えばＳｉ（シリコン）によって構成されており、上面に順に第１層間絶縁膜１１、水素バリア膜１２及び第２層間絶縁膜（絶縁膜）１３が積層されている。
第１層間絶縁膜１１は、例えばＳｉＯ_２（酸化ケイ素）で構成されており、半導体基板２上に形成されたトランジスタ４を被覆している。また、第１層間絶縁膜１１の後述するドレイン領域４２上には、貫通孔１５が形成されており、プラグ１６が充填されている。
プラグ１６は、貫通孔１５内に充填された導電材料で構成されており、例えばＷ（タングステン）やＭｏ（モリブデン）、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｎｉ（ニッケル）などで形成されている。

水素バリア膜１２は、例えばＡｌＯｘ（アルミナ）で形成されている。そして、水素バリア膜１２は、第１層間絶縁膜１１上に形成された強誘電体キャパシタ３の上面及び側面を被覆している。
第２層間絶縁膜１３は、図１に示すように、第１層間絶縁膜１１と同様に、例えばＳｉＯ_２で形成されている。そして、第２層間絶縁膜１３は、水素バリア膜１２を被覆している。また、第２層間絶縁膜１３及び水素バリア膜１２には、貫通孔２１が形成されている。
なお、第２層間絶縁膜１３の上面と、貫通孔２１の内壁面と、強誘電体キャパシタ３の上面において貫通孔２１により露出している領域とには、プラグ２２との密着性を向上させるための密着層（図示略）が形成されている。密着層は、例えばＴｉＮやＴｉＡｌＮ、これらの積層膜などのように水素バリア性を有する材料により形成されている。

プラグ２２は、例えばＷやＭｏ、Ｔａ、Ｔｉ、Ｎｉなどで形成されている。
また、第２層間絶縁膜１３上には、プラグ２２と導通する配線２３が形成されている。配線２３は、例えばＡｌなどの導電材料で形成されている。なお、配線２３の表面には、反射防止膜（図示略）が形成されている。

強誘電体キャパシタ３は、第１層間絶縁膜１１及びプラグ１６上に形成されており、下層から順に、導電膜３１、酸素バリア膜３２、下部電極３３、強誘電体膜３４及び上部電極３５を積層した構成となっている。
導電膜３１は、例えばＴｉＮなどの導電材料で構成されており、プラグ１６と強誘電体キャパシタ３との導通を図っている。
酸素バリア膜３２は、例えばＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮなどの酸素バリア性を有する材料で形成されている。

下部電極３３は、例えばＩｒ（イリジウム）、Ｐｔ（白金）、Ｒｕ（ルテニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウム）、Ｏｓ（オスミウム）のうちから少なくとも１つまたはこれらの合金あるいはこれらの酸化物からなる。ここで、下部電極３３は、ＩｒまたはＰｔからなることが好ましく、Ｉｒからなることがより好ましい。なお、下部電極３３は、単層膜であっても、積層した多層膜であってもよい。

そして、下部電極３３が結晶質である場合には、図１に示すように、下部電極３３の結晶配向と酸素バリア膜３２の結晶配向が互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。このとき、下部電極３３の結晶配向と強誘電体膜３４の結晶配向とも、互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。
例えば、酸素バリア膜３２が立法晶系に属してその結晶配向が（１１１）配向である場合、または酸素バリア膜３２が六方方晶系に属してその結晶配向が（００１）配向である場合、下部電極３３の結晶配向が（１１１）配向であることが好ましい。この構成によれば、下部電極３３上に強誘電体膜３４を形成する場合において、強誘電体膜３４の結晶配向を（１１１）配向とすることが容易になる。

強誘電体膜３４は、Ａ_１−ｂＢ_１−ａＸ_ａＯ_３の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料で形成されている。ここで、上記一般式中のＡは、Ｐｂからなり、Ｐｂの一部をＬａに置換してもよい。また、Ｂは、Ｚｒ（ジルコニウム）及びＴｉのうちの少なくとも一方からなる。そして、Ｘは、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｔａ、Ｃｒ（クロム）、Ｍｏ、Ｗ、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）及びＭｇ（マグネシウム）のうちの少なくとも１つからなる。このとき、強誘電体膜３４を構成する強誘電体材料としては、例えばＰＺＴやＳＢＴ、（Ｂｉ，Ｌａ）_４Ｔｉ_３Ｏ_１２（チタン酸ビスマスランタン：ＢＬＴ）などの公知の材料を用いることができ、なかでもＰＺＴであることが好ましい。

ここで、強誘電体材料としてＰＺＴを用いるときには、強誘電体キャパシタ３の信頼性の観点から下部電極３３としてＩｒを用いることが好ましい。
また、強誘電体材料としてＰＺＴを用いる場合には、より大きな自発分極量を獲得するため、上述したようにＰＺＴにおけるＴｉの含有量をＺｒの含有量より多くすることが好ましい。さらに、強誘電体膜３４がＰＺＴで構成され、ＰＺＴにおけるＴｉの含有量がＺｒの含有量よりも多い場合には、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であることが好ましい。

上部電極３５は、上述した下部電極３３と同様の材料やＡｌ、Ａｇ（銀）、Ｎｉなどからなる。なお、上部電極３５は、単層膜であっても、積層した多層膜であってもよい。ここで、上部電極３５は、ＰｔまたはＩｒＯｘとＩｒとの多層膜からなることが好ましい。

トランジスタ４は、図１に示すように、半導体基板２の表層に形成されたソース領域４１、ドレイン領域４２及びチャネル領域（図示略）と、チャネル領域上に形成されたゲート絶縁膜４３と、ゲート絶縁膜４３上に形成されたゲート電極４４とを備えている。そして、トランジスタ４は、ドレイン領域４２上に形成されたプラグ１６と導通している。
また、トランジスタ４は、半導体基板２に間隔をおいて複数形成されており、隣接する他のトランジスタ４との間に設けられた素子分離領域４５によって互いの絶縁が図られている。

〔強誘電体メモリ装置の製造方法〕
次に、上述した強誘電体メモリ装置１の製造方法について、図２を参照しながら説明する。
最初に、半導体基板２にトランジスタ４を形成すると共にトランジスタ４を被覆する第１層間絶縁膜１１を形成する。そして、第１層間絶縁膜１１を貫通する貫通孔１５を形成し、プラグ１６でこの貫通孔１５を充填する。
次に、第１層間絶縁膜１１上に強誘電体キャパシタ３を形成する（図２（ａ））。ここでは、第１層間絶縁膜１１上に導電膜３１の構成材料からなる膜と、酸素バリア膜３２の構成材料からなる膜と、下部電極３３の構成材料からなる膜と、強誘電体膜３４の構成材料からなる膜と、上部電極３５の構成材料からなる膜とを積層して形成する。そして、これらをフォトリソグラフィ技術などによりパターニングする。これにより、強誘電体キャパシタ３を形成する。このとき、酸素バリア膜３２がプラグ１６と導通する。

続いて、強誘電体キャパシタ３を被覆する水素バリア膜１２を形成する（図２（ｂ））。ここでは、第１層間絶縁膜１１及び強誘電体キャパシタ３を被覆するように、ＣＶＤ法によりＡｌＯｘ膜を形成する。
なお、ＣＶＤ法以外に、スパッタ法によってＡｌＯｘ膜を形成してもよい。
また、強誘電体キャパシタ３中の強誘電体膜３４は、その成膜条件などによっては酸素欠損を起こしている場合がある。したがって、水素バリア膜１２を形成した後、必要に応じて酸素雰囲気で加熱処理を行い、水素バリア膜１２を介して強誘電体膜３４に酸素を供給して酸素欠損を補填してもよい。ここで、加熱処理の温度としては、例えば５５０℃〜７５０℃であり、６００℃〜７５０℃であることが好ましい。

そして、水素バリア膜１２を被覆する第２層間絶縁膜１３を形成する（図２（ｃ））。ここでは、強誘電体キャパシタ３に対するダメージが十分に小さい成膜法である、ＴＥＯＳ（テトラエトキシシラン）を原料としたプラズマＣＶＤ法（プラズマＴＥＯＳ法）によりＳｉＯ_２膜を形成する。この後、ＣＭＰ処理によりＳｉＯ_２膜の上面を平坦化する。なお、プラズマＴＥＯＳ法以外に、スパッタ法によってＳｉＯ_２膜を形成してもよい。

続いて、第２層間絶縁膜１３及び水素バリア膜１２それぞれに貫通孔２１を形成する（図２（ｄ））。ここでは、第２層間絶縁膜１３の上面に形成されて貫通孔２１の形成領域に開口を有するレジスト層（図示略）をマスクとし、ドライエッチング法により貫通孔２１を形成する。なお、エッチング装置としては、例えばAlliance4520XL（ラムリサーチ社製）を用いている。
ここで、ドライエッチング時におけるガスの流量及び高周波バイアスパワーそれぞれを変更したときの第２層間絶縁膜１３を構成するＳｉＯ_２膜のエッチングレート及び水素バリア膜１２を構成するＡｌＯｘ膜のエッチングレートそれぞれを、表１に示す。

表１に示すように、エッチング時にチャンバ内に導入される混合ガスは、パーフルオロカーボンガスであるＣ_４Ｆ_８ガスと、Ｏ_２ガスと、ＣＯガスと、Ａｒガスと、Ｎ_２ガスとの混合ガスとなっている。
そして、表１の条件１、２に示すように、Ｃ_４Ｆ_８ガス及びＯ_２ガスに対するＣ_４Ｆ_８ガスの割合を低くすると、第２層間絶縁膜１３を構成するＳｉＯ_２膜のエッチングレートが水素バリア膜１２を構成するＡｌＯｘ膜のエッチングレートに対して高くなる。
また、条件１、４に示すように、Ｃ_４Ｆ_８ガス及びＯ_２ガスの流量を多くすると、ＳｉＯ_２膜のエッチングレートがＡｌＯｘ膜のエッチングレートに対して高くなる。
さらに、条件１、３に示すように、高周波バイアスパワーを大きくすると、ＳｉＯ_２膜のエッチングレートがＡｌＯｘ膜のエッチングレートに対して高くなる。
そこで、本実施形態では、貫通孔２１の形成時におけるドライエッチング条件を、条件１としている。

そして、条件１で第２層間絶縁膜１３及び水素バリア膜１２をエッチングすると、Ｃ_４Ｆ_８ガスの流量をＯ_２ガスに対して０．７７倍以上としているため、貫通孔２１の形成時においてマスクとして用いているレジスト層がプラズマにさらされて発生したポリマーが除去される。これにより、レジスト層の開口内にポリマーによるエッチストップ層が形成されにくくなる。
また、Ｃ_４Ｆ_８ガスの流量をＯ_２ガスに対して３．８倍以下とすることで、層間絶縁膜１３を安定した速度でエッチングされる。そして、エッチング時にレジスト層が過度に削れて開口形状が変化することが抑制される。

以上のように、貫通孔２１を形成することにより、強誘電体キャパシタ３の上面の一部が露出する。
その後、貫通孔２２を充填するプラグ２２と配線２３とを形成する。以上のようにして、図１に示すような強誘電体メモリ装置１を製造する。

以上のように、本実施形態における強誘電体メモリ装置１の製造方法によれば、Ｃ_４Ｆ_８ガスの流量をＯ_２ガスの流量に対して０．７７倍以上とすることで、レジスト層に起因するエッチストップ層の形成を抑制する。これにより、第２層間絶縁膜１３及び水素バリア膜１２それぞれが安定してエッチングされると共に水素バリア膜１２の下層との間におけるエッチングの十分な選択比が得られる。また、第２層間絶縁膜１３のエッチング時と水素バリア膜１２のエッチング時とでエッチングガスを変更する必要がないため、製造工程が簡略化される。
また、Ｃ_４Ｆ_８ガスの流量をＯ_２ガスに対して３．８倍以下とすることで、層間絶縁膜１３が安定した速度でエッチングされる。そして、エッチング時にレジスト層が過度に削れて開口形状が変化することが抑制される。
ここで、Ｃ_４Ｆ_８ガスを用いることで、貫通孔２１の形成時に強誘電体膜３４に酸素欠損が発生することを防止できる。
そして、混合ガスがＣＯガスを含有しているため、貫通孔２１の形成時におけるレジスト層のエッチング選択性を高めることができる。

なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、強誘電体キャパシタは、スタック型構造に限らず、例えばプレーナ型など、他の構造であってもよい。
また、パーフルオロカーボンガスは、Ｃ_４Ｆ_８ガスに限らず、例えばＣ_４Ｆ_６ガスやＣ_５Ｆ_８ガスなど他のパーフルオロカーボンガスであってもよい。
そして、Ｏ_２ガスの流量の流量を２ｓｃｃｍ以上１０ｓｃｃｍ以下としているが、Ｃ_４Ｆ_８ガスの流量がＯ_２ガスに対して０．７７倍以上３．８倍以下となっていれば、他の値であってもよい。
さらに、混合ガスの構成は、少なくともパーフルオロカーボンガス及び酸素ガスを含有していればよく、レジスト層に対する十分なエッチング選択性が得られれば一酸化炭素ガスを含まない構成とするなど、他の構成としてもよい。

本発明の製造方法で製造される強誘電体メモリ装置の概略断面図である。 本発明の強誘電体メモリ装置の製造方法を示す工程図である。

符号の説明

１ 強誘電体メモリ装置、２ 半導体基板（基板）、３ 強誘電体キャパシタ、１２ 水素バリア膜、１３ 第２層間絶縁膜（絶縁膜）、２１ 貫通孔

Claims (3)

1. 基板上に強誘電体キャパシタを形成する工程と、
   該強誘電体キャパシタを被覆する水素バリア膜を形成する工程と、
   該水素バリア膜を被覆する絶縁膜を形成する工程と、
   パーフルオロカーボンガス及び酸素ガスを含む混合ガスを用いたエッチングにより前記絶縁膜及び前記水素バリア膜を貫通する貫通孔を形成する工程とを備え、
   前記パーフルオロカーボンガスの流量が、前記酸素ガスの流量に対して０．７７倍以上３．８倍以下であることを特徴とする強誘電体メモリ装置の製造方法。
2. 前記酸素ガスの流量が、２ｓｃｃｍ以上１０ｓｃｃｍ以下であることを特徴とする請求項１に記載の強誘電体メモリ装置の製造方法。
3. 前記混合ガスが、一酸化炭素ガスを含むことを特徴とする請求項１または２に記載の強誘電体メモリ装置の製造方法。

Images