JP2008135620A - 強誘電体メモリ装置の製造方法 - Google Patents

強誘電体メモリ装置の製造方法 Download PDF

Info

Publication number
JP2008135620A
JP2008135620A JP2006321470A JP2006321470A JP2008135620A JP 2008135620 A JP2008135620 A JP 2008135620A JP 2006321470 A JP2006321470 A JP 2006321470A JP 2006321470 A JP2006321470 A JP 2006321470A JP 2008135620 A JP2008135620 A JP 2008135620A
Authority
JP
Japan
Prior art keywords
ferroelectric
film
ferroelectric layer
lower electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006321470A
Other languages
English (en)
Inventor
Hiroaki Tamura
博明 田村
Masaki Kurasawa
正樹 倉澤
Hideki Yamawaki
秀樹 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Fujitsu Ltd
Original Assignee
Seiko Epson Corp
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Fujitsu Ltd filed Critical Seiko Epson Corp
Priority to JP2006321470A priority Critical patent/JP2008135620A/ja
Priority to US11/998,176 priority patent/US7883961B2/en
Publication of JP2008135620A publication Critical patent/JP2008135620A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Abstract

【課題】強誘電体層の結晶配向をより均一にすることが可能な強誘電体メモリ装置の製造方法を提供すること。
【解決手段】下部電極12を形成する下部電極形成工程と、有機金属原料ガスと酸素ガスとの反応により、下部電極12上に第1強誘電体層33を形成する第1強誘電体層形成工程と、有機金属原料ガスと酸素ガスとの反応により、第1強誘電体層33上に第2強誘電体層34を形成する第2強誘電体層形成工程とを備え、第1強誘電体層形成工程における酸素ガス量が、有機金属原料ガスを反応させるために必要な酸素量よりも少なく、第2強誘電体層形成工程における酸素ガス量が、有機金属原料ガスを反応させるために必要な酸素量以上であり、下部電極形成工程が、下部電極12上に下部電極12を構成材料の酸化物で構成される電極酸化物膜32を成膜する電極酸化物膜成膜工程を有する。
【選択図】図2

Description

本発明は、強誘電体キャパシタを有する強誘電体メモリ装置の製造方法に関する。
強誘電体メモリ装置(FeRAM)は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できる。そのため、DRAM並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
ここで、強誘電体材料としては、チタン酸ジルコン酸鉛(Pb(Zi,Ti)O:PZT)などのペロブスカイト型酸化物やタンタル酸ビスマスストロンチウム(SrBiTaO:SBT)などのビスマス層状化合物などが挙げられる。
ところで、上記強誘電体材料の強誘電特性を最大限に発揮させるためには、その結晶配向性が極めて重要である。例えば、強誘電体材料としてPZTを用いる場合は、その結晶系に依存して優位な配向が存在する。一般的にメモリ装置の用途では、より大きな自発分極量を獲得するため、Zrに比べてTiを多く含むチタンリッチの組成を採用している。この組成域ではPZTが正方晶に属し、その自発分極軸がc軸となっている。この場合、理想的にはc軸配向させることで最大の分極量が得られるが、実際は非常に難しく、c軸と直交するa軸配向成分が同時に存在する。ところが、このa軸配向成分は、分極反転に寄与しないため、強誘電特性が損なわれることがある。
そこで、PZTの結晶配向を(111)配向にすることにより、a軸を基板法線から一定の角度だけオフセットした方向に向けることが考えられている。これによれば、分極軸が基板法線方向の成分を持つようになるため、分極反転に寄与させることが可能となる。一方、c軸配向成分も同時に分極軸が基板法線方向に対して一定のオフセット角度を向くため、分極反転で誘発される表面電荷量は一定量ロスが生じる。しかし、すべての結晶成分を分極反転に寄与させることができるため、電荷の取り出し効率がc軸配向と比較して格段に優れている。
ここで、PZTを(111)配向させるためには、上面にPZT膜が形成される下部電極の結晶配向性が重要となる。下部電極を構成する材料としては、熱的・化学的安定性を考慮してIr(イリジウム)などの貴金属が挙げられる。しかし、PZT膜を(111)配向させるためには、Ir膜を(111)配向させる必要があるが、Ir膜の自己配向性が弱いため、結晶配向が(111)配向である下地層上にIr膜を形成する必要がある。
しかし、Ir膜を(111)配向させたとしても、この表面に形成されるPZT膜の結晶配向を(111)配向させることが困難であった。
そこで、下部電極を構成するIr膜の表面に酸化処理を施してIrの酸化物であるIrOx膜を形成し、この表面にMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相蒸着)法を用いてPZTを形成することでPZTの結晶配向を(111)配向とすることが提案されている(例えば、特許文献1参照)。ここでは、Ir膜を高温下で酸素雰囲気中にさらすことにより、IrOx膜を形成している。
特開2003−324101号公報
しかしながら、上記従来の強誘電体メモリ装置の製造方法においても、以下の課題が残されている。すなわち、熱酸化によって酸化物膜を形成しているため、酸化物膜の膜質を制御することが困難である。例えば、面内で均一に酸化物膜が形成されずに局所的な異常酸化が発生することに起因した体積膨張によって下部電極に微小突起であるヒロックが発生することがある。また、熱酸化によって下部電極の表層から内層に向けて酸化物膜が形成されるが、表面に形成された酸化物膜によって酸化が阻害されるので、下部電極の内層まで酸化が進行しにくくなってしまう。そして、表面に形成された酸化物膜が酸化バリア膜として機能して下部電極の内層まで酸化が進行しにくくなるため、下部電極の酸化度を増大させることが困難である。所望の酸化度および所望膜厚の酸化物が得られないため、この上に成膜される強誘電体層の結晶配向にバラツキが発生する(安定しない)という問題が生じる。
さらに、下部電極を酸素雰囲気において高温下でさらす酸化処理を施しているため、他の素子に熱的影響が加えられる。
本発明は、上記従来の問題に鑑みてなされたもので、強誘電体層の結晶配向をより均一にすることが可能な強誘電体メモリ装置の製造方法を提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる強誘電体メモリ装置の製造方法は、強誘電体層と、該強誘電体層を挟持する下部電極及び上部電極とを有する強誘電体キャパシタを備える強誘電体メモリ装置の製造方法であって、前記下部電極を形成する下部電極形成工程と、有機金属原料ガスと酸素ガスとの反応により、前記下部電極上に第1強誘電体層を形成する第1強誘電体層形成工程と、有機金属原料ガスと酸素ガスとの反応により、前記第1強誘電体層上に第2強誘電体層を形成する第2強誘電体層形成工程とを備え、前記第1強誘電体層形成工程における前記酸素ガス量が、前記有機金属原料ガスを反応させるために必要な酸素量よりも少なく、前記第2強誘電体層形成工程における前記酸素ガス量が、前記有機金属原料ガスを反応させるために必要な酸素量以上であり、前記下部電極形成工程が、前記下部電極上に該下部電極の構成材料の酸化物で構成される電極酸化物膜を成膜する電極酸化物膜成膜工程を有することを特徴とする。
この発明では、下部電極上に電極酸化物膜を形成するので、下部電極に酸化処理を施すことで下部電極の表面を酸化して酸化物膜を形成することと比較して、電極酸化物膜の膜質を均一化することが容易に行える。これにより、下部電極上に形成される強誘電体層の結晶配向を均一化することができる。
すなわち、下部電極上に電極酸化物膜を形成することで、酸化処理を施すことと比較して、厚膜の電極酸化物膜を均一に形成できる。これにより、第1強誘電体層形成工程において、第1強誘電体層が面内で均一に結晶化され、第1強誘電体層における所望の結晶配向の配向度をより高めることができる。
つまり、第1強誘電体層形成工程では、酸素量を有機金属原料ガスの反応に必要な量よりも少なくすることにより、電極酸化物膜中の酸素が有機金属原料ガスの反応に用いられる還元雰囲気となる。そのため、第1強誘電体層を形成する際、酸化物膜の上層を含む少なくとも一部に含まれる酸素を奪うことで第1強誘電体層が結晶化して堆積する。このとき、還元された電極酸化物膜が下部電極となると共に、第1強誘電体層の結晶配向が下部電極の結晶配向に応じた所望の結晶配向となる。ここで、上述したように、厚膜の電極酸化物膜が均一に形成されているため、第1強誘電体層が所望の結晶配向で均一に形成される。その後、第2強誘電体層形成工程において反応のために必要な十分な酸素量を供給することで、酸素欠損の少ない高品質な第2強誘電体層が形成される。ここで、所望の結晶配向を有する第1強誘電体層が核になることで、第2強誘電体層の結晶配向も所望の結晶配向を有することになる。
したがって、下部電極上に形成される強誘電体層の結晶配向を面内で均一化できると共に、基板ごとにおける結晶配向を均一化できる。
また、酸化処理を施すことと比較して低温で電極酸化物膜を形成できるので、他の素子への熱的影響を軽減することが可能となる。
なお、本発明において、有機金属原料ガスを反応させるために必要な酸素量とは、有機金属原料ガスの原料起因のカーボン及び水素を燃焼してCO(二酸化炭素)及びHO(水)として排出するために必要な酸素量と、強誘電体層を構成する強誘電体材料が結晶化するために必要な酸素量との和を示す。
また、本発明における強誘電体メモリ装置の製造方法は、前記電極酸化物膜成膜工程で、スパッタ法により前記電極酸化物膜を形成することが好ましい。
この発明では、スパッタ法を用いて、低温状態で均一な膜質を有する電極酸化物膜が形成される。
また、本発明における強誘電体メモリ装置の製造方法は、前記電極酸化物膜成膜工程で、スパッタ時における雰囲気ガス中の酸素ガスの分圧が、20%以上40%以下であることが好ましい。
この発明では、電極酸化物膜上に形成される第1強誘電体層をより確実に所望の結晶配向にすることができる。すなわち、酸素ガスの分圧を20%以上にすることで、形成された電極酸化物膜が十分に酸化されてメタリックな状態に近くなることを防止する。また、酸素ガスの分圧を40%以下にすることで、形成された酸化物膜が酸化によって安定になりすぎて還元され難くなり、この下に配置されている下部電極層12(Ir)の表面構造(配向性)が第1強誘電体層(PZT)まで伝達されなくなることを防止する。したがって、第1強誘電体層を所望の結晶配向にすることが容易になる。
また、本発明における強誘電体メモリ装置の製造方法は、前記電極酸化物膜の膜厚が、30nm以下であることが好ましい。
この発明では、電極酸化物膜の膜厚を0nmより大きく30nm以下にすることで、電極酸化物膜が厚くなりすぎて、この下に配置されている電極(Ir)の表面構造(配向性)が第1強誘電体層(PZT)まで伝達されなくなることを防止し、強誘電体層を所望の結晶配向にすることをより確実に行える。
また、本発明における強誘電体メモリ装置の製造方法は、前記第1強誘電体層形成工程における前記酸素ガスの酸素量が、前記有機金属原料ガスを反応させるために必要な酸素量に対して、0.1倍以上1.0倍未満であることが好ましい。
また、本発明における強誘電体メモリ装置の製造方法は、前記第2強誘電体層形成工程における前記酸素ガスの酸素量が、前記有機金属原料ガスを反応させるために必要な酸素量に対して、1.0倍以上であることが好ましい。
以下、本発明における強誘電体メモリ装置の製造方法の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。
〔強誘電体メモリ装置〕
まず、本実施形態における強誘電体メモリ装置の製造方法によって製造される強誘電体メモリ装置を、図1を参照しながら説明する。ここで、図1は強誘電体メモリ装置を模式的に示す拡大断面図である。
強誘電体メモリ装置1は、図1に示すように、半導体基板2と、半導体基板2上に形成された強誘電体キャパシタ3とトランジスタ4とを備えている。
半導体基板2は、例えばシリコン(Si)によって構成されており、上面に例えば二酸化ケイ素(SiO)で構成された層間絶縁膜5が形成されている。そして、層間絶縁膜5のうち後述する第2不純物領域層24と対応する領域には、層間絶縁膜5を貫通する開口部5Aが形成されている。この開口部5Aには、プラグ6が設けられている。
プラグ6は、開口部5A内に充填された導電材料によって構成されており、例えばタングステン(W)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、ニッケル(Ni)などで構成されている。
強誘電体キャパシタ3は、層間絶縁膜5及びプラグ6上に形成された下地層11と、下地層11上に積層された下部電極12と、下部電極12上に積層された強誘電体層13と、強誘電体層13上に積層された上部電極14とを備えている。
下地層11は、プラグ6と導通する導電膜15と、導電膜15上に積層されたバリア層16とを備えている。
導電膜15は、例えば窒化チタン(TiN)で構成されている。
バリア層16は、結晶質を含んで導電性を有すると共に、酸素バリア性を有する材料からなり、例えばTiAlN、TiAl、TiSiN、TiN、TaN、TaSiNなどが挙げられ、中でもTiAlNが好ましい。
下部電極12は、例えばIr、Pt(白金)、Ru(ルテニウム)、Rh(ロジウム)、Pd(パラジウム)、Os(オスミウム)のうちから少なくとも1つまたはこれらの合金あるいはこれらの酸化物からなる。ここで、下部電極12は、IrまたはPtからなることが好ましく、Irからなることがより好ましい。なお、下部電極12は、単層膜であっても、積層した多層膜であってもよい。
そして、下部電極12が結晶質である場合には、下部電極の結晶配向とバリア層16の結晶配向が互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。このとき、下部電極12の結晶配向と強誘電体層13の結晶配向とも、互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。
例えば、バリア層16が立法晶系に属してその結晶配向が(111)配向である場合、またはバリア層16が六方方晶系に属してその結晶配向が(001)配向である場合、下部電極12の結晶配向が(111)配向であることが好ましい。この構成によれば、下部電極12上に強誘電体層13を形成する場合において、強誘電体層13の結晶配向を(111)配向とすることが容易になる。
強誘電体層13は、A1−b1−aの一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料で構成されている。ここで、上記一般式中のAは、Pbからなり、Pbの一部をLaに置換してもよい。また、Bは、Zr及びTiのうちの少なくとも一方からなる。そして、Xは、V(バナジウム)、Nb(ニオブ)、Ta、Cr(クロム)、Mo(モリブデン)、W(タングステン)、Ca(カルシウム)、Sr(ストロンチウム)及びMg(マグネシウム)のうちの少なくとも1つからなる。このとき、強誘電体層13を構成する強誘電体材料としては、例えばPZTやSBT、(Bi,La)Ti12(チタン酸ビスマスランタン:BLT)などの公知の材料を用いることができ、なかでもPZTであることが好ましい。
ここで、強誘電体材料としてPZTを用いるときには、強誘電体キャパシタ3の信頼性の観点から下部電極12としてIrを用いることが好ましい。
また、強誘電体材料としてPZTを用いる場合には、より大きな自発分極量を獲得するため、上述したようにPZTにおけるTiの含有量をZrの含有量より多くすることが好ましい。さらに、強誘電体層13がPZTで構成され、PZTにおけるTiの含有量がZrの含有量よりも多い場合には、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であることが好ましい。
上部電極14は、上述した下部電極12と同様の材料やAl(アルミニウム)、Ag(銀)、Ni(ニッケル)などからなる。なお、上部電極14は、単層膜であっても、積層した多層膜であってもよい。ここで、上部電極14は、PtまたはIrOxとIrとの多層膜からなることが好ましい。
トランジスタ4は、半導体基板2の表面に部分的に形成されたゲート絶縁層21と、ゲート絶縁層21上に形成されたゲート導電層22と、半導体基板2の表層に形成されたソース/ドレイン領域である第1及び第2不純物領域層23、24とを備えている。そして、トランジスタ4は、第2不純物領域層24上に形成されたプラグ6と導通している。
また、トランジスタ4は、半導体基板2に間隔をおいて複数形成されており、隣接する他のトランジスタ4との間に素子分離領域25を設けることによって互いが絶縁している。
〔強誘電体メモリ装置の製造方法〕
次に、上述した強誘電体メモリ装置1の製造方法について、図2を参照しながら説明する。ここで、図2は、強誘電体メモリ装置の製造工程を示す説明図である。
最初に、従来と同様に、半導体基板2の表層に第1及び第2不純物領域層23、24を形成すると共に半導体基板2上にトランジスタ4や層間絶縁膜5を形成する。そして、層間絶縁膜5に開口部5Aを形成し、この開口部5Aに例えばWなどの導電材料を充填することによってプラグ6を形成する。
次に、層間絶縁膜5及びプラグ6上に下地層11を形成する。ここでは、まず層間絶縁膜5及びプラグ6上にTiで構成される下地形成層31を形成する(図2(a))。下地形成層31の形成方法としては、例えばCVD法やスパッタ法を用いることができる。ここで、下地形成層31を構成するTiは一般的に自己配向性が高いため、CVD法やスパッタ法によって(001)配向を有する六方最密構造の層を形成する。したがって、下地形成層31は、自己配向性により(001)配向を示す。そして、下地形成層31に対して窒化処理を施すことで、下地形成層31を下地層11に変化させる(図2(b))。ここでは、窒素雰囲気下で熱処理(500℃〜650℃)を施すことで下地形成層31を窒化する。このとき、熱処理温度が650℃未満とすることでトランジスタ4の特性への影響を抑制すると共に、500℃以上とすることで窒化処理の短縮化が図れる。なお、形成された下地層11は、元のメタルTiの配向性を反映して、(111)配向のTiN(チタンナイトライド)となる。
続いて、下地層11上にバリア層16を形成する(図2(c))。ここでは、下地層11と形成するバリア層16との界面において下地層11の格子構造とバリア層16の格子構造とをマッチングさせることで、エピタキシャルライクにバリア層16を下地層11上に形成する。これにより、下地層11の(111)配向を反映した(111)配向を有するバリア層16が形成される。このとき、上述したようにバリア層16が結晶質を有するTiAlNによって構成されることで、バリア層16を(111)の面方位に配向させることが可能となる。ここで、バリア層16の形成方法としては、バリア層16を構成する材料によって適宜選択可能であり、例えばスパッタ法やCVD法が挙げられる。
次に、バリア層16上に下部電極12を形成する下部電極形成工程を行う。この下部電極形成工程は、電極膜成膜工程と電極酸化物膜成膜工程とを備えている。
まず、電極膜成膜工程を行う(図2(d))。ここでは、結晶質を有するバリア層16上に下部電極12を形成することで、下部電極12の結晶性が著しく向上すると共に、バリア層16の結晶配向が下部電極12に反映される。これにより、下部電極12の結晶配向が、バリア層16と同様の(111)配向となる。ここで、下部電極12の形成方法としては、下部電極12を構成する材料によって適宜選択可能であり、例えばスパッタ法やCVD法が挙げられる。
次いで、電極酸化物膜成膜工程を行う(図2(e))。ここでは、下部電極12上に、酸素ガスを供給しながら下部電極12を構成する材料であるIrをスパッタ法によりスパッタ成膜することで、下部電極12上にIrの酸化物である酸化イリジウム(IrO)で構成された電極酸化物膜32が形成される。ここで、スパッタ法を用いることで電極酸化物膜32が均一な膜厚で形成される。また、電極酸化物膜32の膜厚は、例えば20nm以上30nm以下となっている。
このとき、熱酸化と比較して低温で電極酸化物膜32を形成するので、あらかじめ形成されているトランジスタ4などの他の素子に与えられる熱的影響が低減される。また、スパッタ成膜時にチャンバ内に供給される酸素ガスの比率は、酸素ガスと共に供給される不活性ガスなどの他のガスとの混合ガスにおいてモル比率で30%となっている。これにより、十分に酸化した電極酸化物膜32が形成される。なお、スパッタ成膜時における酸素ガスの比率は、20%以上40%以下であればよい。
続いて、電極酸化物膜32上に第1強誘電体層33を形成する第1強誘電体層形成工程を行う(図2(f))。ここでは、電極酸化物膜32上に、有機金属原料ガスと酸素ガスとの混合ガスを供給したMOCVD法を用いて第1強誘電体層33を形成する。なお、有機金属原料ガスとしては、例えばPb(DIBM)[Pb(C15:鉛ビス(ジイソブチリルメタナト)]、Zr(DIBM)[Zr(C15:ジルコニウム(ジイソブチリルメタナト)]及びTi(OiPr)(DPM)[Ti(O−i−C(C1119:チタン(ジイソプロポキシ)(ジイソブチリルメタナト)]が用いられている。なお、有機金属原料ガスとして、Pb(DPM)[Pb(C1119:鉛(ジピバロイルメタナト)]、Zr(IBPM)[Zr(C1017:ジルコニウムテトラキス(イソブチリルピバロイルメタナト)]及びTi(OiPr)(DPM)など、他の材料を用いてもよい。
供給された有機金属原料ガスは、酸素ガスと反応して分解、酸化されることで、結晶化したPZTとなって電極酸化物膜32上に堆積する。そして、電極酸化物膜32上に第1強誘電体層33が形成される。
このとき、酸素ガスの流量は、有機金属原料ガスと反応させるために必要な酸素量よりも少なくなっており、例えば酸素量が有機金属原料ガスを反応させるために必要な酸素量の0.33倍になっている。すなわち、供給される有機金属原料ガスが反応するために必要な酸素量が十分に供給されていない。なお、本実施形態において、有機金属原料ガスを反応させるために必要な酸素量とは、有機金属原料ガスの原料起因のカーボン及び水素を燃焼してCO及びHOとして排出するために必要な酸素量と、強誘電体層を構成する強誘電体材料が結晶化するために必要な酸素量との和を示す。
そのため、有機金属原料ガスは、電極酸化物膜32を構成するIrO中の酸素を奪って分解、酸化することにより、結晶化したPZTとなって電極酸化物膜32上に第1強誘電体層33として堆積する。
一方、電極酸化物膜32は、電極酸化物膜32を構成するIrO中の酸素が奪われて還元されることにより、Irで構成される下部電極12と同一の構成となって一体化する。この際、一体化した下部電極12の結晶配向は、(111)配向となっている。これにより、第1強誘電体層33の結晶配向は、下部電極12と同様の(111)配向となる。
ここで、電極酸化物膜32の膜厚を20nm以上30nm以下とすることで、電極酸化物膜32が下部電極12の表面構造((111)配向)を第一強誘電体層33まで伝達して、第1強誘電体層33の結晶配向が下部電極12と同様の(111)配向になる。
また、電極酸化物膜32の形成時における酸素ガスの比率を20%以上40%以下とすることで、電極酸化物膜32が十分に酸化されてメタリックな状態に近くなることを防止すると共に過度の酸化によってこの下に配置されている下部電極12(Ir)の表面構造(配向性)が第一強誘電体層33まで伝達されなくなることを抑制する。
次に、第1強誘電体層33上に第2強誘電体層34を形成する第2強誘電体層形成工程を行う(図2(g))。ここでは、上述した第1強誘電体層形成工程と同様に、第1強誘電体層33上に、MOCVD法を用いて第2強誘電体層34を形成する。
このとき、酸素ガスの流量は、有機金属原料ガスと反応させるために必要な酸素量以上となっており、例えば酸素ガス中の酸素量が有機金属原料ガスを反応させるために必要な酸素量の6.77倍になっている。すなわち、供給される有機金属原料ガス中の有機成分が反応するために必要な酸素量が十分に供給されている。
そのため、有機金属原料ガスは、供給される酸素ガス中の酸素を奪って分解、酸化することにより、結晶化したPZTとなって第1強誘電体層33上に第2強誘電体層34として堆積する。ここで、結晶配向が(111)配向である第1強誘電体層33を核として、第2強誘電体層34の結晶配向が(111)配向に制御される。また、酸素量が十分に供給された雰囲気内で第2強誘電体層34を形成することにより、酸素欠損の少ない高品質の第2強誘電体層34が形成される。
以上のようにして、第1及び第2強誘電体層33、34によって結晶配向が(111)配向である強誘電体層13が形成される。
続いて、強誘電体層13上に上部電極14を形成する上部電極形成工程を行う(図2(h))。ここで、上部電極14の形成方法としては、上部電極14を構成する材料に応じて適宜選択可能であり、例えばスパッタ法やCVD法が挙げられる。
この後、上部電極14上に所定のパターン形状の開口が形成されたレジスト層(図示略)を形成し、このレジスト層をマスクとしてパターニングを行う。これにより、スタック型の強誘電体キャパシタ3を有する強誘電体メモリ装置1を製造する。
ここで、結晶配向が(111)配向であるIr膜(下部電極12)上に形成されたIrO膜(電極酸化物膜32)の膜厚に応じたX線回折パターンを図3に示す。なお、IrO膜の膜厚は、20nmから50nmまで変化させている。図3に示すように、各膜厚において、IrO膜の結晶性の回折線が得られていることから、結晶性のIrO膜が成膜されていることを確認できる。
次に、結晶配向が(111)配向であるIr膜(下部電極12)上にIrO膜(電極酸化物膜32)を成膜し、この上面にMOCVD法を用いて形成されたPZT膜(強誘電体層13)のX線回折パターンを図4から図7に示す。ここで、図4から図7は、それぞれIrO膜の膜厚を20nm、30nm、40nm、50nmとしたときにおけるX線回折パターンを示している。また、結晶配向が(111)配向であるIr膜上にIrO膜を形成することなくIr膜上にMOCVD法を用いて形成されたPZT膜のX線回折パターンを図8に示す。
図4から図7に示すように、IrO膜の膜厚がいずれの場合であっても、PZT膜の結晶配向が(111)配向で優位配向していることがわかる。そして、図8に示すように、Ir膜上にIrO膜を形成せずにPZT膜を形成した場合には、PZT膜の結晶配向が(111)配向ではなく(100)で優位配向していることがわかる。したがって、IrO膜を形成することで、PZT膜を(111)配向で優位配向させることができることを確認できる。
続いて、IrO膜(電極酸化物膜32)の各膜厚におけるPZT膜(強誘電体層13)の各配向の回折強度と、(111)配向の配向率とを図9及び図10にそれぞれ示す。ここで、(111)配向の配向率は以下の式で定義する。
(111)配向率=I(222)/ΣI(hkl)
ここで、I(hkl)はPZT膜における(hkl)配向の回折強度を示している。図9及び図10に示すように、PZT膜における(111)回折強度は、IrO膜の膜厚が増加すると共に減少している。また、PZT膜における(111)配向の配向率も、IrO2膜が厚膜になるにしたがって低下することがわかる。これより、PZT膜の配向性は、IrO膜の膜厚に依存することがわかる。したがって、IrO膜の膜厚は、30nm以下であることが好ましいことを確認できる。
そして、IrO膜(電極酸化物膜32)のスパッタ成膜時における酸素ガスの比率とPZT膜(強誘電体層13)に由来したX線回折強度との関係を図11に示す。ここで、試料A1、A2では酸素ガスの比率を20%、試料A3、A4では酸素ガスの比率を30%、試料A5、A6では酸素ガスの比率を40%、試料A7、A8では酸素ガスの比率を50%、試料A7では酸素ガスの比率を60%としている。
図11に示すように、酸素ガスの比率を30%付近(20%以上40%以下)とすることで、PZT膜における(111)配向の配向率が高くなっており、IrO膜の酸化状態に依存していることがわかる。ここで、酸素ガスの比率を30%より小さくするにしたがって、IrO膜がメタリックな状態となり、第1強誘電体層形成工程においてIrO膜から第1強誘電体層33に対して十分に酸素を供給できなくなることに起因していると考えられる。また、酸素ガスの比率を30%より大きくするにしたがって、十分に酸化されたIrO膜が得られるが、安定になりすぎることでIrO膜が還元されにくくなり、その結果Ir(下部電極層12)の配向性が第1強誘電体層33まで伝達されないことに起因していると考えられる。
次に、本実施形態における強誘電体メモリ装置の製造方法によって形成されたPZT膜(強誘電体層13)の(222)配向の配向率と、従来の製造方法によって形成されたPZT膜の(222)配向の配向率とを、図12及び図13にそれぞれ示す。ここで、図12に示す試料B1〜B13は本実施形態における製造方法によってそれぞれ異なるウエハに形成されたPZT膜の(222)配向の配向率を示しており、図13に示す試料C1〜C13は従来の製造方法によってそれぞれ異なるウエハに形成されたPZT膜の(222)配向の配向率を示している。また、各試料において左側のグラフはウエハ中心部での、右側のグラフはウエハ外縁部での配向率をそれぞれ示している。
図12及び図13に示すように、本実施形態における製造方法によって形成されたPZT膜では、従来の製造方法によって形成されたPZT膜と比較して(111)配向の配向率が高いことがわかる。また、本実施形態における製造方法によって形成されたPZT膜では、ウエハの中心部と外周部とで配向率の差が小さく、ウエハ面内の配向率の均一性に優れていることがわかる。さらに、本実施形態における製造方法によって形成されたPZT膜では、各ウエハ間での配向率のバラツキが小さく、ウエハ間の配向率の均一性に優れていることがわかる。
以上のように、本実施形態における強誘電体メモリ装置の製造方法によれば、下部電極12に酸化処理を施すことによって下部電極12の表層に酸化物膜を形成することと比較して、電極酸化物膜32の膜質の制御が容易に行える。すなわち、電極酸化物膜32の膜厚の制御が容易になることで厚膜の電極酸化物膜32を均一に形成できる。これにより、電極酸化物膜32上に形成される第1強誘電体層33を所望の結晶配向にすると共にバラツキを低減することができる。
また、スパッタ法を用いることで、均一な膜厚の電極酸化物膜32を容易に形成できる。ここで、電極酸化物膜32の膜厚を20nm以上30nm以下にすることで、強誘電体層13の結晶配向の配向度をより高めることができる。そして、酸化処理を施すことによって酸化物膜を形成することと比較して低温で電極酸化物膜32を形成できるので、あらかじめ形成されているトランジスタ4などの他の素子への熱的影響を低減できる。
さらに、酸素ガスの分圧を20%以上40%以下にすることで、形成された電極酸化物膜32を十分に酸化できると共に、安定になりすぎて(還元されにくくなるため)下部電極層12(Ir)の配向性が第1強誘電体層33(PZT)まで伝達されなくなることを防止し、第1強誘電体層をより確実に所望の結晶配向にすることができる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、熱酸化によって下部電極の表層を酸化することと比較して低温で下部電極上に電極酸化物膜を形成することができれば、スパッタ法に限らず、CVD法など他の方法を用いてもよい。
また、第1強誘電体層形成工程において、酸素ガス中の酸素量が有機金属原料ガスを反応させるために必要な酸素量の0.33倍となっているが、第1強誘電体層形成工程が還元雰囲気となると共に形成される第1強誘電体層の結晶配向が下部電極と同様の配向となれば他の値であってもよい。同様に、第2強誘電体層形成工程において、酸素ガスの酸素量が有機金属原料ガスを反応させるために必要な酸素量の6.77倍になっているが、第2強誘電体層が酸素欠損なく形成されれば、他の値であってもよい。
そして、第1強誘電体層形成工程において、電極酸化物膜の全体を還元しているが、電極酸化物膜の少なくとも最表層を含む一部が還元されていればよい。
また、スパッタ時における雰囲気ガス中の酸素ガスの分圧を20%以上40%以下としているが、十分に酸化された電極酸化物膜が形成できると共に所望の結晶配向を第1強誘電体層が形成できれば、他の値であってもよい。
そして、電極酸化物膜の膜厚を20nm以上30nm以下としているが、強誘電体層を所望の結晶配向で形成できれば、他の値であってもよい。
一実施形態における強誘電体メモリ装置を示す概略断面図である。 図1の強誘電体メモリ装置の製造工程を示す説明図である。 Ir膜上に形成されたIrO膜のX線回折パターンである。 IrO膜上に形成されたPZT膜のX線回折パターンである。 同じく、IrO膜上に形成されたPZT膜のX線回折パターンである。 同じく、IrO膜上に形成されたPZT膜のX線回折パターンである。 同じく、IrO膜上に形成されたPZT膜のX線回折パターンである。 Ir膜上に直接形成されたPZT膜のX線回折パターンである。 IrO膜上に形成されたPZT膜の回折強度を示すグラフである。 IrO膜上に形成されたPZT膜の配向率を示すグラフである。 スパッタ成膜時の酸素比率とPZT膜の回折強度とを示すグラフである。 本実施形態の製造方法によるPZT膜の配向率を示すグラフである。 従来の製造方法によるPZT膜の配向率を示すグラフである。
符号の説明
1 強誘電体メモリ装置、3 強誘電体キャパシタ、12 下部電極、13 強誘電体層、14 上部電極、32 電極酸化物膜、33 第1強誘電体層、34 第2強誘電体層

Claims (6)

  1. 強誘電体層と、該強誘電体層を挟持する下部電極及び上部電極とを有する強誘電体キャパシタを備える強誘電体メモリ装置の製造方法であって、
    前記下部電極を形成する下部電極形成工程と、
    有機金属原料ガスと酸素ガスとの反応により、前記下部電極上に第1強誘電体層を形成する第1強誘電体層形成工程と、
    有機金属原料ガスと酸素ガスとの反応により、前記第1強誘電体層上に第2強誘電体層を形成する第2強誘電体層形成工程とを備え、
    前記第1強誘電体層形成工程における前記酸素ガス量が、前記有機金属原料ガスを反応させるために必要な酸素量よりも少なく、
    前記第2強誘電体層形成工程における前記酸素ガス量が、前記有機金属原料ガスを反応させるために必要な酸素量以上であり、
    前記下部電極形成工程が、前記下部電極上に該下部電極の構成材料の酸化物で構成される電極酸化物膜を成膜する電極酸化物膜成膜工程を有することを特徴とする強誘電体メモリ装置の製造方法。
  2. 前記電極酸化物膜成膜工程で、スパッタ法により前記電極酸化物膜を形成することを特徴とする請求項1に記載の強誘電体メモリ装置の製造方法。
  3. 前記電極酸化物膜成膜工程で、スパッタ時における雰囲気ガス中の酸素ガスの分圧が、20%以上40%以下であることを特徴とする請求項2に記載の強誘電体メモリ装置の製造方法。
  4. 前記電極酸化物膜の膜厚が、30nm以下であることを特徴とする請求項1から3のいずれか1項に記載の強誘電体メモリ装置の製造方法。
  5. 前記第1強誘電体層形成工程における前記酸素ガスの酸素量が、前記有機金属原料ガスを反応させるために必要な酸素量に対して、0.1倍以上1.0倍未満であることを特徴とする請求項1から4のいずれか1項に記載の強誘電体メモリ装置の製造方法。
  6. 前記第2強誘電体層形成工程における前記酸素ガスの酸素量が、前記有機金属原料ガスを反応させるために必要な酸素量に対して、1.0倍以上であることを特徴とする請求項1から5のいずれか1項に記載の強誘電体メモリ装置の製造方法。
JP2006321470A 2006-11-29 2006-11-29 強誘電体メモリ装置の製造方法 Withdrawn JP2008135620A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006321470A JP2008135620A (ja) 2006-11-29 2006-11-29 強誘電体メモリ装置の製造方法
US11/998,176 US7883961B2 (en) 2006-11-29 2007-11-28 Manufacturing method for ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006321470A JP2008135620A (ja) 2006-11-29 2006-11-29 強誘電体メモリ装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008135620A true JP2008135620A (ja) 2008-06-12

Family

ID=39527812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006321470A Withdrawn JP2008135620A (ja) 2006-11-29 2006-11-29 強誘電体メモリ装置の製造方法

Country Status (2)

Country Link
US (1) US7883961B2 (ja)
JP (1) JP2008135620A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076572A (ja) * 2007-09-19 2009-04-09 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体メモリ装置の製造方法
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091270A (ja) * 1998-09-16 2000-03-31 Nec Corp 強誘電体容量で用いる電極のスパッタ成長方法
JP2000156470A (ja) * 1998-06-26 2000-06-06 Nec Corp 強誘電体記憶素子、記憶装置およびそれらの製造方法
JP2003324101A (ja) * 2002-04-30 2003-11-14 Fujitsu Ltd 半導体装置の製造方法
WO2008016044A1 (en) * 2006-08-02 2008-02-07 Ulvac, Inc. Film-forming method and film-forming apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06305713A (ja) * 1993-04-16 1994-11-01 Texas Instr Japan Ltd ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液
US6642567B1 (en) * 2000-08-31 2003-11-04 Micron Technology, Inc. Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices
US7087481B2 (en) * 2002-08-28 2006-08-08 Micron Technology, Inc. Systems and methods for forming metal oxides using metal compounds containing aminosilane ligands

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156470A (ja) * 1998-06-26 2000-06-06 Nec Corp 強誘電体記憶素子、記憶装置およびそれらの製造方法
JP2000091270A (ja) * 1998-09-16 2000-03-31 Nec Corp 強誘電体容量で用いる電極のスパッタ成長方法
JP2003324101A (ja) * 2002-04-30 2003-11-14 Fujitsu Ltd 半導体装置の製造方法
WO2008016044A1 (en) * 2006-08-02 2008-02-07 Ulvac, Inc. Film-forming method and film-forming apparatus

Also Published As

Publication number Publication date
US20080145953A1 (en) 2008-06-19
US7883961B2 (en) 2011-02-08

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
US7485473B2 (en) Methods for forming semiconducting device with titanium nitride orientation layer
US7407862B2 (en) Method for manufacturing ferroelectric memory device
US7781813B2 (en) Ferroelectric memory device and method for manufacturing ferroelectric memory device
JPWO2008114423A1 (ja) 半導体装置およびその製造方法
JP2009071144A (ja) 強誘電体メモリの製造方法
JP4479770B2 (ja) 強誘電体メモリの製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
US7883961B2 (en) Manufacturing method for ferroelectric memory device
JP2009071142A (ja) 強誘電体メモリ装置の製造方法
JP4943920B2 (ja) 強誘電体メモリ装置の製造方法
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
JP5022757B2 (ja) 強誘電体メモリ装置の製造方法
JP5022777B2 (ja) 強誘電体メモリ装置の製造方法
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP2009076571A (ja) 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP2008227218A (ja) 強誘電体キャパシタの製造方法
JP2008227217A (ja) 強誘電体キャパシタの製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP2008235544A (ja) 強誘電体キャパシタの製造方法
JP2008294345A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP2009076572A (ja) 強誘電体キャパシタの製造方法、強誘電体メモリ装置の製造方法
JP2009224368A (ja) 強誘電体メモリ素子、強誘電体メモリ素子の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081219

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090813

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120515