JP2008235544A - 強誘電体キャパシタの製造方法 - Google Patents
強誘電体キャパシタの製造方法 Download PDFInfo
- Publication number
- JP2008235544A JP2008235544A JP2007072619A JP2007072619A JP2008235544A JP 2008235544 A JP2008235544 A JP 2008235544A JP 2007072619 A JP2007072619 A JP 2007072619A JP 2007072619 A JP2007072619 A JP 2007072619A JP 2008235544 A JP2008235544 A JP 2008235544A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- film
- layer
- sol
- gel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】リーク電流が低減され、しかも強誘電体膜の結晶配向性がより良好な強誘電体キャパシタの製造方法を提供することある。
【解決手段】強誘電体膜13と、強誘電体膜13を挟持する下部電極12及び上部電極14とを有する強誘電体キャパシタ3の製造方法である。強誘電体膜13を形成する工程は、下部電極12上に、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料を有機金属化学気相堆積法で成膜し、第1の強誘電体層13aを形成する工程と、第1の強誘電体層上に、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料をゾルゲル法で成膜し、第2の強誘電体層13bを形成する工程と、を備えている。第2の強誘電体層13aを形成する工程は、ゾルゲル法で成膜したゾルゲル膜を、結晶化アニールする処理を有している。
【選択図】図1
【解決手段】強誘電体膜13と、強誘電体膜13を挟持する下部電極12及び上部電極14とを有する強誘電体キャパシタ3の製造方法である。強誘電体膜13を形成する工程は、下部電極12上に、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料を有機金属化学気相堆積法で成膜し、第1の強誘電体層13aを形成する工程と、第1の強誘電体層上に、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料をゾルゲル法で成膜し、第2の強誘電体層13bを形成する工程と、を備えている。第2の強誘電体層13aを形成する工程は、ゾルゲル法で成膜したゾルゲル膜を、結晶化アニールする処理を有している。
【選択図】図1
Description
本発明は、強誘電体キャパシタの製造方法に関する。
強誘電体メモリ装置(FeRAM)は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できる。そのため、DRAM並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
ここで、強誘電体キャパシタを構成する強誘電体膜の形成材料、すなわち強誘電体材料としては、ABO3の一般式で示されるペロブスカイト型の結晶構造を有するもの、具体的にはチタン酸ジルコン酸鉛(Pb(Zi,Ti)O3:PZT)などが一般的である。
ここで、強誘電体キャパシタを構成する強誘電体膜の形成材料、すなわち強誘電体材料としては、ABO3の一般式で示されるペロブスカイト型の結晶構造を有するもの、具体的にはチタン酸ジルコン酸鉛(Pb(Zi,Ti)O3:PZT)などが一般的である。
また、PZT等からなる強誘電体膜の成膜に関しては、比較的結晶配向性に優れたものが得られ、しかも熱ダメージが少ないなどの理由により、ゾルゲル法が従来より用いられている。ゾルゲル法で強誘電体膜を形成する場合、その下地となる下部電極については、通常はPtが用いられている。また、ゾルゲル法以外の成膜法としては、スパッタ法なども用いられている。
ところで、次世代の強誘電体メモリでは、強誘電体膜をMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相堆積)法で成膜することが望まれている。これは、従来のスパッタ法等による成膜では得られる強誘電体膜の結晶配向性が不十分であり、より良好な強誘電体性が得られないことから、結晶配向性の良好な強誘電体膜が望まれているからである。
このような要求に応える技術として、特許文献1の技術が提案されている。この技術は、アモルファス相の第1の強誘電体膜を結晶化させ、その後、この第1の強誘電体膜の上面に結晶相の第2の強誘電体膜を堆積する方法であり、第2の強誘電体膜を、MOCVD法で堆積・形成するようにしている。
特開2003−21835号公報
このような要求に応える技術として、特許文献1の技術が提案されている。この技術は、アモルファス相の第1の強誘電体膜を結晶化させ、その後、この第1の強誘電体膜の上面に結晶相の第2の強誘電体膜を堆積する方法であり、第2の強誘電体膜を、MOCVD法で堆積・形成するようにしている。
ところが、本発明者は前記のMOCVD法による強誘電体膜について鋭意研究した結果、PZTをMOCVD法で成膜し、強誘電体膜を形成することで得られる強誘電体キャパシタは、リーク電流が多いという欠点を有していることが分かった。リーク電流が多いことの原因については明らかではないものの、MOCVD法で成膜されたPZT膜のモフォロジー荒れに起因するものと考えられる。なお、このモフォロジー荒れは、MOCVD法で成膜されたPZT膜の表面に部分的に異なる結晶面が露出してしまい、この異なる結晶面が露出した部分が突起となることにより、PZT膜表面に凹凸が形成されることで生じると考えられる。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、リーク電流が低減され、しかも強誘電体膜の結晶配向性がより良好な強誘電体キャパシタの製造方法を提供することある。
本発明の強誘電体キャパシタの製造方法は、強誘電体膜と、該強誘電体膜を挟持する下部電極及び上部電極とを有する強誘電体キャパシタの製造方法であって、前記強誘電体膜を形成する工程は、前記下部電極上に、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料を有機金属化学気相堆積法で成膜し、第1の強誘電体層を形成する工程と、前記第1の強誘電体層上に、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料をゾルゲル法で成膜し、第2の強誘電体層を形成する工程と、を備え、前記第2の強誘電体層を形成する工程は、ゾルゲル法で成膜したゾルゲル膜を、結晶化アニールする処理を有していることを特徴としている。
この強誘電体キャパシタの製造方法によれば、下部電極上に、有機金属化学気相堆積法(MOCVD法)で第1の強誘電体層を形成するので、例えばスパッタ法で得られる強誘電体膜に比べ、良好な配向性の強誘電体層となる。したがって、その上に形成する第2の強誘電体層も、下地となる第1の強誘電体層の結晶配向性が反映されることにより、第1の強誘電体層と同様に結晶配向性が良好になる。よって、強誘電体膜全体の結晶配向性が良好になり、この強誘電体膜を有した強誘電体キャパシタの特性がより良好になる。
ただし、下部電極上にMOCVD法で第1の強誘電体層を形成すると、スパッタ法に比べれば良好な配向性が得られるものの、異種材料である下部電極上にMOCVD法で形成されることで、この第1の強誘電体層は表面モフォロジーが悪くなり、表面に凹凸が形成される。しかし、本発明ではこの第1の強誘電体層上にゾルゲル法で第2の強誘電体層を形成し、結晶化アニールするので、この第2の強誘電体層によって第1の強誘電体層表面の凹凸(モフォロジー荒れ)がリセットされる。すなわち、アモルファス層が結晶化する場合、その結晶性の伝播(結晶の成長)は垂直方向(膜の厚さ方向)でなく水平方向でより多く起こるので、この第2の強誘電体層の形成によって第1の強誘電体層表面の凸部の連続成長が断ち切られ、得られる第2の強誘電体層はその表面に凹凸を有することなく平滑になる。したがって、モフォロジー荒れに起因するリーク電流が低減された優れた強誘電体キャパシタを製造することができる。
また、前記第2の強誘電体層を形成する工程は、ゾルゲル法による第1成膜処理と、該第1成膜処理後に行うゾルゲル法による第2成膜処理とを少なくとも有し、前記第1成膜処理と前記第2成膜処理との間に、前記第1成膜処理で形成したゾルゲル膜を仮結晶化アニールする処理を有し、前記第2の強誘電体層のゾルゲル膜を全て形成した後に、該ゾルゲル膜を本結晶化アニールする処理を有しているのが好ましい。
このようにすれば、第1成膜処理で形成したゾルゲル膜を仮結晶化アニールすることにより、このアニール後の結晶化ゾルゲル膜によって第1の強誘電体層表面の凹凸(モフォロジー荒れ)がリセットされる。ここで、ゾルゲル法では、通常は1回の成膜で20〜30nmの厚さのゾルゲル膜しか形成することができない。したがって、例えば120nm〜130nm程度の厚さの強誘電体膜を形成する場合、3回から5回程度のゾルゲル膜の形成を行う必要がある。そこで、第1成膜処理で形成したゾルゲル膜を前記したように第2成膜処理の前に仮結晶化アニールすることにより、得られた結晶化ゾルゲル膜がその後形成するゾルゲル膜の結晶の核となり、これによって第2の強誘電体層全体の結晶配向性が良好になる。
このようにすれば、第1成膜処理で形成したゾルゲル膜を仮結晶化アニールすることにより、このアニール後の結晶化ゾルゲル膜によって第1の強誘電体層表面の凹凸(モフォロジー荒れ)がリセットされる。ここで、ゾルゲル法では、通常は1回の成膜で20〜30nmの厚さのゾルゲル膜しか形成することができない。したがって、例えば120nm〜130nm程度の厚さの強誘電体膜を形成する場合、3回から5回程度のゾルゲル膜の形成を行う必要がある。そこで、第1成膜処理で形成したゾルゲル膜を前記したように第2成膜処理の前に仮結晶化アニールすることにより、得られた結晶化ゾルゲル膜がその後形成するゾルゲル膜の結晶の核となり、これによって第2の強誘電体層全体の結晶配向性が良好になる。
また、前記仮結晶化アニールを、不活性雰囲気下で行うのが好ましい。
このようにすれば、得られる結晶化ゾルゲル膜の結晶構造が、成膜時のゾルゲル膜中の元素比によって規定される結晶構造となり、したがってゾルゲル材料として適宜なものを使用することにより、下地である第1の強誘電体層の結晶配向性がより良好に反映された優れた結晶配向性を有するものとなる。
このようにすれば、得られる結晶化ゾルゲル膜の結晶構造が、成膜時のゾルゲル膜中の元素比によって規定される結晶構造となり、したがってゾルゲル材料として適宜なものを使用することにより、下地である第1の強誘電体層の結晶配向性がより良好に反映された優れた結晶配向性を有するものとなる。
また、前記本結晶化アニールを、酸素濃度が50%以上の雰囲気下で行うのが好ましい。
前記第1成膜処理で形成したゾルゲル膜の仮結晶化アニールを不活性雰囲気下で行った場合、前述したように結晶配向性に優れたものとなるものの、得られた結晶化ゾルゲル膜には酸素欠損が生じ易くなる。そこで、本結晶化アニールを酸素濃度が50%以上の雰囲気下で行うことにより、前記結晶化ゾルゲル膜の酸素欠損を補って所定の酸素量の結晶構造にすることができる。これにより、第2の強誘電体層全体の結晶配向性が良好になるとともに酸素欠損に起因する特性の低下がなくなり、前記第1の強誘電体層を含む強誘電体膜全体の結晶配向性が良好になって強誘電体キャパシタの特性がより良好になる。なお、酸素濃度が50%未満でも前記結晶化ゾルゲル膜の酸素欠損を補うことは可能であるが、その場合にはアニール時間が長くなり、熱ダメージが大きくなることから好ましくない。
前記第1成膜処理で形成したゾルゲル膜の仮結晶化アニールを不活性雰囲気下で行った場合、前述したように結晶配向性に優れたものとなるものの、得られた結晶化ゾルゲル膜には酸素欠損が生じ易くなる。そこで、本結晶化アニールを酸素濃度が50%以上の雰囲気下で行うことにより、前記結晶化ゾルゲル膜の酸素欠損を補って所定の酸素量の結晶構造にすることができる。これにより、第2の強誘電体層全体の結晶配向性が良好になるとともに酸素欠損に起因する特性の低下がなくなり、前記第1の強誘電体層を含む強誘電体膜全体の結晶配向性が良好になって強誘電体キャパシタの特性がより良好になる。なお、酸素濃度が50%未満でも前記結晶化ゾルゲル膜の酸素欠損を補うことは可能であるが、その場合にはアニール時間が長くなり、熱ダメージが大きくなることから好ましくない。
また、前記第1の強誘電体層の膜厚を、5nm以上10nm以下とするのが好ましい。
MOCVD法による第1の強誘電体層は良好な配向性が得られるものの、前記したように表面モフォロジーが悪くなる。したがって、この第1の強誘電体層については、単にゾルゲル法による第2の強誘電体層の結晶配向を規定する核となるだけの厚さでよいことから、10nm以下とするのが好ましい。また、5nm未満では均質な膜となりにくく、核としての機能が十分発揮できなくなるおそれがあることから、5nm以上とするのが好ましい。
MOCVD法による第1の強誘電体層は良好な配向性が得られるものの、前記したように表面モフォロジーが悪くなる。したがって、この第1の強誘電体層については、単にゾルゲル法による第2の強誘電体層の結晶配向を規定する核となるだけの厚さでよいことから、10nm以下とするのが好ましい。また、5nm未満では均質な膜となりにくく、核としての機能が十分発揮できなくなるおそれがあることから、5nm以上とするのが好ましい。
以下、本発明を詳しく説明する。
まず、本発明の強誘電体キャパシタの製造方法によって得られる強誘電体キャパシタの一例について、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。
まず、本発明の強誘電体キャパシタの製造方法によって得られる強誘電体キャパシタの一例について、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。
図1は、本例の強誘電体キャパシタを備えたスタック構造の強誘電体メモリ装置を、模式的に示す拡大断面図であり、図1において符号1は強誘電体メモリ装置、3は強誘電体キャパシタである。
強誘電体メモリ装置1は、図1に示すように、半導体基板2と、半導体基板2上に形成された強誘電体キャパシタ3と、この強誘電体キャパシタ3のスイッチングトランジスタ(以下、トランジスタと記す)4とを備えて構成されたものである。
強誘電体メモリ装置1は、図1に示すように、半導体基板2と、半導体基板2上に形成された強誘電体キャパシタ3と、この強誘電体キャパシタ3のスイッチングトランジスタ(以下、トランジスタと記す)4とを備えて構成されたものである。
半導体基板2は、例えばシリコン(Si)からなるもので、その上面側には二酸化ケイ素(SiO2)等からなる層間絶縁膜5が形成されている。そして、層間絶縁膜5のうち後述する第2不純物領域層24と対応する領域には、層間絶縁膜5を貫通するコンタクトホール5Aが形成されており、このコンタクトホール5A内には、プラグ6が埋設されている。
プラグ6は、コンタクトホール5A内に充填された導電材料によって形成されたもので、例えばタングステン(W)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、ニッケル(Ni)などからなっている。本実施形態ではWによって形成されている。
プラグ6は、コンタクトホール5A内に充填された導電材料によって形成されたもので、例えばタングステン(W)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、ニッケル(Ni)などからなっている。本実施形態ではWによって形成されている。
強誘電体キャパシタ3は、層間絶縁膜5及びプラグ6上に形成された下地層11と、下地層11上に積層された下部電極12と、下部電極12上に積層された強誘電体膜13と、強誘電体膜13上に積層された上部電極14とを備えて構成されたものである。
下地層11は、プラグ6と導通する導電膜15と、導電膜15上に積層されたバリア層16とを備えて構成されたものである。
導電膜15は、例えば窒化チタン(TiN)で構成されたものである。窒化チタンは、自己配向性に優れたTiを含むことにより、特にプラグ6上においても良好な結晶配向性を有し、したがってこの上に形成される各層の結晶配向性をより良好にする機能を有している。
バリア層16は、結晶質を含んで導電性を有すると共に、酸素バリア性を有する材料からなり、例えばTiAlN、TiAl、TiSiN、TiN、TaN、TaSiNなどからなるものである。本実施形態ではTiAlNによって形成されている。
導電膜15は、例えば窒化チタン(TiN)で構成されたものである。窒化チタンは、自己配向性に優れたTiを含むことにより、特にプラグ6上においても良好な結晶配向性を有し、したがってこの上に形成される各層の結晶配向性をより良好にする機能を有している。
バリア層16は、結晶質を含んで導電性を有すると共に、酸素バリア性を有する材料からなり、例えばTiAlN、TiAl、TiSiN、TiN、TaN、TaSiNなどからなるものである。本実施形態ではTiAlNによって形成されている。
下部電極12は、例えばIr(イリジウム)、Pt(白金)、Ru(ルテニウム)、Rh(ロジウム)、Pd(パラジウム)、Os(オスミウム)のうちから少なくとも1種またはこれらの合金あるいはこれらの酸化物からなっている。ここで、下部電極12は、IrまたはPtからなることが好ましく、Irからなることがより好ましい。なお、下部電極12は、単層膜であっても、積層した多層膜であってもよい。
そして、下部電極12が結晶質である場合には、下部電極12の結晶配向とバリア層16の結晶配向が互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。このとき、下部電極12の結晶配向と強誘電体膜13の結晶配向とも、互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。
例えば、バリア層16が立法晶系に属してその結晶配向が(111)配向である場合、またはバリア層16が六方方晶系に属してその結晶配向が(001)配向である場合、下部電極12の結晶配向が(111)配向であることが好ましい。この構成によれば、下部電極12上に強誘電体膜13を形成する際、強誘電体膜13の結晶配向を(111)配向にすることが容易になる。
例えば、バリア層16が立法晶系に属してその結晶配向が(111)配向である場合、またはバリア層16が六方方晶系に属してその結晶配向が(001)配向である場合、下部電極12の結晶配向が(111)配向であることが好ましい。この構成によれば、下部電極12上に強誘電体膜13を形成する際、強誘電体膜13の結晶配向を(111)配向にすることが容易になる。
強誘電体膜13は、第1の強誘電体層13aと第2の強誘電体層13bとが、前記下部電極12側からこの順に積層されて構成されたものである。
第1の強誘電体層13aは、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料からなるもので、後述するようにMOCVD法(有機金属化学気相堆積法)で成膜されて形成されたものである。ここで、前記一般式中のAは、Pbからなり、Pbの一部がLaに置換されていてもよい。また、Bは、Zr及びTiのうちの少なくとも一方、好ましく両方からなり、さらにその一部が、Nbと置換していてもよい。具体的には、この第1の強誘電体層13aを構成する強誘電体材料としては、PZT(チタン酸ジルコン酸鉛)やSBT、(Bi,La)4Ti3O12(チタン酸ビスマスランタン:BLT)などの公知の強誘電体材料からなり、なかでもPZTが好適に用いられる。したがって、本実施形態において第1の強誘電体層13aは、PZTからなっている。
第1の強誘電体層13aは、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料からなるもので、後述するようにMOCVD法(有機金属化学気相堆積法)で成膜されて形成されたものである。ここで、前記一般式中のAは、Pbからなり、Pbの一部がLaに置換されていてもよい。また、Bは、Zr及びTiのうちの少なくとも一方、好ましく両方からなり、さらにその一部が、Nbと置換していてもよい。具体的には、この第1の強誘電体層13aを構成する強誘電体材料としては、PZT(チタン酸ジルコン酸鉛)やSBT、(Bi,La)4Ti3O12(チタン酸ビスマスランタン:BLT)などの公知の強誘電体材料からなり、なかでもPZTが好適に用いられる。したがって、本実施形態において第1の強誘電体層13aは、PZTからなっている。
また、このように強誘電体材料としてPZTを用いる場合、前記下部電極12としては、強誘電体キャパシタ3の信頼性の観点からIrを用いるのが好ましい。
また、用いるPZTとしては、より大きな自発分極量を獲得するため、Tiの含有量をZrの含有量より多くするのが好ましく、このようにTiの含有量をZrの含有量より多くすることにより、ヒステリシス特性が良好になる。
また、用いるPZTとしては、より大きな自発分極量を獲得するため、Tiの含有量をZrの含有量より多くするのが好ましく、このようにTiの含有量をZrの含有量より多くすることにより、ヒステリシス特性が良好になる。
第2の強誘電体層13bも、前記第1の強誘電体層13aと同様に、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料からなり、特に本例ではPZTからなっている。ただし、この第2の強誘電体層13bは、前記第1の強誘電体層13aとは異なり、後述するようにゾルゲル法によって成膜され、その後加熱処理による結晶化アニールによって結晶化されたものである。
なお、この第2の強誘電体層13bは、後述するように1回の成膜でなく、複数回、例えば3回から5回程度の成膜によって形成されている。ただし、最終的な結晶化については、全ての成膜後に本結晶化アニール処理がなされている。
したがって、この第2の強誘電体層13bは、各成膜間で界面が明確に形成されておらず、実質的に一つの層構造となっている。また、この第2の強誘電体層13bと第1の強誘電体層13aとの間も、共にPZTによって形成されていることにより、その界面が明確に形成されていない。これにより、第1の強誘電体層13aと第2の強誘電体層13bとからなる強誘電体膜13は、実質的には全体が一つの膜構造となっている。
したがって、この第2の強誘電体層13bは、各成膜間で界面が明確に形成されておらず、実質的に一つの層構造となっている。また、この第2の強誘電体層13bと第1の強誘電体層13aとの間も、共にPZTによって形成されていることにより、その界面が明確に形成されていない。これにより、第1の強誘電体層13aと第2の強誘電体層13bとからなる強誘電体膜13は、実質的には全体が一つの膜構造となっている。
また、このような強誘電体膜13は、全体の厚さが120nm〜130nm程度となっている。そして、特に第1の強誘電体層13aの厚さは、5nm以上10nm以下となっている。MOCVD法による第1の強誘電体層13aは、良好な配向性が得られるものの、表面モフォロジーが悪く、表面に凹凸が形成されてしまう。したがって、この第1の強誘電体層13aについては、単にゾルゲル法による第2の強誘電体層13bの結晶配向を規定する核となるだけの厚さでよく、それ以上に厚くなると表面モフォロジーが悪いことによる弊害が大きくなってしまう。よって、第1の強誘電体層13aの厚さは10nm以下とするのが好ましい。また、5nm未満では均質な膜となりにくく、結晶配向についての核としての機能が十分発揮できなくなるおそれがある。よって、5nm以上とするのが好ましい。
上部電極14は、前記した下部電極12と同様の材料や、Al(アルミニウム)、Ag(銀)、Ni(ニッケル)などからなっている。また、この上部電極14は、単層膜であっても、積層した多層膜であってもよく、特に、PtまたはIrOxとIrとの多層膜からなっているのが好ましい。
トランジスタ4は、半導体基板2の表面に部分的に形成されたゲート絶縁層21と、ゲート絶縁層21上に形成されたゲート導電層22と、半導体基板2の表層に形成されたソース/ドレイン領域である第1及び第2不純物領域層23、24とを備えて形成されたものである。そして、このトランジスタ4は、第2不純物領域層24上に形成されたプラグ6を介して前記強誘電体キャパシタ3の下部電極12側に導通している。
また、トランジスタ4は、半導体基板2に間隔をおいて複数形成されており、隣接する他のトランジスタ4との間に素子分離領域25が設けられたことにより、互いに絶縁され分離されている。
また、トランジスタ4は、半導体基板2に間隔をおいて複数形成されており、隣接する他のトランジスタ4との間に素子分離領域25が設けられたことにより、互いに絶縁され分離されている。
次に、前記した強誘電体メモリ装置1の製造方法に基づき、本発明の強誘電体キャパシタの製造方法の一実施形態について、図2、図3を参照して説明する。ここで、図2、図3は、強誘電体メモリ装置の製造工程を示す説明図である。
まず、従来と同様にして、半導体基板2の表層に第1及び第2不純物領域層23、24を形成すると共に半導体基板2上にトランジスタ4や層間絶縁膜5を形成する。そして、図2(a)に示すように層間絶縁膜5にコンタクトホールを形成し、このコンタクトホール内に導電材料として例えばWを充填することにより、プラグ6を形成する。
まず、従来と同様にして、半導体基板2の表層に第1及び第2不純物領域層23、24を形成すると共に半導体基板2上にトランジスタ4や層間絶縁膜5を形成する。そして、図2(a)に示すように層間絶縁膜5にコンタクトホールを形成し、このコンタクトホール内に導電材料として例えばWを充填することにより、プラグ6を形成する。
次に、層間絶縁膜5及びプラグ6上に下地層11を形成する。ここでは、まず層間絶縁膜5及びプラグ6上にTiで構成される下地形成層31を形成する。下地形成層31の形成方法としては、例えばスパッタ法が用いられる。下地形成層31を構成するTiは自己配向性が高いため、スパッタ法によって(001)配向を有する六方最密構造の層が形成される。したがって、下地形成層31は自己配向性によって(001)配向を示すようになる。そして、下地形成層31に対して窒化処理を施すことで、図2(b)に示すように下地形成層31を導電膜15に変化させる。ここでは、窒素雰囲気下にて500℃〜650℃で急速加熱処理(RTA)を施すことにより、下地形成層31を窒化する。加熱処理温度を650℃未満とすることでトランジスタ4の特性への影響が抑制され、また、500℃以上とすることで窒化処理の短縮化が図られる。なお、形成された導電膜15は、元のメタルTiの配向性を反映して、(111)配向のTiN(窒化チタン)となる。
続いて、図2(c)に示すように導電膜15上にTiAlNからなるバリア層16を形成し、これによって導電膜15とバリア層16とからなる下地層11を形成する。このバリア層16の形成では、導電膜15と形成するバリア層16との界面において導電膜15の格子構造とバリア層16の格子構造とをマッチングさせることにより、エピタキシャルライクにバリア層16を導電膜15上に形成する。これにより、導電膜15の(111)配向を反映した(111)配向を有するバリア層16が形成される。このとき、前述したようにバリア層16が結晶質を有するTiAlNによって構成されることで、バリア層16を(111)の面方位に配向させることが可能となる。ここで、バリア層16の形成方法としては、バリア層16を構成する材料によって適宜選択可能であり、例えばスパッタ法が用いられる。
次に、バリア層16上に下部電極12を形成する。本実施形態では、この下部電極12の形成を、電極膜成膜と電極酸化物膜成膜との2工程で行っている。
まず、電極膜の成膜を行う。ここでは、図2(d)に示すように結晶質を有するバリア層16上に、スパッタ法でIr(イリジウム)を成膜し、下部電極12を形成する。このようにして下部電極12を形成すると、下部電極12の結晶性が良好になると共に、バリア層16の結晶配向が下部電極12に反映され、これにより下部電極12の結晶配向が、バリア層16と同様の(111)配向となる。
まず、電極膜の成膜を行う。ここでは、図2(d)に示すように結晶質を有するバリア層16上に、スパッタ法でIr(イリジウム)を成膜し、下部電極12を形成する。このようにして下部電極12を形成すると、下部電極12の結晶性が良好になると共に、バリア層16の結晶配向が下部電極12に反映され、これにより下部電極12の結晶配向が、バリア層16と同様の(111)配向となる。
次いで、電極酸化物膜の成膜を行う。ここでは、下部電極12上に、酸素ガスを供給しながら下部電極12を構成する材料であるIrをスパッタ法で成膜する。これにより、図2(e)に示すように下部電極12上にイリジウム酸化物(IrO2)からなる電極酸化物膜32を、例えば20nm以上30nm以下の厚さで形成する。この電極酸化物膜32は、スパッタ法で成膜されたことにより、均一な膜厚に形成されたものとなる。
このようにスパッタ法で成膜することにより、熱酸化法に比べて低温で電極酸化物膜32を形成することができるので、予め形成されているトランジスタ4などの他の構成要素に与えられる熱的影響が低減される。また、スパッタ成膜時にチャンバ内に供給する酸素ガスの比率については、酸素ガスと共に供給する不活性ガスなどの他のガスとの混合ガス中のモル比で、30%程度とするのが好ましい。これにより、十分に酸化した電極酸化物膜32を形成することができる。なお、スパッタ成膜時における酸素ガスの比率については、20%以上40%以下とすればよい。
続いて、電極酸化物膜32上に第1の強誘電体層13aを形成する。本実施形態では、この第1の強誘電体層13aの形成を、その下層の形成と上層の形成との2工程で行っている。
まず、図3(a)に示すように、第1の強誘電体層13aの下層33を形成する。ここでは、チャンバー(反応室)内に配置した電極酸化物膜32上に、有機金属原料蒸気と酸素ガスとの混合ガスを供給してMOCVD法で下層33を形成する。有機金属原料蒸気としては、例えばPb(DIBM)[Pb(C9H15O2)2:鉛ビス(ジイソブチリルメタナト)]、Zr(DIBM)[Zr(C9H15O2)2:ジルコニウム(ジイソブチリルメタナト)]及びTi(OiPr)2(DPM)2[Ti(O−i−C3H7)2(C11H19O2)2:チタン(ジイソプロポキシ)(ジピバロイルメタナト)]が用いられている。なお、有機金属原料蒸気として、Pb(DPM)2[Pb(C11H19O2)2:鉛(ジピバロイルメタナト)]、Zr(IBPM)4[Zr(C10H17O2)2:ジルコニウムテトラキス(イソブチリルピバロイルメタナト)]及びTi(OiPr)2(DPM)2など、他の材料を用いてもよい。
まず、図3(a)に示すように、第1の強誘電体層13aの下層33を形成する。ここでは、チャンバー(反応室)内に配置した電極酸化物膜32上に、有機金属原料蒸気と酸素ガスとの混合ガスを供給してMOCVD法で下層33を形成する。有機金属原料蒸気としては、例えばPb(DIBM)[Pb(C9H15O2)2:鉛ビス(ジイソブチリルメタナト)]、Zr(DIBM)[Zr(C9H15O2)2:ジルコニウム(ジイソブチリルメタナト)]及びTi(OiPr)2(DPM)2[Ti(O−i−C3H7)2(C11H19O2)2:チタン(ジイソプロポキシ)(ジピバロイルメタナト)]が用いられている。なお、有機金属原料蒸気として、Pb(DPM)2[Pb(C11H19O2)2:鉛(ジピバロイルメタナト)]、Zr(IBPM)4[Zr(C10H17O2)2:ジルコニウムテトラキス(イソブチリルピバロイルメタナト)]及びTi(OiPr)2(DPM)2など、他の材料を用いてもよい。
チャンバー内に供給された有機金属原料蒸気は、酸素ガスと反応して分解、酸化されることで、結晶化したPZTとなって電極酸化物膜32上に堆積する。そして、電極酸化物膜32上に、第1の強誘電体層13aの下層33が形成される。
このとき、チャンバー内に供給する酸素ガスの流量については、有機金属原料蒸気と反応させるために必要な酸素量よりも少なくする。例えば、供給した全ての有機金属原料蒸気と反応するために必要な酸素量の0.33倍とする。なお、本実施形態において、有機金属原料蒸気と反応させるために必要な酸素量とは、有機金属原料蒸気の原料起因のカーボン及び水素を燃焼してCO2及びH2Oとして排出するために必要な酸素量と、強誘電体層を構成する強誘電体材料が結晶化するために必要な酸素量との和を意味している。
このとき、チャンバー内に供給する酸素ガスの流量については、有機金属原料蒸気と反応させるために必要な酸素量よりも少なくする。例えば、供給した全ての有機金属原料蒸気と反応するために必要な酸素量の0.33倍とする。なお、本実施形態において、有機金属原料蒸気と反応させるために必要な酸素量とは、有機金属原料蒸気の原料起因のカーボン及び水素を燃焼してCO2及びH2Oとして排出するために必要な酸素量と、強誘電体層を構成する強誘電体材料が結晶化するために必要な酸素量との和を意味している。
このように、有機金属原料蒸気は反応に必要なだけの酸素量が供給されないため、電極酸化物膜32を構成するIrO2中の酸素を奪って分解、酸化され、結晶化したPZTとなって電極酸化物膜32上に下層33として堆積する。この下層33の厚さについては、10nm以下、例えば5nm程度とする。
一方、電極酸化物膜32は、IrO2中の酸素が奪われて還元されることにより、Irで構成される下部電極12と同一の構成となって一体化する。この際、一体化した下部電極12の結晶配向は、(111)配向となっている。これにより、下層33の結晶配向は、下部電極12と同様の(111)配向となる。
一方、電極酸化物膜32は、IrO2中の酸素が奪われて還元されることにより、Irで構成される下部電極12と同一の構成となって一体化する。この際、一体化した下部電極12の結晶配向は、(111)配向となっている。これにより、下層33の結晶配向は、下部電極12と同様の(111)配向となる。
ここで、前記したように電極酸化物膜32の膜厚を20nm以上30nm以下としているので、電極酸化物膜32が下部電極12の表面構造((111)配向)を下層33まで伝達し、これにより下層33の結晶配向が下部電極12と同様の(111)配向となる。
また、電極酸化物膜32の形成時における酸素ガスの比率を20%以上40%以下としているので、電極酸化物膜32が十分に酸化されてメタリックな状態に近くなってしまうのが防止されていると共に、過度の酸化によってこの下に配置されている下部電極12(Ir)の表面構造(配向性)が下層33まで伝達されなくなってしまうことが抑制されている。
また、電極酸化物膜32の形成時における酸素ガスの比率を20%以上40%以下としているので、電極酸化物膜32が十分に酸化されてメタリックな状態に近くなってしまうのが防止されていると共に、過度の酸化によってこの下に配置されている下部電極12(Ir)の表面構造(配向性)が下層33まで伝達されなくなってしまうことが抑制されている。
次に、図3(b)に示すように、下層33上に上層34を形成する。ここでは、前記した下層33の形成工程と同様に、この下層33上に、MOCVD法を用いて上層34を形成する。
このとき、チャンバー内に供給する酸素ガスの流量については、有機金属原料蒸気と反応させるために必要な酸素量よりも多くする。例えば、供給した全ての有機金属原料蒸気と反応するために必要な酸素量の6.77倍とする。
このとき、チャンバー内に供給する酸素ガスの流量については、有機金属原料蒸気と反応させるために必要な酸素量よりも多くする。例えば、供給した全ての有機金属原料蒸気と反応するために必要な酸素量の6.77倍とする。
これにより、有機金属原料蒸気は供給された酸素ガスと反応して分解し酸化されることから、結晶化したPZTとなって前記下層33上に堆積され、上層34が形成される。この上層34は、結晶配向が(111)配向である下層33を核としていることにより、その結晶配向が(111)配向になる。また、酸素量が十分に供給された雰囲気内で上層34を形成することにより、酸素欠損の少ない高品質の上層34が形成される。
以上のようにして、下層33と上層34とからなり、その結晶配向が良好な(111)配向である第1の強誘電体層13aが形成される。
なお、上層34の厚さについては、第1の強誘電体層13aの膜厚が10nm以下となるようにする。したがって、特に下層33を10nm程度に形成した場合には、必ずしもこの上層34を形成する必要はなく、下層33のみによって第1の強誘電体層13aを構成するようにしてもよい。
以上のようにして、下層33と上層34とからなり、その結晶配向が良好な(111)配向である第1の強誘電体層13aが形成される。
なお、上層34の厚さについては、第1の強誘電体層13aの膜厚が10nm以下となるようにする。したがって、特に下層33を10nm程度に形成した場合には、必ずしもこの上層34を形成する必要はなく、下層33のみによって第1の強誘電体層13aを構成するようにしてもよい。
このようにして第1の強誘電体層13aを形成すると、良好な配向性が得られるものの、異種材料である下部電極12上にMOCVD法で形成されることで、この第1の強誘電体層13aは表面モフォロジーが悪くなり、表面に凹凸が形成される。このモフォロジー荒れは、MOCVD法で成膜されたPZT膜の表面に部分的に異なる結晶面が露出してしまい、この異なる結晶面が露出した部分が突起となることにより、PZT膜表面に凹凸が形成されることで生じると考えられる。このような凹凸は、前記したように第1の強誘電体層13aの膜厚を10nm以下と薄くしていることから、大きくは成長していないものの、これが最終的に形成される強誘電体膜13にそのまま反映され、この強誘電体膜13の表面にも凹凸(モフォロジー荒れ)が形成されてしまうと、この強誘電体膜を有する強誘電体キャパシタはリーク電流が多くなってしまう。
そこで、本発明では、図3(c)に示すように第1の強誘電体層13a上に第2の強誘電体層13bを形成する際、まず、ゾルゲル法を用いて第1の強誘電体層13a上にPZTの第1ゾルゲル膜40aを形成する。すなわち、ゾルゲル法による第1成膜処理により、第1ゾルゲル膜40aを形成する。このゾルゲル法による成膜処理では、ゾルゲル溶液として、例えばPbZrO3用ゾルゲル溶液と、PbTiO3用ゾルゲル溶液とを所定比で混合した混合液を用いる。または、Pbを含有するアルコキシド等の溶液と、Zrを含有するアルコキシド等の溶液と、Tiを含有するアルコキシド等の溶液とを所定比で混合した混合液を用いる。そして、このようなゾルゲル溶液を、スピンコート法等によって前記第1の強誘電体層13a上に塗布し、必要に応じて乾燥することにより、厚さ20〜30nm程度のアモルファス相のPZT膜(第1ゾルゲル膜40a)を形成する。
続いて、前記のアモルファス相の第1ゾルゲル膜40aを仮結晶化アニールすることにより、結晶相の第1ゾルゲル膜40とする。仮結晶化アニールについては、窒素雰囲気等の不活性雰囲気下にて、550℃〜650℃の温度範囲で60〜120秒程度熱処理(RTA処理)を行う。このように不活性雰囲気下にてRTA処理を行うことにより、得られる結晶相の第1ゾルゲル膜40は、その結晶構造が成膜時の第1ゾルゲル膜40中の元素比によって規定される結晶構造となり、したがって下地である第1の強誘電体層13aの結晶配向性がより良好に反映された、優れた(111)配向の結晶構造を有するものとなる。
ただし、この第1ゾルゲル膜40は、不活性雰囲気下で仮結晶化アニールを行っているので、結晶配向性に優れたものとなるものの、得られた結晶化ゾルゲル膜40には酸素欠損が生じ易くなっている。
ただし、この第1ゾルゲル膜40は、不活性雰囲気下で仮結晶化アニールを行っているので、結晶配向性に優れたものとなるものの、得られた結晶化ゾルゲル膜40には酸素欠損が生じ易くなっている。
次いで、図3(d)に示すように前記第1ゾルゲル膜40上に、前記のアモルファス相の第1ゾルゲル膜40aの成膜処理(第1の成膜処理)と同様にして、ゾルゲル法による第2の成膜処理を行い、第2ゾルゲル膜41aを形成する。すなわち、ゾルゲル溶液をスピンコート法等によって塗布し、必要に応じて乾燥することにより、厚さ20〜30nm程度のアモルファス相のPZT膜(第2ゾルゲル膜41a)を形成する。
以下、同様にして、ゾルゲル膜の形成を繰り返し、ここで形成する第2の強誘電体層13bと、前記第1の強誘電体層13aとの合計厚さが120〜130nm程度となるようにする。具体的には、前記第1のゾルゲル膜40の成膜を含め、3回から5回程度の成膜処理を行う。
以下、同様にして、ゾルゲル膜の形成を繰り返し、ここで形成する第2の強誘電体層13bと、前記第1の強誘電体層13aとの合計厚さが120〜130nm程度となるようにする。具体的には、前記第1のゾルゲル膜40の成膜を含め、3回から5回程度の成膜処理を行う。
このようにして第2ゾルゲル膜41a以降のアモルファス相のゾルゲル膜を全て形成したら、これらゾルゲル膜を本結晶化アニール処理し、図3(e)に示すように前記第1ゾルゲル膜40を含む第2の強誘電体膜13bを形成する。本結晶化アニールについては、酸素濃度が50%以上、好ましくは100%に近い雰囲気下にて、550℃〜650℃の温度範囲で60〜120秒程度熱処理(RTA処理)を行う。
このように本結晶化アニールを酸素濃度が50%以上の高酸素雰囲気下で行うことにより、前記第1ゾルゲル膜40に酸素を供給してその酸素欠損を補い、この第1ゾルゲル膜40を所定の酸素量の良好な結晶構造にすることができる。また、もちろん第2ゾルゲル膜41a以降のゾルゲル膜についても、前記したように優れた結晶配向性を有する第1ゾルゲル膜40上に形成しており、この第1ゾルゲル膜40を核として結晶化させていることにより、(111)配向の優れた結晶構造のものにすることができる。
よって、第2の強誘電体層13b全体の結晶配向性が良好になる。そして、このようにして第1の強誘電体層13aと第2の強誘電体層13bとが積層されてなる強誘電体膜13が得られ、これにより前記第1の強誘電体層13aを含む強誘電体膜13全体の結晶配向性が良好になる。ただし、このようにして形成された強誘電体膜13は、全ての層がPZTによって形成されていることにより、前記したように実質的には全体が一つの膜構造のものとなる。そして、第1の強誘電体層13aの形成時にはこの強誘電体層13aの表面に凹凸(モフォロジー荒れ)が形成されていても、これが第2の強誘電体層13bの形成によってリセットされていることにより、この第2の強誘電体層13bの表面、すなわち強誘電体膜13の表面は、モフォロジー荒れがない平滑な面となる。
なお、前記の本結晶化アニール処理については、例えば空気雰囲気など酸素濃度が50%未満の有酸素雰囲気でも、前記第1ゾルゲル膜40の酸素欠損を補うことは可能である。しかし、その場合にはアニール時間が長くなり、トランジスタ4等に対する熱ダメージが大きくなるため、好ましくない。
なお、前記の本結晶化アニール処理については、例えば空気雰囲気など酸素濃度が50%未満の有酸素雰囲気でも、前記第1ゾルゲル膜40の酸素欠損を補うことは可能である。しかし、その場合にはアニール時間が長くなり、トランジスタ4等に対する熱ダメージが大きくなるため、好ましくない。
次いで、図3(f)に示すように、強誘電体膜13上に上部電極14を形成する。ここで、上部電極14の形成方法としては、上部電極14を構成する材料に応じて適宜選択可能であり、例えばスパッタ法が用いられる。
その後、上部電極14上にレジスト層を形成し、さらにこれを露光・現像して所定形状にパターニングし、得られたレジストパターンをマスクにして前記下地層11、下部電極12、強誘電体膜13、上部電極14をエッチングすることにより、図1に示した強誘電体キャパシタ3を得る。さらに、この強誘電体キャパシタ3を覆って層間絶縁膜等(図示せず)を形成することにより、強誘電体メモリ装置1が得られる。
その後、上部電極14上にレジスト層を形成し、さらにこれを露光・現像して所定形状にパターニングし、得られたレジストパターンをマスクにして前記下地層11、下部電極12、強誘電体膜13、上部電極14をエッチングすることにより、図1に示した強誘電体キャパシタ3を得る。さらに、この強誘電体キャパシタ3を覆って層間絶縁膜等(図示せず)を形成することにより、強誘電体メモリ装置1が得られる。
このような強誘電体メモリ装置1における強誘電体キャパシタ3の製造方法にあっては、下部電極12上に、MOCVD法で第1の強誘電体層13aを形成するので、例えばスパッタ法で得られる強誘電体膜に比べ、良好な配向性の強誘電体層となる。したがって、その上に形成する第2の強誘電体層13bも、下地となる第1の強誘電体層13aの結晶配向性が反映されることにより、第1の強誘電体層13aと同様に結晶配向性が良好になる。よって、強誘電体膜13全体の結晶配向性が良好になり、この強誘電体膜13を有した強誘電体キャパシタの特性がより良好にすることができる。
また、下部電極12上にMOCVD法で第1の強誘電体層13aを形成すると、この第1の強誘電体層13aは表面モフォロジーが悪くなり、表面に凹凸が形成されるものの、この第1の強誘電体層13a上にゾルゲル法で第2の強誘電体層13bを形成し、結晶化アニールするので、この第2の強誘電体層13aによって第1の強誘電体層表面の凹凸(モフォロジー荒れ)をリセットし、最終的に得られる強誘電体膜13の表面を平滑にすることができる。これにより、モフォロジー荒れに起因するリーク電流が低減され、しかも反転電荷(QSW)の劣化もない優れた強誘電体キャパシタ3を製造することができる。
また、ゾルゲル法では、Ptからなる下部電極上にしか(111)配向の良好な結晶構造のPZT膜が得られなかったが、本発明によれば、Irからなる下部電極上に、MOCVD法による第1の強誘電体層13aを介して(111)配向の良好な結晶構造のPZT膜を形成することができ、これにより前記したようにリーク電流が低減され、しかも反転電荷(QSW)の劣化もない優れた強誘電体キャパシタ3を製造することができる。
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、強誘電体キャパシタ3の側面や上面を覆ってアルミナ(Al2O3)等の絶縁性水素バリアを設けてもよい。
例えば、強誘電体キャパシタ3の側面や上面を覆ってアルミナ(Al2O3)等の絶縁性水素バリアを設けてもよい。
1…強誘電体メモリ装置、3…強誘電体キャパシタ、12…下部電極、13…強誘電体膜、13a…第1の強誘電体層、13b…第2の強誘電体層、14…上部電極、32…電極酸化物膜、33…下層、34…上層、40a、40…第1ゾルゲル膜、41a…第2ゾルゲル膜
Claims (5)
- 強誘電体膜と、該強誘電体膜を挟持する下部電極及び上部電極とを有する強誘電体キャパシタの製造方法であって、
前記強誘電体膜を形成する工程は、前記下部電極上に、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料を有機金属化学気相堆積法で成膜し、第1の強誘電体層を形成する工程と、
前記第1の強誘電体層上に、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料をゾルゲル法で成膜し、第2の強誘電体層を形成する工程と、を備え、
前記第2の強誘電体層を形成する工程は、ゾルゲル法で成膜したゾルゲル膜を、結晶化アニールする処理を有していることを特徴とする強誘電体キャパシタの製造方法。 - 前記第2の強誘電体層を形成する工程は、ゾルゲル法による第1成膜処理と、該第1成膜処理後に行うゾルゲル法による第2成膜処理とを少なくとも有し、前記第1成膜処理と前記第2成膜処理との間に、前記第1成膜処理で形成したゾルゲル膜を仮結晶化アニールする処理を有し、前記第2の強誘電体層のゾルゲル膜を全て形成した後に、該ゾルゲル膜を本結晶化アニールする処理を有していることを特徴とする請求項1記載の強誘電体キャパシタの製造方法。
- 前記仮結晶化アニールを、不活性雰囲気下で行うことを特徴とする請求項2記載の強誘電体キャパシタの製造方法。
- 前記本結晶化アニールを、酸素濃度が50%以上の雰囲気下で行うことを特徴とする請求項3記載の強誘電体キャパシタの製造方法。
- 前記第1の強誘電体層の膜厚を、5nm以上10nm以下とすることを特徴とする請求項1〜4のいずれか一項に記載の強誘電体キャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007072619A JP2008235544A (ja) | 2007-03-20 | 2007-03-20 | 強誘電体キャパシタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007072619A JP2008235544A (ja) | 2007-03-20 | 2007-03-20 | 強誘電体キャパシタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008235544A true JP2008235544A (ja) | 2008-10-02 |
Family
ID=39908002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007072619A Withdrawn JP2008235544A (ja) | 2007-03-20 | 2007-03-20 | 強誘電体キャパシタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008235544A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114751756A (zh) * | 2021-01-11 | 2022-07-15 | 东莞华科电子有限公司 | 覆膜复合金属氧化物的制造方法 |
-
2007
- 2007-03-20 JP JP2007072619A patent/JP2008235544A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114751756A (zh) * | 2021-01-11 | 2022-07-15 | 东莞华科电子有限公司 | 覆膜复合金属氧化物的制造方法 |
CN114751756B (zh) * | 2021-01-11 | 2023-04-28 | 东莞华科电子有限公司 | 覆膜复合金属氧化物的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4535076B2 (ja) | 強誘電体キャパシタとその製造方法 | |
US7271054B2 (en) | Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode | |
JP2008010634A (ja) | キャパシタを含む半導体装置及びその製造方法 | |
US20090309188A1 (en) | Semiconductor device and method of manufacturing same | |
US7573120B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008135642A (ja) | 強誘電体キャパシタ | |
JP2007287915A (ja) | 強誘電体メモリ装置の製造方法 | |
JP2009071144A (ja) | 強誘電体メモリの製造方法 | |
JP2008235544A (ja) | 強誘電体キャパシタの製造方法 | |
US7883961B2 (en) | Manufacturing method for ferroelectric memory device | |
JP2009076571A (ja) | 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置 | |
JP2008227217A (ja) | 強誘電体キャパシタの製造方法 | |
JP2008227218A (ja) | 強誘電体キャパシタの製造方法 | |
JP4315676B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP4943920B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP6217260B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2004311868A (ja) | 半導体装置 | |
JP5022757B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP5022777B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JPH10341003A (ja) | 誘電体素子およびその製造方法 | |
KR100725081B1 (ko) | 반도체 장치의 제조 방법 | |
JPH1187629A (ja) | 半導体装置の製造方法 | |
JP2008294345A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 | |
JP2009076573A (ja) | 強誘電体キャパシタ及び強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |