JP4802781B2 - 強誘電体メモリ装置の製造方法 - Google Patents

強誘電体メモリ装置の製造方法 Download PDF

Info

Publication number
JP4802781B2
JP4802781B2 JP2006069097A JP2006069097A JP4802781B2 JP 4802781 B2 JP4802781 B2 JP 4802781B2 JP 2006069097 A JP2006069097 A JP 2006069097A JP 2006069097 A JP2006069097 A JP 2006069097A JP 4802781 B2 JP4802781 B2 JP 4802781B2
Authority
JP
Japan
Prior art keywords
layer
orientation
forming
electrode
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006069097A
Other languages
English (en)
Other versions
JP2007250633A (ja
Inventor
博明 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006069097A priority Critical patent/JP4802781B2/ja
Publication of JP2007250633A publication Critical patent/JP2007250633A/ja
Application granted granted Critical
Publication of JP4802781B2 publication Critical patent/JP4802781B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体メモリ装置の製造方法に関する。
強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向が極めて重要である。
特開2000−277701号公報
本発明の目的は、強誘電体キャパシタを構成する各層の結晶配向を良好に制御することができる強誘電体メモリ装置の製造方法を提供することである。
上記課題を解決するために、本発明の強誘電体メモリ装置の製造方法は、基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールの内側に、前記層間絶縁膜に接するように(100)面方位に単一配向した窒化チタン層を形成する工程と、前記窒化チタン層の内側に、前記能動素子と電気的に導通するコンタクトプラグを形成する工程と、前記コンタクトプラグの表面を研磨する工程と、前記コンタクトプラグの上方に、当該コンタクトプラグと電気的に導通する第1電極を形成する工程と、前記第1電極上に強誘電体層を形成する工程と、前記強誘電体層上に第2電極を形成する工程と、を含むことを特徴とする。
このような製造方法によると、コンタクトプラグの結晶粒(モフォロジー)を制御可能となり、研磨後の当該コンタクトプラグの上面を平坦にすることが可能となる。つまり、本発明ではコンタクトプラグを形成するコンタクトホールの内側に、単一配向性を有した窒化チタン層を形成し、当該窒化チタン層の内側にコンタクトプラグを形成するものとしたため、コンタクトプラグの結晶成長モードが変化し、よりきめ細かな結晶粒を得ることができ、ひいては研磨後の当該コンタクトプラグの上面を平坦にすることが可能となったのである。このようにコンタクトプラグ上面の平坦性が増すと、コンタクトプラグ上面に形成される第1電極の配向性を高めることが可能となり、ひいては強誘電体層の配向性を高めることが可能となる。その結果、強誘電体特性に優れた強誘電体メモリ装置を提供することが可能となるのである。
従来、コンタクトホール内にCVD等によりコンタクトプラグを形成した場合、コンタクトプラグは結晶性の膜として成膜され、CMP等による研磨後も、そのコンタクトプラグ上面は結晶粒毎にそれぞれの面方位に依存した凹凸を有していた。そのため、コンタクトプラグの上方に形成する第1電極の配向性が低下する場合があった。しかしながら、本発明では、コンタクトプラグを形成するコンタクトホールの内面に単一配向性を有する窒化チタン層を形成したため、コンタクトプラグの結晶粒がきめ細かになり、研磨後の当該コンタクトプラグの上面を平坦にすることが可能となったのである。
例えば、窒化チタン層を(100)の面方位に配向制御すると、この表面構造を反映して、コンタクトプラグはエピライクに(100)配向する。この面方位で成長したコンタクトプラグの結晶構造は不明瞭となる。これは、結晶粒がきめ細かになった結果と考えられ、これによりコンタクトプラグ上面の平坦性が増すこととなるのである。
上記製造方法において、前記コンタクトプラグの表面を研磨した後、当該コンタクトプラグ上にチタン層を形成する工程を含み、当該チタン層の上方に前記第1電極を形成するものとすることができる。
チタンは自己配向性に優れ、当該自己配向により(001)面方位に配向性を示す性質を有する。そこで、上記のようにコンタクトプラグを形成し、これを研磨した後、当該コンタクトプラグ上にチタン層を形成することで、自己配向性に優れたチタン層を形成することが可能となる。つまり、本発明では、上述の通りコンタクトプラグは結晶粒が改善され、平坦面を有していることから、当該チタンの自己配向性が阻害されることなく、良好な配向性を示すチタン層を形成することが可能となり、当該配向性に優れたチタン層上に形成する第1電極についても配向性を向上させることが可能となるのである。
本発明の製造方法において、前記窒化チタン層を形成する工程は、当該窒化チタン層が(100)面方位に配向を有するように成膜する工程を含むものとすることができる。このように(100)面方位に単一配向性を示す窒化チタン層を形成すれば、その内側に形成されるコンタクトプラグはエピライクに(100)配向する。この面方位で成長したコンタクトプラグの結晶構造は不明瞭となり、これによりコンタクトプラグ上面の平坦性が増すこととなる。
また、本発明の製造方法において、前記窒化チタン層を形成する工程は、当該窒化チタン層が(111)面方位に配向を有するように成膜する工程を含むものとすることができる。このように(111)面方位に単一配向性を示す窒化チタン層を形成すれば、その内側に形成されるコンタクトプラグはエピライクに(111)配向する。この面方位で成長したコンタクトプラグの結晶構造は不明瞭となり、これによりコンタクトプラグ上面の平坦性が増すこととなる。
前記窒化チタン層を形成する前に、前記コンタクトホールの内面に対してアンモニアプラズマ処理を施すものとすることができる。このようにコンタクトホールの内面に対してアンモニアプラズマ処理を施した後、窒化チタン層を形成するものとすれば、当該窒化チタン層の単一配向性を高めることが可能となり、ひいてはコンタクトプラグの結晶粒改善効果を一層高めることが可能となる。
前記窒化チタン層を形成する前に、前記コンタクトホールの内側にチタン層を形成する工程を含み、当該チタン層の内側に前記窒化チタン層を形成するものとすることができる。このようにコンタクトホールの内側にチタン層を形成することで、まずチタンの自己配向性に起因して(001)面方位に配向したチタン層が形成される。そして、当該チタン層の内側に窒化チタン層を形成するものとすれば、チタン層の(001)面と窒化チタン層の配向面とがエピタキシャルライクに格子マッチングすることで、当該窒化チタン層の単一配向性を一層高めることが可能となる。
前記窒化チタン層を形成する工程は、当該窒化チタン層をロングスロースパッタ法により成膜する工程を含むものとすることができる。ロングスロースパッタ法を用いて窒化チタン層を成膜することで、当該窒化チタン層の単一配向性を一層高めることが可能となる。なお、上記ロングスロースパッタ法において、成膜面とターゲットとの距離を60nm〜90nm程度としてスパッタを行うものとすることができる。
前記第1電極を形成する前に、前記コンタクトプラグ上若しくは前記チタン層上に、酸素に対するバリア性を示すバリア層を形成する工程を含むものとすることができる。このようなバリア層を形成することで、基板に形成されるコンタクトプラグ等が酸化されることを防止ないし抑制することが可能となる。なお、バリア層としては、例えばTi(1-x)Al(0<x≦0.3、0<y)で表される化合物よりなるものを採用することができる。
なお、第1電極及び第2電極としては、例えばイリジウム、白金、ルテニウム、酸化イリジウム、酸化ルテニウム、白金合金のいずれかからなるものを採用することができる。
また、強誘電体層としては、例えばチタン酸ジルコン酸鉛(Pb(Zr,Ti)O、以下PZTと略記)をはじめとするペロブスカイト型酸化物や、SrBiTa等のビスマス層状化合物を採用することができる。
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
[強誘電体メモリ装置]
図1は、本発明の製造方法を用いて製造された強誘電体メモリ装置100の一実施の形態を模式的に示す断面図である。図1に示すように、強誘電体メモリ装置100は、半導体基板10の上方に、強誘電体キャパシタ30と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含んで構成されている。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1および第2不純物領域17,19とを含んでいる。また、プラグ20はスイッチングトランジスタ18と電気的に接続されており、隣接するトランジスタ(図示略)とは、素子分離領域16で分離されている。
強誘電体キャパシタ30は、下地層12と、下地層12上に積層された第1電極32と、第1電極32上に積層された強誘電体層34と、強誘電体層34上に積層された第2電極36と、を含んでいる。また、この強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上に設けられている。
プラグ20は、第2不純物領域19の上に形成されており、開口部(コンタクトホール)24内に設けられたプラグ導電層22を含んで構成されている。プラグ導電層22は、例えばタングステン,モリブデン,タンタル,チタン,ニッケルなどの高融点金属からなり、タングステンからなることが好ましい。なお、開口部24の内面には単一配向性を有する窒化チタン層23が形成され、当該窒化チタン層23の内側にプラグ導電層22が充填されてコンタクトプラグ20を構成している。
下地層12は、プラグ20のプラグ導電層22と電気的に導通するように、当該プラグ20上に形成された窒化チタン層12aと、窒化チタン層12a上に積層されたバリア層14とを含んで構成されている。窒化チタン層12aは、(001)面方位に配向したチタン層を窒化処理してなるもので、(111)面方位に配向性を有して構成されている(図2参照)。
一方、バリア層14は、結晶質を含み、導電性を有するとともに、酸素バリア性を有する材料からなるのであれば特に限定されないが、その結晶質が(111)配向を有することが好ましい。バリア層14の上方に、バリア層14の結晶配向を反映した結晶配向を有する第1電極32を形成することができるため、第1電極32の結晶配向を(111)配向にすることができるからである。そのようなバリア層14の構成材料としては、例えば、TiAlN,TiAl,TiSiN,TiN,TaN,TaSiNを挙げることができ、なかでも、チタン、アルミニウム、および窒素を含む層(TiAlN)であることがより好ましい。
なお、バリア層14がTiAlNからなる場合、バリア層14におけるチタン,アルミニウム,窒素の組成(原子比)は、バリア層14の組成を化学式Ti(1−x)Alで表すとき、0<x≦0.3であり、且つ0<yであるのがより好ましい。
また、成膜時に、バリア層14の結晶配向を反映した結晶配向を有する第1電極32をバリア層14の上方に形成するためには、バリア層14の膜厚は20nm〜200nmであることが好ましく、さらには50nm〜100nmであることがより好ましい。
次に、第1電極32は白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属、若しくはこれらの酸化物、或いは合金からなることができ、好ましくは白金またはイリジウムからなり、より好ましくはイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。第1電極32が結晶質である場合、第1電極32の結晶配向とバリア層14との結晶配向は互いに接する界面においてエピタキシャルの方位関係となることが好ましい。この場合、強誘電体層34の結晶配向と、第1電極32との結晶配向も互いに接する界面においてエピタキシャルの方位関係となることが好ましい。
例えば、バリア層14が立方晶系に属し、その結晶配向が(111)配向である場合、あるいはバリア層14が六方晶系に属し、その結晶配向が(001)配向である場合、第1電極32の結晶配向が(111)配向であることが好ましい。この構成によれば、第1電極32上に強誘電体層34を形成する際に、強誘電体層34の結晶配向を(111)配向にすることが容易になる。
強誘電体層34は、強誘電体材料を含んで構成されている。この強誘電体材料は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。ここで、Pbの一部をLaに置換することもできる。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、W、Ca、Sr、およびMgのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体材料としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)が挙げられる。
なかでも、強誘電体層34の材料としてはPZTが好ましく、この場合、素子の信頼性の観点から、第1電極32はイリジウムであるのがより好ましい。
また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となる。この場合、c軸と直交するa軸配向成分が同時に存在するため、PZTをc軸配向させたときは、このa軸配向成分が分極反転に寄与しないため、強誘電特性が損なわれるおそれがある。これに対して、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより、a軸を基板法線から一定の角度だけオフした方向に向けることができる。すなわち分極軸が基板法線方向の成分をもつようになるため、分極反転に寄与させることができる。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなるものとすることができ、あるいは、アルミニウム,銀,ニッケル等からなるものとすることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
このような構成を具備した本実施の形態の強誘電体メモリ装置100の強誘電体キャパシタ30においては、コンタクトプラグ20が単一配向性を具備した窒化チタン層23の内側に形成されているため、その結晶粒が改善され、窒化チタン層12aの形成面が平坦化される。その結果、窒化チタン層12aの結晶配向性が向上し、その上のバリア層14、第1電極32、ひいては強誘電体層34の結晶配向性を向上させることが可能となる。
具体的には、図2に示すように(100)面方位に配向した窒化チタン層23を開口部24の内面に形成し、この内側にプラグ導電層22を形成してプラグ20としている。この場合、プラグ20は、窒化チタン層23の表面構造を反映してエピライクに(100)面方位に配向する。この面方位で配向したプラグ20は、結晶粒がきめ細かになり、結晶構造が不明瞭となる。これによってプラグ20の表面の平坦性が向上し、下地層12の窒化チタン層12aの(111)面方位の結晶配向性が向上することとなるのである。
なお、窒化チタン層23を(111)面方位で配向させた場合も、プラグ20は(111)面方位に配向し、結晶粒の改善ひいては表面の平坦性向上を図ることが可能となる。
また、図3に示すように、開口部24の内面にチタン層25を形成し、当該チタン層25の内面に窒化チタン層23を形成するものとしてもよい。これにより、窒化チタン層23の単一配向性を高めることが可能となる。
[強誘電体メモリ装置の製造方法]
次に、図1に示した強誘電体メモリ装置100の製造方法の一例について、図面を参照して説明する。図4(a)〜図4(d)、図5(a)〜図5(c)、および図6(a)〜図6(c)は、それぞれ図1の強誘電体メモリ装置100の一製造工程を模式的に示す断面図である。なお、図4〜図6においては、図1の強誘電体メモリ装置100のうち一部構成を省略する場合があり、省略した構成の詳細は図1を参照するものとする。
本態様の強誘電体メモリ装置100の製造方法は、基板10上にトランジスタ(能動素子)18を形成する工程と、トランジスタ18を含む基板10上に層間絶縁膜26を形成する工程と、層間絶縁膜26にコンタクトホール24を形成する工程と、コンタクトホール24の内側に単一配向性を有した窒化チタン層23を形成する工程と、窒化チタン層23の内側にプラグ20を形成する工程と、プラグ20の表面を研磨する工程と、プラグ20の上方に下地層12を形成する工程と、下地層12の上方に第1電極(下部電極)32と、強誘電体層34と、第2電極(上部電極)36とを積層する工程とを含むものである。なお、下地層12の形成工程においては、プラグ20を含む層間絶縁膜26の上方にチタン層112aを形成する工程と、チタン層112aを窒化チタン層12aに変化させる工程と、窒化チタン層12a上にバリア層14を形成する工程とを含むものである。
まず、図4(a)に示すように、基板10にトランジスタ(能動素子)18、ソース/ドレイン領域である第1および第2不純物領域17,19(一部図示略)を形成し、該トランジスタ18を含む基板10上に層間絶縁膜26を形成する。
次に、図4(b)に示すように、層間絶縁膜26にドライエッチング等により開口部(コンタクトホール)24を形成する。ここで、後の工程の窒化チタン層形成に先立って、開口部24の内面にはアンモニアプラズマ処理を施すものとしている。このようなアンモニアプラズマ処理により、窒化チタン層23の単一配向性が高まることとなる。
具体的には、アンモニアガスのプラズマを励起して、これを開口部24の内面に照射するものとしている。このようなアンモニアプラズマ処理の条件としては、例えばチャンバ内に導入されるアンモニアのガス流量を350sccm、チャンバ内の圧力を1Torr、基板温度を400℃、基板に供給される13.56MHzの高周波電源のパワーを100W、プラズマ発生領域に供給される350kHzの高周波電源のパワーを55W、電極と基板間の距離を350mils、プラズマ照射時間を60秒に設定して行うものとした。
アンモニアプラズマ処理の後、図4(c)に示すように、開口部24の内面に窒化チタン層23を形成する。ここでは、ロングスロースパッタ法により成膜するものとしている。具体的には、チタンのターゲットを用い、窒素とアルゴン雰囲気下、基板と当該ターゲットとの間の距離を60nm〜90nm程度としてスパッタを行った。基板加熱温度は150℃、成膜パワーは1.5kW、トータルガス流量は50sccm、ガス流量比はN2/(N2+Ar)=16%の条件とした。このようなロングスロースパッタ法により、(100)面方位に単一配向した窒化チタン層23を好適に成膜することができる。例えば(100)面方位の配向率は90%以上(具体的には98.6%)程度とされる。なお、ここでいう単一配向とは、その配向が90%以上のことをいう。
次に、図4(d)に示すように、開口部24の内面に形成した窒化チタン層23によって形成される開口部(コンタクトホール)23aの内側に、トランジスタ18と導通するプラグ導電層22を埋め込んでプラグ20を形成する。プラグ導電層22の埋め込みは、例えばCVD法またはスパッタリング法を用いて行なうことができ、絶縁層26の上面に積層されたプラグ導電層22を、例えば化学的機械研磨により除去して、プラグ20が形成される。なお、層間絶縁膜26はシリコン酸化膜からなるもので、プラグ導電層22はタングステンからなるものである。なお、本実施形態では、プラグ20を含む層間絶縁膜26に対して、アンモニアプラズマ処理を施すものとしている。
次に、図5(a)に示すように、絶縁層26およびプラグ20上にチタン層112aを成膜する。チタン層112aの成膜方法としては、例えば、スパッタリング法やCVD法が挙げられる。チタン層は一般に、自己配向性が高く、スパッタリング法やCVD法によって成膜されて、(001)配向を有する六方最密構造の層を構成する。したがって、チタン層112aは、自己配向性により(001)配向を示す。
続いて、形成したチタン層112aに対して窒化処理を施すことで、当該チタン層112aを窒化チタン層12aに変化させる(図5(b))。具体的には、窒素を含む雰囲気下で熱処理(500℃〜650℃)を施すことで、チタン層112aを窒素化している。ここで、熱処理の温度が650℃を超えると、トランジスタ18の特性に影響を及ぼすことがあり、一方、熱処理の温度が500℃未満であると、チタン層112aの窒化に要する時間が長くなりすぎるため、好ましくない。なお、形成される窒化チタン層12aは(111)配向に変化する。
さらに、図5(c)に示すように、窒化チタン層12a上にバリア層14を形成する。これにより、窒化チタン層12aの(111)配向を反映した、(111)配向を有するバリア層14を形成することができる。すなわち、窒化チタン層12aとバリア層14との界面において、窒化チタン層12aの格子構造とバリア層14の格子構造とがマッチングすることにより、エピタキシャル様にバリア層14が窒化チタン層12a上に成膜される。
バリア層14の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。上述したように、バリア層14は結晶質であるのが好ましく、(111)配向であるのがより好ましい。例えば、チタン,アルミニウム,および窒素を含む層からなるバリア層14を形成する場合、バリア層14は、(111)配向を有するTiAlNからなることができる。バリア層14が(111)配向を有することにより、第1電極32の結晶配向を(111)配向にすることができる。これにより、第1電極32上に形成される強誘電体層34を(111)配向にすることができる。
上述したように、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向は(111)配向であるのが好ましい。よって、バリア層14の結晶配向を(111)配向にすることにより、第1電極32および強誘電体層34ともに(111)配向にすることができるため、ヒステリシス特性に優れた強誘電体キャパシタ30を得ることができる。なお、バリア層14を成膜する際の基板温度は特に限定されず、例えば、室温から500℃の間で適宜選択可能である。
次いで、図6(a)に示すように、バリア層14上に第1電極32を形成する。ここで、第1電極32を結晶質のバリア層14上に形成することにより、第1電極32の結晶性が著しく向上し、かつ、バリア層14の結晶配向を第1電極32に反映させることができる。例えば、バリア層14の結晶配向が(111)配向である場合、第1電極32を(111)配向に形成することができる。第1電極32の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。
次いで、図6(b)に示すように、第1電極32上に強誘電体層34を形成する。ここで、強誘電体層34を第1電極32上に形成することにより、第1電極32の結晶配向を強誘電体層34に反映させることができる。例えば、第1電極32の少なくとも一部が(111)配向を有する結晶質である場合、バリア層14の結晶配向を(111)配向に形成することができる。強誘電体層34の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スピンオン法,スパッタリング法,MOCVD法が挙げられる。
次いで、図6(c)に示すように、強誘電体層34上に第2電極36を形成する。第2電極36の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。その後、所定のパターンのレジスト層を第2電極36上に形成し、このレジスト層をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、スタック型の強誘電体キャパシタ30を含む強誘電体メモリ装置100が得られる(図1参照)。この強誘電体メモリ装置100に含まれる強誘電体キャパシタ30は、バリア層14上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有するものである。
以上説明したような本態様の強誘電体メモリ装置100の製造方法によれば、以下の作用効果を有する。
まず、強誘電体キャパシタ30とトランジスタ18とを接続するコンタクトプラグ20を形成するのに先立って、コンタクトホール24内に単一配向性を具備した窒化チタン層23を形成したため、当該プラグ20の結晶成長モードが変化し、よりきめ細かな結晶粒を得ることができ、ひいては研磨後の当該プラグ20の上面を平坦にすることが可能となった。このようにプラグ20上面の平坦性が増すと、プラグ20の上方に形成される第1電極32の配向性を高めることが可能となり、ひいては強誘電体層34の配向性を高めることが可能となった。その結果、本態様の製造方法により強誘電体特性に優れた強誘電体メモリ装置100を製造することが可能となる。
なお、プラグ20の上面の平坦性が増すことで、本実施形態では、チタン層112aの自己配向性を高めることが可能となる。その結果、当該チタン層112aの(001)面方位の結晶配向性が高まり、これを窒化チタン層12aとした場合には(111)面方位の結晶配向性が高まる。したがって、当該窒化チタン層12a上のバリア層14の(111)面方位の結晶配向性も高まり、ひいては第1電極32の(111)面方位の結晶配向性も高めることが可能となるのである。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限られるものではない。
例えば、図3に示したように開口部24の内面にチタン層25を形成した後、窒化チタン層23を形成するものとしても良い。この場合、チタンは自己配向性に優れ、形成されるチタン層25は(001)面方位に配向性を示し、当該配向したチタン層25の内面に形成される窒化チタン層23は、その結晶構造を反映して(111)面方位に配向することとなる。このような窒化チタン層23の内側にプラグ20を形成した場合も、上記と同様に、当該プラグ20の結晶成長モードが変化し、よりきめ細かな結晶粒を得ることができ、ひいては研磨後の当該プラグ20の上面を平坦にすることが可能となる。
本発明の一実施の形態の強誘電体メモリ装置を模式的に示す断面図。 図1の強誘電体メモリ装置の要部について配向態様を模式的に示す断面図。 強誘電体メモリ装置の一変形例について配向態様を模式的に示す断面図。 図1の強誘電体メモリ装置の一製造工程を模式的に示す断面図。 図4に続く強誘電体メモリ装置の一製造工程を模式的に示す断面図。 図5に続く強誘電体メモリ装置の一製造工程を模式的に示す断面図。
符号の説明
10…半導体基板、12…下地層、12a…窒化チタン層、18…トランジスタ(能動素子)、20…コンタクトプラグ、24…開口部(コンタクトホール)、26…層間絶縁膜、32…第1電極(下部電極)、34…強誘電体層、36…第2電極(上部電極)

Claims (5)

  1. 基板に能動素子を形成する工程と、
    前記基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜にコンタクトホールを形成する工程と、
    前記コンタクトホールの内側に、前記層間絶縁膜に接するように(100)面方位に単一配向した窒化チタン層を形成する工程と、
    前記窒化チタン層の内側に、前記能動素子と電気的に導通するコンタクトプラグを形成する工程と、
    前記コンタクトプラグの表面を研磨する工程と、
    前記コンタクトプラグの上方に、当該コンタクトプラグと電気的に導通する第1電極を形成する工程と、
    前記第1電極上に強誘電体層を形成する工程と、
    前記強誘電体層上に第2電極を形成する工程と、
    を含むことを特徴とする強誘電体メモリ装置の製造方法。
  2. 前記コンタクトプラグの表面を研磨した後、当該コンタクトプラグ上にチタン層を形成する工程を含み、当該チタン層の上方に前記第1電極を形成することを特徴とする請求項1に記載の強誘電体メモリ装置の製造方法。
  3. 前記窒化チタン層を形成する前に、前記コンタクトホールの内面に対してアンモニアプラズマ処理を施すことを特徴とする請求項1又は2に記載の強誘電体メモリ装置の製造方法。
  4. 前記窒化チタン層を形成する工程において、当該窒化チタン層をロングスロースパッタ法により成膜することを特徴とする請求項1ないしのいずれか1項に記載の強誘電体メモリ装置の製造方法。
  5. 前記コンタクトプラグを形成する工程において、当該コンタクトプラグが単一配向性を有して形成されることを特徴とする請求項1ないしのいずれか1項に記載の強誘電体メモリ装置の製造方法。
JP2006069097A 2006-03-14 2006-03-14 強誘電体メモリ装置の製造方法 Expired - Fee Related JP4802781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006069097A JP4802781B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069097A JP4802781B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007250633A JP2007250633A (ja) 2007-09-27
JP4802781B2 true JP4802781B2 (ja) 2011-10-26

Family

ID=38594640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069097A Expired - Fee Related JP4802781B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置の製造方法

Country Status (1)

Country Link
JP (1) JP4802781B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218199A (ja) * 2002-01-22 2003-07-31 Hitachi Ltd 半導体装置の製造方法
JP2004146772A (ja) * 2002-03-18 2004-05-20 Fujitsu Ltd 半導体装置及びその製造方法
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2006060107A (ja) * 2004-08-23 2006-03-02 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007250633A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JP4320679B2 (ja) 強誘電体メモリ装置の製造方法
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
JP4600322B2 (ja) 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
US7485473B2 (en) Methods for forming semiconducting device with titanium nitride orientation layer
US7781813B2 (en) Ferroelectric memory device and method for manufacturing ferroelectric memory device
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP4802777B2 (ja) 半導体装置及びその製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP2008205114A (ja) 強誘電体メモリ装置の製造方法
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP2009076571A (ja) 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP4683224B2 (ja) 強誘電体メモリの製造方法
JP2008227217A (ja) 強誘電体キャパシタの製造方法
JP2007258549A (ja) 強誘電体メモリおよびその製造方法
JP2009302333A (ja) 強誘電体メモリ装置の製造方法
JP2007250776A (ja) 強誘電体メモリおよびその製造方法
JP2009076573A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Ref document number: 4802781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees