JP4730541B2 - 強誘電体メモリおよびその製造方法 - Google Patents

強誘電体メモリおよびその製造方法 Download PDF

Info

Publication number
JP4730541B2
JP4730541B2 JP2006071291A JP2006071291A JP4730541B2 JP 4730541 B2 JP4730541 B2 JP 4730541B2 JP 2006071291 A JP2006071291 A JP 2006071291A JP 2006071291 A JP2006071291 A JP 2006071291A JP 4730541 B2 JP4730541 B2 JP 4730541B2
Authority
JP
Japan
Prior art keywords
layer
orientation
titanium
ferroelectric
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006071291A
Other languages
English (en)
Other versions
JP2007250774A (ja
Inventor
博明 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006071291A priority Critical patent/JP4730541B2/ja
Publication of JP2007250774A publication Critical patent/JP2007250774A/ja
Application granted granted Critical
Publication of JP4730541B2 publication Critical patent/JP4730541B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、強誘電体メモリおよびその製造方法に関する。
強誘電体メモリ(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリを構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
特開2000−277701号公報
本発明の目的は、強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供することである。
本発明にかかる強誘電体メモリのひとつの製造方法は、(a)基板上に絶縁層を形成する工程と、(b)前記絶縁層を貫通するコンタクトホールを設ける工程と、(c)前記コンタクトホールの側面、前記コンタクトホールの底面、および前記絶縁層上に第1の配向制御層を形成する工程と、(d)前記第1の配向制御層上に導電層を成膜する工程と、(e)前記絶縁層上の前記第1の配向制御層が露出するように、前記導電層を研磨する工程と、(e−1)前記工程(e)の後に、前記絶縁層上の前記第1の配向制御層上、および前記コンタクトホール上の前記導電層上に第1バリア層を形成する工程と、(f)前記第1バリア層上に第1電極を形成する工程と、(g)前記第1電極上に強誘電体層を形成する工程と、(h)前記強誘電体層上に第2電極を形成する工程と、を含み、前記工程(e)は、研磨により露出された前記絶縁層上の前記第1の配向制御層の高さと、研磨された前記コンタクトホール上の前記導電層の高さとを同じにするものである。
上記の本発明にかかる強誘電体メモリのひとつの製造方法において、前記第1の配向制御膜は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、前記第1バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である。
上記の本発明にかかる強誘電体メモリのひとつの製造方法において、前記第1の配向制御層は、第2の配向制御層と、第2バリア層と、を有し、前記工程(c)は、前記第2の配向制御層を形成する工程と、前記第2の配向制御層上に前記第2バリア層を形成する工程と、を含み、前記第2の配向制御層は、チタンの窒化物またはチタンおよびアルミニウムの窒化物を含み、前記第2バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であり、前記第2の配向制御層よりも厚く形成される。
本発明にかかる強誘電体メモリのひとつは、基板と、前記基板上に設けられた絶縁層と、前記絶縁層を貫通するコンタクトホールと、前記コンタクトホールの側面、前記コンタクトホールの底面、および前記絶縁層上に設けられた第1の配向制御層と、前記コンタクトホール内の前記第1の配向制御層の内側に設けられた導電層と、前記絶縁層上の前記第1の配向制御層上、および前記導電層上に設けられた第1バリア層と、前記第1バリア層上に設けられた第1電極と、前記第1電極上に設けられた強誘電体層と、前記強誘電体層上に設けられた第2電極と、を含み、前記第1の配向制御層の高さと前記導電層の高さとが同じであり、前記第1のバリア層における結晶の配向性、前記第1電極における結晶の配向性、および前記強誘電体層における結晶の配向性が同じである。
上記の本発明にかかる強誘電体メモリのひとつは、前記第1の配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、前記第1バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である。
上記の本発明にかかる強誘電体メモリのひとつは、前記第1の配向制御層は、第2の配向制御層と、前記第2の配向制御層上に設けられた第2バリア層と、を含み、前記第2の配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、前記第2バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であり、前記第2バリア層の厚さは、少なくとも前記コンタクトホール内において、前記第2の配向制御層の厚さよりも厚い。
本発明にかかる強誘電体メモリの製造方法は、
(a)絶縁層を形成する工程と、
(b)前記絶縁層を貫通するコンタクトホールを設ける工程と、
(c)前記コンタクトホールの側面および底面と、前記絶縁層の上方に配向制御層を形成する工程と、
(d)前記配向制御層の上方に導電層を成膜する工程と、
(e)前記絶縁層の上方において前記配向制御層が露出するように、前記導電層を研磨する工程と、
(f)前記配向制御層の上方に第1電極を形成する工程と、
(g)前記第1電極の上方に強誘電体層を形成する工程と、
(h)前記強誘電体層の上方に第2電極を形成する工程と、
を含む。
本発明にかかる強誘電体メモリの製造方法によれば、配向制御層を形成した後に第1電極および強誘電体層を形成することにより、配向制御層の結晶構造が反映された第1電極および強誘電体層を形成することができる。すなわち、所定の結晶配向を有する配向制御層を形成することにより、所望の結晶配向を有する強誘電体層を形成することができる。これにより、ヒステリシス特性に優れた強誘電体メモリを得ることができる。
本発明にかかる強誘電体メモリの製造方法において、
前記配向制御層は、チタンの窒化物を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)は、
(c1)前記チタン層を形成する工程と、
(c2)前記チタン層を窒化する工程と、
を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c2)は、窒素を含有する雰囲気で前記チタン層を加熱することにより窒化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c1)の前に、アンモニアガスのプラズマを励起して、前記チタン層の形成領域の表面に、当該プラズマを照射することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記配向制御層は、チタンおよびアルミニウムの窒化物を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)は、
(c1)前記チタンアルミニウム層を形成する工程と、
(c2)前記チタンアルミニウム層を窒化する工程と、
を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c2)は、窒素を含有する雰囲気で前記チタンアルミニウム層を加熱することにより窒化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c1)の前に、アンモニアガスのプラズマを励起して、前記チタンアルミニウム層の形成領域の表面に、当該プラズマを照射することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(e)と(f)の間に、前記配向制御層の上方に第1バリア層を形成する工程をさらに含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記第1バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)と(d)の間に、前記コンタクトホールの側面および底面と、前記絶縁層の上方に第2バリア層を形成する工程をさらに含み、
前記工程(e)では、前記絶縁層の上方において前記配向制御層または前記第2バリア層が露出するように、前記導電層を研磨することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記第2バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(e)では、化学的機械的研磨(CMP)によって前記導電層を研磨することができる。
本発明にかかる強誘電体メモリは、
絶縁層と、
前記絶縁層を貫通するコンタクトホールと、
前記コンタクトホールの側面および底面と、前記絶縁層の上方に形成された配向制御層と、
前記コンタクトホール内の配向制御層の内側に形成された導電層と、
前記導電層の上方に形成された第1電極と、
前記第1電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第2電極と、
を含むことができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層および前記導電層と前記第1電極との間に形成された第1バリア層をさらに含むことができる。
本発明にかかる強誘電体メモリにおいて、
前記コンタクトホール内における前記配向制御層と前記導電層との間と、前記コンタクトホール以外の領域における前記配向制御層の上面とに形成された第2バリア層をさらに含むことができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶は、前記第1電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第1電極、および前記強誘電体層の結晶は、(111)配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第1バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶および前記第1バリア層の結晶は、前記第1電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第1バリア層、前記第1電極、および前記強誘電体層の結晶は、(111)配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物であり、
前記第1バリア層は、チタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第2バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶および前記第2バリア層の結晶は、前記第1電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第2バリア層、前記第1電極、および前記強誘電体層の結晶は、(111)配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物であり、
前記第2バリア層は、チタンの窒化物またはチタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリにおいて、
前記導電層と電気的に接続されたスイッチングトランジスタをさらに含むことができる。
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
1.強誘電体メモリ
図1は、本実施の形態の強誘電体メモリ100を模式的に示す断面図である。図1に示すように、強誘電体メモリ100は、強誘電体キャパシタ30と、配向制御層12と、プラグ20と、第1バリア層25と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含む。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1不純物領域17および第2不純物領域19とを含む。また、プラグ(導電層)20はスイッチングトランジスタ18と電気的に接続されている。強誘電体キャパシタ30とトランジスタ18との間には絶縁層26が形成されている。絶縁層26の材質は、特に限定されないが、たとえば酸化シリコンからなることができる。
強誘電体キャパシタ30は、第1バリア層25の上に設けられた第1電極32と、第1電極32の上に設けられた強誘電体層34と、強誘電体層34の上に設けられた第2電極36とを含む。また、この強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上に設けられている。このプラグ20は、第2不純物領域19の上方に形成されている。プラグ20は、絶縁層26を貫通するコンタクトホール22内を埋めるように形成されている。プラグ20は例えば、タングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属からなり、素子の信頼性の観点からタングステンからなることが好ましい。なお、配向制御層12、第1バリア層25、第1電極32、および強誘電体層34は、少なくとも一部が結晶質であることができる。
配向制御層12は、プラグ20と第2不純物領域19との間、プラグ20と絶縁層26との間、および第1バリア層25と絶縁層26との間に形成されている。即ち、配向制御層12は、コンタクトホール22の側面および底面と、絶縁層26の上に形成されている。この配向制御層12は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも配向制御性の高いTiNからなることが好ましい。
第1バリア層25は、プラグ20上、および配向制御層12上に形成されている。第1バリア層25は、酸素バリア機能を有する。第1バリア層25は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも酸素バリア性の高いTiAlNからなることが好ましい。また第1バリア層25は、第1電極32の密着性を向上させることもできる。
第1電極32はイリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくは素子の信頼性の高いイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。
強誘電体層34は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、およびWのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)等のペロブスカイト型酸化物やビスマス層状化合物が挙げられる。中でも、強誘電体層34の材料としてはPZTが好ましい。
また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となるが、c軸と直交するa軸配向成分が同時に存在してしまうことがある。このa軸配向成分は分極反転に寄与しないため、a軸配向成分の存在によって素子の強誘電特性が損なわれるおそれがある。この場合、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより、a軸配向成分を分極反転に寄与させることができる。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム,銀,ニッケルなどからなることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
次に、配向制御層12の配向制御機能について説明する。
配向制御層12は、結晶質であり、所望の結晶配向を有する。したがって、第1バリア層25は、配向制御層12上に形成されているため、その材質が結晶質である場合に配向制御層12の結晶配向の影響を受けて、配向制御層12と等しい配向を有することができる。本実施の形態によれば、配向制御層12および第1バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。即ち、配向制御層12が良好な結晶質の(111)配向を有することにより、第1バリア層25についても良好な結晶質の(111)配向にすることができる。
第1電極32は、第1バリア層25上に形成されているため、その材質が結晶質である場合に第1バリア層25の結晶配向の影響を受けて、第1バリア層25と等しい配向を有することができる。即ち、第1電極32は、配向制御層12の上方に形成されているため、配向制御層12の結晶配向の影響を受けて、配向制御層12と等しい配向を有することができる。本実施の形態よれば、配向制御層12および第1バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。よって、第1電極32の結晶配向を容易に(111)配向にすることができる。即ち、配向制御層12および第1バリア層25が良好な結晶質の(111)配向を有することにより、第1電極32についても良好な結晶質の(111)配向にすることができる。また、第1電極32とプラグ20との間に第1バリア層25を設けることにより、第1電極32および強誘電体層34がプラグ20の結晶配向から受ける影響を低減することができる。
強誘電体層34は、第1電極32上に形成されているため、その材質が結晶質である場合に第1電極32の結晶配向の影響を受けて、第1電極32と等しい配向を有することができる。即ち、強誘電体層34は、配向制御層12および第1バリア層25の上方に形成されているため、配向制御層12および第1バリア層25の結晶配向の影響を受けて、配向制御層12および第1バリア層25と等しい配向を有することができる。本実施の形態よれば、配向制御層12および第1バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。また、同様に第1電極32は、たとえば白金やイリジウム等の上述した材質からなる場合に(111)配向を有することができる。よって、強誘電体層34の結晶配向を容易に(111)配向にすることができる。即ち、配向制御層12、第1バリア層25、および第1電極32が良好な結晶質の(111)配向を有することにより、強誘電体層34についても良好な結晶質の(111)配向にすることができる。
強誘電体層34は、上述したように、ペロブスカイト型酸化物やビスマス層状化合物からなることができ、その結晶配向が(111)配向であることが望ましい。本実施の形態において強誘電体層34は、配向制御層12、第1バリア層25、および第1電極32の上方に形成されることによって、容易に(111)配向を有することができる。よって、強誘電体メモリ100は、優れたヒステリシス特性を得ることができる。
このように、配向制御層12は、所定の配向の結晶を有することにより、その上方に設けられている強誘電体層34の配向を制御することができる。また、配向制御層12は、配向を制御すると同時に、プラグ20の拡散および酸化を防止することができ、ひいてはプラグ20の低抵抗化を図ることができる。
2.強誘電体メモリの製造方法
次に、図1に示す強誘電体メモリ100の製造方法について、図面を参照して説明する。図2〜図10はそれぞれ、図1に示される強誘電体メモリ100の一製造工程を模式的に示す断面図である。
まず、図2に示すように、トランジスタ18および素子分離領域16を形成する。より具体的には、半導体基板10にトランジスタ18、素子分離領域16を形成し、その上に絶縁層26を積層する。トランジスタ18、素子分離領域16、および絶縁層26は、公知の方法を用いて形成することができる。
次に、図3に示すように、絶縁層26を貫通するようにコンタクトホール22を設ける。コンタクトホール22は、たとえば第2不純物領域19上に設けることができる。フォトリソグラフィ技術を適用してコンタクトホール22を形成してもよい。具体的には、絶縁層26の一部を開口するようにレジスト層(図示せず)を形成し、レジスト層の開口領域をエッチングすることによってコンタクトホール22を形成することができる。
次に、配向制御層12a(図6参照)を形成する。まず、図4に示すように、アンモニアガスのプラズマを励起して、配向制御層12aが形成される領域の表面14sに、当該プラズマを照射する(以下、「アンモニアプラズマ処理」とする)。このアンモニアプラズマ処理により、表面14sが−NHで終端され、後述する工程で金属層14aを成膜する際に、金属層14aを構成する原子が表面14s上でマイグレーションし易くなる。その結果、金属層14aの構成原子がその自己配向性に起因して、規則的な配列(ここでは最密充填)になるように促進され、結晶配向性に優れた金属層14aを成膜することができると推測される。また、後述する研磨処理の前にアンモニアプラズマ処理を行うことにより、上述したようなアンモニアプラズマ処理の効果をより高めることができる。
次いで、図5に示すように、チタン層またはチタンアルミニウム層からなる金属層14aを成膜する。この金属層14aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。また、金属層14aを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気(例えば、アルゴン)中で、スパッタリング法により金属層14aを形成することができる。この場合、金属層14aを成膜する際の基板温度は、配向制御層12が(111)配向を有する点で、室温から400℃の間であることが好ましく、100〜400℃の間がより好ましく、100〜300℃の間がさらに好ましい。また、金属層14aとしてチタンアルミニウム層を適用する場合には、構成元素として、チタンを70原子%以上含むことが好ましく、例えば、チタンを70〜90原子%、アルミニウムを30〜10原子%含むことが好ましい。ここで、チタンアルミニウム層がチタンを70原子%以上含むことにより、後述する窒化工程において、(111)配向を有する配向制御層12aを得ることができる。
ここで、(111)配向性を有する配向制御層12aが得られる理由としては、以下のとおりである。まず金属層14aがチタンを70原子%以上含む場合、金属層14aを構成するTiまたはTiAlがその自己配向性が強く発現する。金属層14aは、この自己配向性により(001)配向の結晶を有する。このため、後述する窒化工程により、金属層14aのTiまたはTiAlが(001)配向を有する状態のまま、その隙間に窒素原子が入り込み、(111)配向を有する配向制御層12aを得ることができると推測される。なお、チタン層およびチタンアルミニウム層においては、チタンの割合が大きい程、自己配向性が高いため、チタン層を適用することによって最も配向性の優れた配向制御層12を得ることができ、ひいては強誘電体層34の配向性を良好にすることができる。また、上述したように、表面14sにアンモニアプラズマ処理を施した後にチタン層またはチタンアルミニウム層からなる金属層14aを成膜することにより、配向性に優れた金属層14aを得ることができる。
次いで、図6に示すように、金属層14aを窒化して、窒化物からなる結晶質の配向制御層12aを形成する。金属層14aの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で金属層14aをアニールすることにより、金属層14aを窒化する方法が挙げられる。窒素を含む雰囲気は、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは金属層14aの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、金属層14aの結晶配向を保持した状態で、金属層14aを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。これにより、配向制御層12aを得ることができる。より具体的には、アニールは、350〜650℃で行なうのがより好ましく、500〜650℃で行なうのがさらに好ましい。
ここで金属層14aがチタンおよびアルミニウムを含む場合、配向制御層12aは、チタンおよびアルミニウムの窒化物(例えばTiAlN)であることができ、金属層14aがチタンを含む場合(例えばTi)、配向制御層12aは、チタンの窒化物(例えばTiN)であることができる。TiおよびTiAlは六方晶に属し、(001)配向である。また、この金属層14aを窒化して得られた配向制御層12aは面心立方晶のTiNまたはTiAlNからなり、TiNおよびTiAlNは、原料であるTiまたはTiAl(金属層14a)の配向性に影響されて、(111)配向となる。
次に、図7に示すように、コンタクトホール22に導電性材料を埋め込むことにより、導電層20aを形成する。導電層20aの埋め込みは例えば、CVD法またはスパッタリング法を用いて行なうことができる。
次に、図8に示すように、導電層20aを研磨してプラグ20を形成する。本実施の形態では、絶縁層26の上方において配向制御層12aの上面が露出するように、導電層20aの一部を研磨および除去する。研磨工程では、化学的機械的研磨(CMP:Chemical Mechanical Polishment)法による工程を適用することができる。ここで配向制御層12aは、研磨工程後に露出すればよく、その一部(上部)が研磨されてもよい。これにより、配向制御層12aおよびプラグ20の表面を平坦化することができる。
次に、図9に示すように、プラグ20および配向制御層12aの上面に第1バリア層25aを形成する。第1バリア層25aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第1バリア層25aを配向制御層12a上に形成することにより、配向制御層12aの結晶配向性を第1バリア層25aに反映させることができ、第1バリア層25の結晶性を著しく向上させることができる。
次に、図10に示すように、第1バリア層25a上に第1電極32aを形成する。ここで、第1電極32aを結晶性の第1バリア層25a上に形成することにより、配向制御層12aおよび第1バリア層25aの結晶配向性を第1電極32aに反映させ、第1電極32aの結晶性を著しく向上させることができる。本実施の形態では、配向制御層12aの結晶配向が(111)配向であるため、第1バリア層25aおよび第1電極32aの少なくとも一部を、(111)配向を有する結晶質に形成することができる。
第1電極32aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、CVD法を適用することができる。
次いで、図10に示すように、第1電極32a上に強誘電体層34aを形成する。ここで、強誘電体層34aを第1電極32a上に形成することにより、第1電極32aの結晶配向性を強誘電体層34aに反映させることができる。本実施の形態では、第1電極32aの少なくとも一部が(111)配向を有する結晶質であるため、強誘電体層34aを(111)配向に形成することができる。
強誘電体層34aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法、CVD法、MOCVD(Metal Organic Chemical Vapor Deposition)法などを適用することができる。
次いで、図10に示すように、強誘電体層34a上に第2電極36aを形成する。第2電極36aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。その後、所定のパターンのレジスト層R1を第2電極36a上に形成し、このレジスト層R1をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、第1バリア層25上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有する、スタック型の強誘電体キャパシタ30が得られる(図1参照)。
以上に説明したように、本実施の形態の強誘電体メモリ100の製造方法によれば、結晶質の金属層14aを窒化して、窒化物からなる結晶質の配向制御層12aを形成することにより、配向制御層12aの結晶構造を反映させた第1バリア層25a、第1電極32aおよび強誘電体層34aを形成することができる。すなわち、所定の結晶配向を有する配向制御層12aを形成することにより、所望の結晶配向を有する強誘電体層34aを形成することができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタ30を得ることができる。
3.変形例
以下に、本実施の形態の変形例にかかる強誘電体メモリ200について図面を参照しながら説明する。変形例にかかる強誘電体メモリ200は、第2バリア層29をさらに含む点で、本実施の形態にかかる強誘電体メモリ100と異なる。
3.1.強誘電体メモリ
図11は、変形例にかかる強誘電体メモリ200を模式的に示す断面図である。強誘電体メモリ200は、強誘電体キャパシタ30と、第1バリア層25と、プラグ20と、第2バリア層29と、配向制御層12と、トランジスタ18とを含む。
第2バリア層29は、配向制御層12とプラグ20および第1バリア層25との間に形成される。即ち、第2バリア層29は、第2バリア層29は、コンタクトホール22の側面および底面と、絶縁層26の上に形成されている。第2バリア層29は、第1バリア層25と同様にチタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなることができる。第2バリア層29は、酸素バリア機能を有する。
強誘電体メモリ200の他の構成については、上述した強誘電体メモリ100と同様であるので説明を省略する。
変形例にかかる強誘電体メモリ200によれば、第2バリア層29は、配向制御層12上に形成されているため、その材質が結晶質である場合に配向制御層12の結晶配向の影響を受けて、配向制御層12と等しい配向を有することができる。変形例にかかる強誘電体メモリ200によれば、配向制御層12および第2バリア層29は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。即ち、配向制御層12が良好な結晶質の(111)配向を有することにより、第2バリア層29についても良好な結晶質の(111)配向にすることができる。
第1バリア層25は、第2バリア層29上に形成されているため、その材質が結晶質である場合に第2バリア層29の結晶配向の影響を受けて、第2バリア層29と等しい配向を有することができる。変形例にかかる強誘電体メモリ200によれば、第1バリア層25は、第2バリア層29と同様にチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。即ち、第2バリア層29が良好な結晶質の(111)配向を有することにより、第1バリア層25についても良好な結晶質の(111)配向にすることができる。
第1電極32は、第1バリア層25上に形成されているため、その材質が結晶質である場合に第1バリア層25の結晶配向の影響を受けて、第1バリア層25と等しい配向を有することができる。即ち、第1電極32は、配向制御層12の上方に形成されているため、配向制御層12の結晶配向の影響を受けて、配向制御層12と等しい配向を有することができる。上述したように、配向制御層12、第1バリア層25および第1バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。よって、第1電極32の結晶配向を容易に(111)配向にすることができる。即ち、配向制御層12、第2バリア層29および第1バリア層25が良好な結晶質の(111)配向を有することにより、第1電極32についても良好な結晶質の(111)配向にすることができる。
強誘電体層34は、第1電極32上に形成されているため、その材質が結晶質である場合に第1電極32の結晶配向の影響を受けて、第1電極32と等しい配向を有することができる。即ち、強誘電体層34は、配向制御層12、第2バリア層29、および第1バリア層25の上方に形成されているため、配向制御層12、第2バリア層29、および第1バリア層25の結晶配向の影響を受けて、配向制御層12、第2バリア層29、および第1バリア層25と等しい配向を有することができる。上述したように、配向制御層12、第2バリア層29、および第1バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。また、同様に第1電極32は、たとえば白金やイリジウム等の上述した材質からなる場合に(111)配向を有することができる。よって、強誘電体層34の結晶配向を容易に(111)配向にすることができる。即ち、配向制御層12、第2バリア層29、第1バリア層25、および第1電極32が良好な結晶質の(111)配向を有することにより、強誘電体層34についても良好な結晶質の(111)配向にすることができる。
3.2.強誘電体メモリの製造方法
次に、図11に示す強誘電体メモリ200の製造方法について、図面を参照して説明する。図12〜図16はそれぞれ、図11に示される強誘電体メモリ200の一製造工程を模式的に示す断面図である。
まず、上述した製造方法よりトランジスタ18、絶縁層26および配向制御層12a等を形成した後、図12に示すように、第2バリア層29aを形成する。第2バリア層29aは、第1バリア層25aと同様に反応性スパッタリング等の公知の方法により形成することができる。ここで第2バリア層29aは、配向制御層12aより厚く形成されることができる。第2バリア層29aを厚く形成することにより、後述する導電層20aの研磨工程において、配向制御層12aを確実に絶縁層26上に残すことができる。
次に、図13に示すように、コンタクトホール22に導電性材料を埋め込むことにより、導電層20aを形成する。導電層20aの埋め込みは、たとえばCVD法またはスパッタリング法により行うことができる。
次に、図14に示すように、導電層20aを研磨することにより、プラグ20を形成する。同時に第2バリア層29aを研磨して第2バリア層29bを形成する。配向制御層12aは、上述したように金属層を窒化することにより得られるため、金属層の全体を効率的に窒化するためには厚く形成することはできず、たとえば20nm程度に形成される。このように配向制御層12aが薄い場合には、導電層20aの研磨の際に絶縁層26上の配向制御層12aを研磨し過ぎてしまい、絶縁層26が露出してしまうことがある。
そこで第2バリア層29aを設けることにより、配向制御層12aが薄い場合であっても、配向制御層12aの前に第2バリア層29aが研磨されるため、配向制御層12aの研磨のし過ぎで絶縁層26が露出するのを防ぐことができる。
また、第2バリア層29aは、反応性スパッタリング等により形成されることにより所望の厚さに形成することができる。よって、第2バリア層29aをたとえば100nm程度に厚く形成することにより、配向制御層12aが研磨される前に研磨を止めることができるため、より確実に絶縁層26が露出するのを防ぐことができる。これにより、絶縁層26上において、配向制御層12の結晶の配向を第2バリア層29、第1バリア層25、第1電極32、および強誘電体層34に反映させることができる。
次に、図15に示すように、第2バリア層29b上に第1バリア層25aを形成し、図16に示すように、第1電極32a、強誘電体層34a、第2電極36aを形成して、パターニングを行うことにより、強誘電体メモリ200を形成することができる。
変形例にかかる強誘電体メモリ200の製造方法における他の成膜方法および材質等については、本実施の形態にかかる強誘電体メモリ100の製造方法における成膜方法および材質等と同様であるので説明を省略する。
4.比較例および実施例
次に、比較例および実施例を用いて本実施の形態の強誘電体メモリ100について具体的に説明する。
4.1.比較例
シリコン基板上に反応性スパッタリングによりTiAlN層を成膜した。反応性スパッタリングは、アルゴンガスの流量を50[sccm]とし,成膜パワーを1.0[kW]とし、かつ、基板温度を400[℃]として行なった。得られたTiAlN層のXRD(X線回折)パターンを図17に示す。図17によれば、2θ=37°付近にピークが観測された。このピークは、結晶質のTiAlN(111)回折に由来している。
次に、上述したTiAlN層上に第1電極として適用可能なイリジウム層をスパッタリングにより成膜した。スパッタリングは、イリジウムをターゲットとして、アルゴンガスの流量を199[sccm]、成膜パワーを1.0[kW]として、かつ、基板温度を500[℃]として行った。得られたイリジウム層のXRDパターンを図18に示す。図18によれば、2θ=41°付近、および2θ=47°付近にピークが新たに観測された。2θ=41°のピークは、結晶質のIr(111)回折に由来している。また、2θ=47°のピークは、Ir(200)回折に由来している。以上の結果より、Irは(111)配向の他に、(200)配向成分も混在していることが確認された。
また、このイリジウム層の結晶配向性を定量的に評価するため、図18に示す(111)回折のロッキングカーブを測定した。その結果を図19に示す。図19に示すロッキングカーブの半値幅FWHMは約13°であった。なお、ロッキングカーブの半値幅FWHMとは、図19に示すように、最大ピーク強度の1/2のピーク強度を有する2つの角度の差である。以上の結果から、図19に示すように、半値幅は非常に広く、イリジウム層の(111)配向の揺らぎが非常に大きいことが確認された。
4.2.実施例1
上述した本実施の形態にかかる強誘電体メモリ100の製造方法(図2〜図5)に従って、シリコン基板上にトランジスタ18、絶縁層26、およびコンタクトホールを形成し、アンモニアプラズマに曝露した(図4参照)。その後チタン層からなる金属層14aを形成した。チタン層は、スパッタリングにより形成した。スパッタリングは、チタンをターゲットとして用いて、コンタクトホール22の側面および底面、および絶縁層26上に膜厚20nmのチタン層を成膜した(図5参照)。チタン層の成膜条件は、雰囲気(アルゴン)の流量が50[sccm]であり,成膜パワーが1.5[kW]であり,基板温度が150[℃]であった。得られたチタン層のXRDパターンを図20に示す。図20によれば、2θ=38.5°付近にピークが観測された。このピークは、(001)配向を有する結晶質のチタンに由来する002ピークと推測される。以上の結果より、(001)配向を有する結晶質のチタン層が成膜されたこと、ならびにこのチタン層は(001)単一配向膜であることが確認された。
次に、チタン層からなる金属層14aを窒素雰囲気下で熱処理(ランプアニール)することにより窒化してチタンの窒化物(TiN)からなる配向制御層12aを形成した。ここで、熱処理における温度は650[℃]であり、熱処理時間は2分間であった。得られたTiN層のXRDパターンを図21に示す。図21によれば、2θ=36.5°付近にピークが観測された。これによれば、図20において2θ=38.5°付近に存在していたチタン由来のピークが消失し、2θ=36.5°付近に新たな回折ピークが観測された。この新たな回折ピークは、(111)配向を有する結晶質のTiNに由来すると推測される。以上の結果より、窒素雰囲気下における熱処理によって、チタン層が窒化されて、(111)配向を有する結晶質のTiN層が成膜され、かつこのTiN層は単一配向膜であることが確認された。
次に、配向制御層12a上にタングステンからなる導電層20aをCVD法により成膜し(図7参照)、CMPにより導電層20aの一部を除去してプラグ20を形成した(図8参照)。その後反応性スパッタリングによりTiAlNからなる第1バリア層25aを形成した。反応性スパッタリングは、アルゴンガスの流量を50[sccm]とし,成膜パワーを1.0[kW]とし、かつ、基板温度を400[℃]として行なった。
次いで、スパッタリングによりイリジウムからなる第1電極32aを成膜した。スパッタリングは、イリジウムをターゲットとして、雰囲気(アルゴン)の流量を199[sccm]、成膜パワーを1.0[kW]とし、かつ基板温度を500[℃]として行った。得られたイリジウム層のXRDパターンを図22に示す。図22によれば、2θ=37.5°付近、および2θ=41°付近にピークが新たに観測された。2θ=37.5°付近ピークは、(111)配向を有する結晶質のTiAlNに由来している。また2θ=41°付近のピークは、(111)配向を有する結晶質のIr由来である。
また、このイリジウム層の結晶配向性を定量的に評価するため、図22に示す(111)回折のロッキングカーブを測定した。その結果を図23に示す。図23に示すロッキングカーブの半値幅FWHMは約3°であった。
図22および図18によれば、実施例1にかかるイリジウム層の(111)配向のピーク強度が比較例にかかるイリジウム層のピーク強度の約10倍であった。また、図18において観測されたイリジウム層の(200)配向のピークが実施例1においては観測されなかった。
また図23および図19によれば、実施例1におけるイリジウム層の半値幅は、比較例におけるイリジウム層の半値幅と比べて非常に狭くなっており、イリジウム層の(111)配向の揺らぎが極めて小さく、結晶配向性が向上したことが確認された。
以上の結果から、実施例1にかかる強誘電体メモリ100は、比較例にかかる強誘電体メモリと比べて、第1電極32の結晶配向性に優れているため、強誘電体層34の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。
4.3.実施例2
上述した変形例にかかる強誘電体メモリ200の製造方法(図12)に従って、シリコン基板上にトランジスタ18、絶縁層26、およびコンタクトホールを形成し、アンモニアプラズマに曝露した。その後チタン層からなる金属層14aを形成した。チタン層は、スパッタリングにより形成した。スパッタリングは、チタンをターゲットとして用いて、コンタクトホール22の側面および底面、および絶縁層26上に膜厚20nmのチタン層を成膜した。チタン層の成膜条件は、雰囲気(アルゴン)の流量が50[sccm]であり,成膜パワーが1.5[kW]であり,基板温度が150[℃]であった。次に、チタン層からなる金属層14aを窒素雰囲気下で熱処理(ランプアニール)することにより窒化してチタンの窒化物(TiN)からなる配向制御層12aを形成した。ここで、熱処理における温度は650[℃]であり、熱処理時間は2分間であった。
次に、反応性スパッタリングによりTiAlNからなる第2バリア層29aを形成した。反応性スパッタリングは、アルゴンガスの流量を50[sccm]とし,成膜パワーを1.0[kW]とし、かつ、基板温度を400[℃]として行なった。得られたTiAlN層のXRDパターンを図24に示す。図24によれば、2θ=36.5°付近、および2θ=37.5°付近にピークが観測された。2θ=36.5°付近ピークは、(111)配向を有する結晶質のTiNであると推測される。また2θ=37.5°付近ピークは、(111)配向を有する結晶質のTiAlNであると推測される。
図24および図18によれば、実施例2にかかるTiAlN層の(111)配向のピーク強度が比較例にかかるTiAlN層のピーク強度の約20倍以上であった。これは、実施例2にかかる強誘電体メモリ200が、TiAlN層の下層にTiN層(配向制御層)を有するため、配向性の優れたTiAlN層を得られたと推測される。
以上の結果から、実施例2にかかる強誘電体メモリ200は、比較例にかかる強誘電体メモリと比べて、第2バリア層29の結晶配向性に優れているため、第1電極32および強誘電体層34の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
また、本実施の形態にかかる強誘電体メモリに含まれる強誘電体キャパシタ、配向制御層等の各構成およびその製造方法は、例えば、圧電素子等に含まれるキャパシタに応用することができる。
本発明の一実施の形態の強誘電体メモリを模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 変形例にかかる強誘電体メモリを模式的に示す断面図。 図11に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図11に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図11に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図11に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図11に示す強誘電体メモリの一製造工程を模式的に示す断面図。 比較例で成膜されたTiAlN層のXRDパターンを示す。 比較例で成膜された第1電極(Ir層)のXRDパターンを示す。 図18に示すIr層の(111)配向の回折ピークのロッキングカーブを示す。 実施例1で成膜されたチタン層のXRDパターンを示す。 実施例1において、チタン層を窒素雰囲気下で熱処理した後の層のXRDパターンを示す。 実施例1で成膜された第1電極(Ir層)のXRDパターンを示す。 図22に示すIr層の(111)配向の回折ピークのロッキングカーブを示す。 実施例2で成膜されたTiAlN層のXRDパターンを示す。
符号の説明
10 半導体基板、 11 ゲート絶縁層、 12,12a 配向制御層、 13 ゲート導電層、 14a 金属層、 14s 配向制御層の形成領域の表面、 15 サイドウォール絶縁層、 16 素子分離領域、 17 第1不純物領域、 18 トランジスタ、 19 第2不純物領域、 20 プラグ、20a 導電層、 22 コンタクトホール、 25、25a 第1バリア層、 26 絶縁層、 29、29a、29b 第2バリア層、 30 強誘電体キャパシタ、 32、32a 第1電極、 34、34a 強誘電体層、 36、36a 第2電極、 100 強誘電体メモリ、 R1 レジスト層

Claims (6)

  1. (a)基板上に絶縁層を形成する工程と、
    (b)前記絶縁層を貫通するコンタクトホールを設ける工程と、
    (c)前記コンタクトホールの側面、前記コンタクトホールの底面、および前記絶縁層上に第1の配向制御層を形成する工程と、
    (d)前記第1の配向制御層上に導電層を成膜する工程と、
    (e)前記絶縁層上の前記第1の配向制御層が露出するように、前記導電層を研磨する工程と、
    (e−1)前記工程(e)の後に、前記絶縁層上の前記第1の配向制御層上、および前記コンタクトホール上の前記導電層上に第1バリア層を形成する工程と、
    (f)前記第1バリア層上に第1電極を形成する工程と、
    (g)前記第1電極上に強誘電体層を形成する工程と、
    (h)前記強誘電体層上に第2電極を形成する工程と、
    を含み、
    前記工程(e)は、研磨により露出された前記絶縁層上の前記第1の配向制御層の高さと、研磨された前記コンタクトホール上の前記導電層の高さとを同じにするものである、強誘電体メモリの製造方法。
  2. 請求項1において、
    前記第1の配向制御膜は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、
    前記第1バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリの製造方法。
  3. 請求項1または2において、
    前記第1の配向制御層は、第2の配向制御層と、第2バリア層と、を有し、
    前記工程(c)は、前記第2の配向制御層を形成する工程と、前記第2の配向制御層上に前記第2バリア層を形成する工程と、を含み、
    前記第2の配向制御層は、チタンの窒化物またはチタンおよびアルミニウムの窒化物を含み、
    前記第2バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であり、前記第2の配向制御層よりも厚く形成される、強誘電体メモリの製造方法。
  4. 基板と、
    前記基板上に設けられた絶縁層と、
    前記絶縁層を貫通するコンタクトホールと、
    前記コンタクトホールの側面、前記コンタクトホールの底面、および前記絶縁層上に設けられた第1の配向制御層と、
    前記コンタクトホール内の前記第1の配向制御層の内側に設けられた導電層と、
    前記絶縁層上の前記第1の配向制御層上、および前記導電層上に設けられた第1バリア層と、
    前記第1バリア層上に設けられた第1電極と、
    前記第1電極上に設けられた強誘電体層と、
    前記強誘電体層上に設けられた第2電極と、を含み、
    前記第1の配向制御層の高さと前記導電層の高さとが同じであり、
    前記第1のバリア層における結晶の配向性、前記第1電極における結晶の配向性、および前記強誘電体層における結晶の配向性が同じである、強誘電体メモリ。
  5. 請求項4において、
    前記第1の配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、
    前記第1バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリ。
  6. 請求項4または5において、
    前記第1の配向制御層は、第2の配向制御層と、前記第2の配向制御層上に設けられた第2バリア層と、を含み、
    前記第2の配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、
    前記第2バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であり、
    前記第2バリア層の厚さは、少なくとも前記コンタクトホール内において、前記第2の配向制御層の厚さよりも厚い、強誘電体メモリ。
JP2006071291A 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法 Expired - Fee Related JP4730541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006071291A JP4730541B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006071291A JP4730541B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007250774A JP2007250774A (ja) 2007-09-27
JP4730541B2 true JP4730541B2 (ja) 2011-07-20

Family

ID=38594751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006071291A Expired - Fee Related JP4730541B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4730541B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133821A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 新型mram中铜互联上底电极的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033316A1 (fr) * 1996-03-08 1997-09-12 Hitachi, Ltd. Composant a semi-conducteur et sa fabrication
JP2002289809A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置およびその製造方法
JP2004153031A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2006059968A (ja) * 2004-08-19 2006-03-02 Seiko Epson Corp 半導体装置及びその製造方法、強誘電体キャパシタ構造
JP2006351614A (ja) * 2005-06-13 2006-12-28 Oki Electric Ind Co Ltd 強誘電体メモリ装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103779A (ja) * 1992-09-22 1994-04-15 Nec Ic Microcomput Syst Ltd 半導体集積回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033316A1 (fr) * 1996-03-08 1997-09-12 Hitachi, Ltd. Composant a semi-conducteur et sa fabrication
JP2002289809A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置およびその製造方法
JP2004153031A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2006059968A (ja) * 2004-08-19 2006-03-02 Seiko Epson Corp 半導体装置及びその製造方法、強誘電体キャパシタ構造
JP2006351614A (ja) * 2005-06-13 2006-12-28 Oki Electric Ind Co Ltd 強誘電体メモリ装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133821A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 新型mram中铜互联上底电极的制备方法
WO2020258800A1 (zh) * 2019-06-25 2020-12-30 浙江驰拓科技有限公司 新型mram中铜互联上底电极的制备方法

Also Published As

Publication number Publication date
JP2007250774A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JP4320679B2 (ja) 強誘電体メモリ装置の製造方法
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
JP4600322B2 (ja) 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
US7485473B2 (en) Methods for forming semiconducting device with titanium nitride orientation layer
US7781813B2 (en) Ferroelectric memory device and method for manufacturing ferroelectric memory device
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP4671039B2 (ja) 半導体装置の製造方法
JP4683224B2 (ja) 強誘電体メモリの製造方法
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP4858685B2 (ja) 強誘電体メモリおよびその製造方法
JP4697437B2 (ja) 強誘電体メモリおよびその製造方法
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2008135620A (ja) 強誘電体メモリ装置の製造方法
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP4702550B2 (ja) 半導体装置の製造方法
JP2008227217A (ja) 強誘電体キャパシタの製造方法
JP2008227215A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置
KR20090026458A (ko) 강유전체 캐패시터 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080619

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4730541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees