CN112133821A - 新型mram中铜互联上底电极的制备方法 - Google Patents
新型mram中铜互联上底电极的制备方法 Download PDFInfo
- Publication number
- CN112133821A CN112133821A CN201910552556.4A CN201910552556A CN112133821A CN 112133821 A CN112133821 A CN 112133821A CN 201910552556 A CN201910552556 A CN 201910552556A CN 112133821 A CN112133821 A CN 112133821A
- Authority
- CN
- China
- Prior art keywords
- layer
- bottom electrode
- copper
- barrier layer
- electrode metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 61
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 61
- 239000010949 copper Substances 0.000 title claims abstract description 61
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000005498 polishing Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- 239000005360 phosphosilicate glass Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 6
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 4
- 229910002090 carbon oxide Inorganic materials 0.000 claims description 4
- 229940104869 fluorosilicate Drugs 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000007517 polishing process Methods 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000000227 grinding Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种新型MRAM中铜互联上底电极的制备方法，包括：提供一基底，所述基底包括依次堆叠设置的金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连；在所述基底表面依次沉积第二阻挡层和铜层，所述铜层充满所述底部通孔；以所述第二阻挡层作为抛光终点，对所述铜层进行化学机械抛光，并在检测到所述第二阻挡层后进行过抛光，以完全去除所述第二阻挡层之上的铜层；在抛光后的界面上沉积底电极金属层；图案化所述底电极金属层，得到MRAM底电极。本发明能够简化并彻底颠覆现有大马士革铜的化学机械抛光工艺，提高生产效率并降低工艺稳定性风险。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种新型MRAM中铜互联上底电极的制备方法。
背景技术
近年来，采用MTJ(Magnetic Tunnel Junction，磁性隧道结)的磁电阻效应的MRAM(Magnetic Random Access Memory，磁性随机存储器)被认为是未来的固态非易失性记忆体，相比于目前其他类型的存储器，具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点，此外利用自旋流来实现磁矩翻转的自旋传输扭矩(Spin transfertorque,STT)的MRAM可实现存储单元尺寸的微缩。这些优点使得MRAM成为未来新型存储器的主要发展方向。
在MRAM中的主要功能单元为MTJ单元，其结构主要包括磁性自由层/非磁性氧化层(MgO)/磁性钉扎层。在外加磁场或电流等驱动下，磁性自由层的磁矩方向发生翻转，与磁性钉扎层的磁矩方向呈现平行态或反平行态，使得MRAM出现高低电阻态，可分别定义为存储态“0”和“1”，从而实现信息的存储。
MTJ单元是建立在MRAM底电极上，制备MTJ单元之前，首先需要制备MRAM底电极。按照现有的工艺，MRAM底电极的制备流程大致为：提供一基底，在基底上开设通孔，并沉积铜阻挡层和铜层进而形成铜互连结构，然后在铜互连结构上沉积底电极金属层并在后续工艺中图案化所述底电极金属层得到MRAM底电极。其中，在形成铜互连结构时，需要对铜层进行化学机械抛光。
在目前铜的化学机械抛光工艺中，至少分两步在两个研磨盘上进行。首先需要先对大块铜层进行抛光，将抛光终点停止在铜的阻挡层之上，之后转换研磨盘及研磨液等耗材对铜阻挡层进行化学机械抛光，除去铜的阻挡层及部分介电层。完成铜的化学机械抛光工艺后沉积底电极金属层并进行后续相关工艺。
在上述传统的大马士革铜化学机械抛光工艺中，由于涉及到铜阻挡层和介电层的抛光，因此必须配置铜和铜阻挡层化学机械抛光两步工艺所需的多种不同的耗材以满足工艺要求，两步工艺生产效率低，并且多种材料的引入增加了工艺稳定性的风险，进而影响器件的良率。
发明内容
为解决上述问题，本发明提供一种新型MRAM中铜互联上底电极的制备方法，由于MRAM底电极材料和工艺的特殊性，无需对铜阻挡层进行抛光，简化了工艺流程。
本发明提供一种新型MRAM中铜互联上底电极的制备方法，包括：
提供一基底，所述基底包括依次堆叠设置的金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连；
在所述基底表面依次沉积第二阻挡层和铜层，所述铜层充满所述底部通孔；
以所述第二阻挡层作为抛光终点，对所述铜层进行化学机械抛光，并在检测到所述第二阻挡层后进行过抛光，以完全去除所述第二阻挡层之上的铜层；
在抛光后的界面上沉积底电极金属层；
图案化所述底电极金属层，得到MRAM底电极。
可选地，所述图案化所述底电极金属层包括：
通过光刻和刻蚀工艺对所述底电极金属层图案化；
将刻蚀终点停止在所述介电层，按照光刻图形依次刻蚀所述底电极金属层和所述第二阻挡层。
可选地，所述底电极金属层的材料为TaN、Ta、TiN和Ti中的任意一种或者几种的混合物。
可选地，所述第二阻挡层的材料为TaN、Ta、TiN、Ti、Co和Ru中的任意一种或者几种的混合物。可选地，所述介电层的材料为氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、Low-K介电质或者Ultra-Low-K介电质。
可选地，所述第一阻挡层的材料为氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅。
本发明提供的MRAM中铜互联上底电极的制备方法，对铜层进行化学机械抛光时，抛光终点停止在铜层下方的第二阻挡层，即在铜的化学机械抛光工艺中只对大块铜进行抛光而无需对铜阻挡层进行抛光，简化了工艺流程，提高了生产效率并降低了工艺稳定性风险。
附图说明
图1为本发明一实施例的MRAM中铜互联上底电极的制备方法的流程示意图；
图2为本发明实施例中的基底结构示意图；
图3为沉积第二阻挡层和铜层后的结构示意图；
图4为进行化学机械抛光后的结构示意图；
图5为沉积底电极金属层后的结构示意图；
图6为图案化底电极金属层后的结构示意图；
图7-图8为图案化底电极金属层的另一实施例的示意图；
图9-图12为图案化底电极金属层的又一实施例的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种新型MRAM中铜互联上底电极的制备方法，如图1所示，所述方法包括：
S101、提供一基底，所述基底包括依次堆叠设置的金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连；
S102、在所述基底表面依次沉积第二阻挡层和铜层，所述铜层充满所述底部通孔；
S103、以所述第二阻挡层作为抛光终点，对所述铜层进行化学机械抛光，并在检测到所述第二阻挡层后进行过抛光，以完全去除所述第二阻挡层之上的铜层；
S104、在抛光后的界面上沉积底电极金属层；
S105、图案化所述底电极金属层，得到MRAM底电极。
关于步骤S101，如图2所示，提供一基底，所述基底包括依次堆叠设置的金属互联层201、第一阻挡层202以及介电层203，在所述第一阻挡层202及介电层203中形成有底部通孔，所述底部通孔与所述金属互联层201相连，其中，第一阻挡层202的材料为氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅，介电层203的材料为氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、Low-K介电质或者Ultra-Low-K介电质。底部通孔可以采用常规的光刻和刻蚀技术，在介电层203上定义图案，并选择刻蚀去除部分第一阻挡层202和介电层203，停止于金属互联层201上，从而形成金属互联线所需要的底部通孔。
关于步骤S102，如图3所示，在所述基底表面依次沉积第二阻挡层204和铜层205，所述铜层205充满所述底部通孔。
具体地，第二阻挡层204覆盖于基底的底部通孔中的底面和侧面，且覆盖于底部通孔外基底的表面，第二阻挡层204采用物理气相沉积法形成，使用的材料包括但不限于TaN、Ta、TiN、Ti、Co和Ru中的任意一种或者几种的混合物。
在第二阻挡层204上方形成铜层205，利用物理气相沉积形成铜的种子层，之后利用电镀的方法形成铜层205，铜层205充满底部通孔，铜层205的厚度大于底部通孔的深度。
关于步骤S103，如图4所示，以所述第二阻挡层204作为抛光终点，对所述铜层205进行化学机械抛光，并在检测到所述第二阻挡层204后进行过抛光，以完全去除所述第二阻挡层204之上的铜层。
关于步骤S104，如图5所示，在抛光后的界面上沉积底电极金属层206，底电极金属层206的材料包括但不限于TaN、Ta、TiN和Ti中的任意一种或者几种的混合物。
关于步骤S105，一种实施例如图6所示，底电极的图案化在沉积MTJ多层膜之前完成，对所述底电极金属层206进行光刻和刻蚀，得到MRAM底电极2061和2062。在该步骤中，首先在底电极金属层206表面涂光刻胶，图形化所述底电极金属层206，然后以介电层203为刻蚀终点，按照光刻图形依次刻蚀所述底电极金属层206和所述第二阻挡层204，进而得到MRAM底电极2061和2062。
关于步骤S105，另一种实施例如图7-8所示，底电极的图案化可选择同后续制备的MTJ多层膜的图案化一起完成。如图7所示，在抛光后的界面上沉积底电极金属层206之后，在底电极金属层206上进一步沉积MTJ多层膜207。接下来如图8所示，对底电极金属层206和MTJ多层膜207同时进行光刻和刻蚀，形成底电极2063、2064及MTJ单元2071、2072。
关于步骤S105，又一种实施例如图9-12所示，底电极的图案化也可选择同后续制备的顶电极的图案化一起完成。如图9所示，在抛光后的界面上沉积底电极金属层206之后，在底电极金属层206上进一步沉积MTJ多层膜207(如图7所示)，并仅对所述MTJ多层膜207进行光刻和刻蚀，形成MTJ单元2073、2074。接下来如图10所示，沉积介电层208，其材料为氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、Low-K介电质或者Ultra-Low-K介电质，并对介电层208进行抛光，停止于MTJ单元2073、2074的表面。接下来如图11所示，沉积顶电极金属层209，其材料包括但不限于TaN、Ta、TiN和Ti中的任意一种或者几种的混合物。接下来如图12所示，对顶电极金属层209进行光刻和刻蚀，同时刻蚀掉底电极金属层206和第二阻挡层204，停止于介质层203，同时形成底电极2065、2066和顶电极2091、2092。
之后进行后续所需工艺。
通过上述实施例可以看出，本发明实施例提供的MRAM中铜互联上底电极的制备方法，对铜层进行化学机械抛光时，抛光终点停止在铜层下方的第二阻挡层，即在铜的化学机械抛光工艺中只对大块铜进行抛光而无需对铜阻挡层进行抛光，简化了工艺流程，同时提高了生产效率并降低了工艺稳定性的风险。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (6)
1.一种新型MRAM中铜互联上底电极的制备方法，其特征在于，包括：
提供一基底，所述基底包括依次堆叠设置的金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连；
在所述基底表面依次沉积第二阻挡层和铜层，所述铜层充满所述底部通孔；
以所述第二阻挡层作为抛光终点，对所述铜层进行化学机械抛光，并在检测到所述第二阻挡层后进行过抛光，以完全去除所述第二阻挡层之上的铜层；
在抛光后的界面上沉积底电极金属层；
图案化所述底电极金属层，得到MRAM底电极。
2.根据权利要求1所述的方法，其特征在于，所述图案化所述底电极金属层包括：
通过光刻和刻蚀工艺对所述底电极金属层图案化；
将刻蚀终点停止在所述介电层，按照光刻图形依次刻蚀所述底电极金属层和所述第二阻挡层。
3.根据权利要求1所述的方法，其特征在于，所述底电极金属层的材料为TaN、Ta、TiN和Ti中的任意一种或者几种的混合物。
4.根据权利要求1所述的方法，其特征在于，所述第二阻挡层的材料为TaN、Ta、TiN、Ti、Co和Ru中的任意一种或者几种的混合物。
5.根据权利要求1所述的方法，其特征在于，所述介电层的材料为氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、Low-K介电质或者Ultra-Low-K介电质。
6.根据权利要求1所述的方法，其特征在于，所述第一阻挡层的材料为氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910552556.4A CN112133821A (zh) | 2019-06-25 | 2019-06-25 | 新型mram中铜互联上底电极的制备方法 |
| PCT/CN2019/128703 WO2020258800A1 (zh) | 2019-06-25 | 2019-12-26 | 新型mram中铜互联上底电极的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910552556.4A CN112133821A (zh) | 2019-06-25 | 2019-06-25 | 新型mram中铜互联上底电极的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112133821A true CN112133821A (zh) | 2020-12-25 |
Family
ID=73849622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910552556.4A Pending CN112133821A (zh) | 2019-06-25 | 2019-06-25 | 新型mram中铜互联上底电极的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112133821A (zh) |
| WO (1) | WO2020258800A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364569A (zh) * | 2007-08-07 | 2009-02-11 | 株式会社瑞萨科技 | 磁性存储器的制造方法及磁性存储器 |
| JP4730541B2 (ja) * | 2006-03-15 | 2011-07-20 | セイコーエプソン株式会社 | 強誘電体メモリおよびその製造方法 |
| CN106058042A (zh) * | 2010-01-15 | 2016-10-26 | 高通股份有限公司 | 在平坦化电极上的磁性隧道结 |
| CN109216541A (zh) * | 2017-06-30 | 2019-01-15 | 中电海康集团有限公司 | Mram与其的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4785436B2 (ja) * | 2005-06-13 | 2011-10-05 | Ｏｋｉセミコンダクタ株式会社 | 強誘電体メモリ装置の製造方法 |
| CN109560103B (zh) * | 2017-09-27 | 2020-11-13 | 中电海康集团有限公司 | 磁阻式随机存储器及其制备方法 |
-
2019
- 2019-06-25 CN CN201910552556.4A patent/CN112133821A/zh active Pending
- 2019-12-26 WO PCT/CN2019/128703 patent/WO2020258800A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4730541B2 (ja) * | 2006-03-15 | 2011-07-20 | セイコーエプソン株式会社 | 強誘電体メモリおよびその製造方法 |
| CN101364569A (zh) * | 2007-08-07 | 2009-02-11 | 株式会社瑞萨科技 | 磁性存储器的制造方法及磁性存储器 |
| CN106058042A (zh) * | 2010-01-15 | 2016-10-26 | 高通股份有限公司 | 在平坦化电极上的磁性隧道结 |
| CN109216541A (zh) * | 2017-06-30 | 2019-01-15 | 中电海康集团有限公司 | Mram与其的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020258800A1 (zh) | 2020-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10971682B2 (en) | Method for fabricating memory device | |
| US10790439B2 (en) | Memory cell with top electrode via | |
| US10770345B2 (en) | Integrated circuit and fabrication method thereof | |
| TWI614923B (zh) | 半導體結構及製造其之方法 | |
| US8456883B1 (en) | Method of spin torque MRAM process integration | |
| US7504652B2 (en) | Phase change random access memory | |
| US20190252610A1 (en) | Memory device and fabrication method thereof | |
| TW201705450A (zh) | 用以降低ｃｍｐ凹陷的互連中之虛設底部電極 | |
| KR20070084565A (ko) | 자기저항 랜덤 액세스 메모리 디바이스 구조 및 그 제조방법 | |
| TWI694622B (zh) | 在互連中之嵌入ｍｒａｍ及其製造方法 | |
| CN112054115A (zh) | 磁性存储器装置及其制作方法 | |
| EP3772117B1 (en) | Method for forming a semiconductor structure | |
| US11189791B2 (en) | Integrated circuit and fabrication method thereof | |
| US10693054B2 (en) | MTJ bottom metal via in a memory cell and method for producing the same | |
| US20220359815A1 (en) | Memory cell with top electrode via | |
| TWI801885B (zh) | 半導體裝置及其製造方法 | |
| CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
| CN109980081B (zh) | 可自停止抛光的mram器件的制作方法与mram器件 | |
| WO2021077756A1 (zh) | 包括mram底电极制作工艺的制作方法及mram器件 | |
| WO2020259220A1 (zh) | Mram底电极的制备方法 | |
| WO2020258799A1 (zh) | 自对准的mram底电极制备方法 | |
| CN112133821A (zh) | 新型mram中铜互联上底电极的制备方法 | |
| CN112133820A (zh) | Mram底电极的制备方法 | |
| CN112086555B (zh) | 一种制备磁性隧道结单元阵列的方法 | |
| CN109994394B (zh) | Mram器件中mtj单元的平坦化方法与mram器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201225 |
|
| RJ01 | Rejection of invention patent application after publication |