CN109980081B - 可自停止抛光的mram器件的制作方法与mram器件 - Google Patents
可自停止抛光的mram器件的制作方法与mram器件 Download PDFInfo
- Publication number
- CN109980081B CN109980081B CN201711462222.5A CN201711462222A CN109980081B CN 109980081 B CN109980081 B CN 109980081B CN 201711462222 A CN201711462222 A CN 201711462222A CN 109980081 B CN109980081 B CN 109980081B
- Authority
- CN
- China
- Prior art keywords
- layer
- mtj
- dielectric layer
- substrate
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 230000004888 barrier function Effects 0.000 claims abstract description 51
- 239000000126 substance Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 249
- 230000008569 process Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 22
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- -1 silicon nitride compound Chemical class 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 28
- 238000000151 deposition Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 230000015654 memory Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000008685 targeting Effects 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Magnetic Heads (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本申请提供了一种可自停止抛光的MRAM器件的制作方法与MRAM器件。该制作方法包括：步骤S1，在衬底的表面上依次叠置设置底电极层和MTJ结构层；步骤S2，去除部分的底电极层以及部分的MTJ结构层，形成底电极以及预MTJ单元；步骤S3，在步骤S2形成的结构的裸露表面上设置第一介电层；步骤S4，对预MTJ单元进行刻蚀，形成MTJ单元，且MTJ单元与第一介电层之间具有凹槽；步骤S5，在步骤S4形成的结构的裸露表面上依次设置抛光阻挡层与第二介电层；步骤S6，至少采用化学机械抛光法去除第一表面所在平面上的第二介电层以及抛光阻挡层，获得平整的表面。该制作方法提高了整片晶圆表面均一性。
Description
技术领域
本申请涉及存储器领域，具体而言，涉及一种可自停止抛光的MRAM器件的制作方法与MRAM器件。
背景技术
磁性随机存储器(Magnetic Random Access Memory,MRAM)是一种新型的非易失性存储器，相比于目前其他类型的存储器，具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点，此外利用自旋流来实现磁矩翻转的自旋传输扭矩(Spintransfer torque,STT)的MRAM阵列可实现存储单元尺寸的微缩。这些优点使得MRAM成为未来新型存储器的主要发展方向。
MRAM器件中的主要功能单元为MTJ单元，其结构主要包括磁性自由层/非磁性氧化层(MgO)/磁性钉扎层。在外加磁场或电流等驱动下，磁性自由层的磁矩方向发生翻转，与磁性钉扎层的磁矩方向呈现平行态或反平行态，使得MRAM出现高低电阻态，可分别定义为存储态“0”和“1”，从而实现信息的存储。
现有技术中，MRAM器件的制作过程包括：在衬底01上设置多个连接金属层02，在连接金属层02的裸露表面上设置第一介电层03，在第一介电层03中开孔，填入金属材料并平坦化，形成增强金属连接层04，在第一介电层03以及增强金属连接层04的裸露表面上设置底电极层05，形成图1所示的结构；
对底电极层05进行刻蚀，形成如2所示的底电极050；
填充第二介电层06，利用化学机械抛光进行平坦化形成图3所示的平坦的表面；
在底电极050的远离衬底01的表面上设置MTJ结构层07，形成图4所示的结构；
刻蚀MTJ结构层07，形成MTJ单元070，在MTJ单元070的裸露表面上、MTJ单元070两侧的底电极050以及第二介电层06的表面上设置抛光阻挡层08，形成图5所示的结构；
在抛光阻挡层08的裸露表面上设置第三介电层09，形成图6所示的结构；
对上个步骤形成的结构的表面进行平坦化，形成图7所示的结构。
上述的MRAM工艺制程中，当MTJ单元的图案的密度比较小，在后续的CMP制程中所涉及的除去介电层并使抛光终点停止在抛光阻挡层之上的工艺中，由于MTJ单元之上的抛光阻挡层的图案化密度较低，不能很好地起到控制抛光终点的作用，导致在整片晶圆表面平整度均一的情况下抛光不完全或者过抛光，或者导致晶圆表面平整度不均一，这些情况均将严重影响MRAM器件的功能。
发明内容
本申请的主要目的在于提供一种可自停止抛光的MRAM器件的制作方法与MRAM器件，以解决现有技术中在MTJ单元上方的抛光阻挡层的面积较小，进而导致无法准确控制抛光终点的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种可自停止抛光的MRAM器件的制作方法，该制作方法包括：步骤S1，在衬底的表面上依次叠置设置底电极层和MTJ结构层；步骤S2，去除部分的上述底电极层以及部分的上述MTJ结构层，形成底电极以及预MTJ单元；步骤S3，在上述步骤S2形成的结构的裸露表面上设置第一介电层，上述第一介电层的远离上述衬底的表面与上述衬底的最小距离为h1，上述预MTJ单元的远离上述衬底的表面与上述衬底的最大距离为h2，h1≥h2；步骤S4，对上述预MTJ单元进行刻蚀，形成MTJ单元，且上述MTJ单元与上述第一介电层之间具有凹槽，上述MTJ单元的远离上述衬底的表面为第一表面，上述第一表面与上述衬底的距离为h2；步骤S5，在上述步骤S4形成的结构的裸露表面上依次设置抛光阻挡层与第二介电层，上述第二介电层的裸露表面与上述衬底的最小距离为h3，上述抛光阻挡层的远离上述衬底的表面与上述衬底的最大距离为h4，h3>h4；步骤S6，至少采用化学机械抛光法去除上述第一表面所在平面上的上述第二介电层以及上述抛光阻挡层，使得上述第一表面、剩余的上述抛光阻挡层的裸露表面、剩余的上述第一介电层的裸露表面以及剩余的上述第二介电层的裸露表面在同一平面上。
进一步地，上述步骤S1中，设置上述MTJ结构层的过程包括：在上述底电极层的远离上述衬底的表面上依次叠置设置MTJ薄膜与保护层。
进一步地，在设置上述MTJ结构层之后，上述步骤S1还包括：在上述MTJ结构层的裸露表面上设置硬掩膜，。上述步骤S2以及上述步骤S3中，还包括去除部分的上述硬掩膜的过程
进一步地，h1>h2。
进一步地，上述步骤S5中，采用共形沉积法设置上述抛光阻挡层与上述第二介电层。
进一步地，上述步骤S6包括：步骤S61，去除上述抛光阻挡层的与上述衬底距离最远的表面所在的平面上的上述第二介电层；步骤S62，去除上述第一表面所在平面上的上述第二介电层以及上述抛光阻挡层。
进一步地，上述步骤S61采用刻蚀法或化学机械抛光法实施，上述步骤S62采用化学机械抛光法实施。
进一步地，上述抛光阻挡层的材料包括硅氮化合物。
进一步地，上述第二介电层的材料包括SiO2、碳掺杂的SiO2以及氟掺杂的SiO2中的至少一种。
根据本申请的另一方面，提供了一种MRAM器件，该MRAM器件采用上述的可自停止抛光的MRAM器件的制作方法形成。
应用本申请的技术方案，采用该制作方法，依次沉积底电极层、MTJ结构层，然后以底电极的关键尺寸为目标实施第一次刻蚀；
然后，在形成的结构的裸露表面上设置第一介电层，第一介电层的远离衬底的表面与衬底的最小距离为h1，预MTJ单元的远离衬底的表面与衬底的最大距离为h2，h1≥h2，即第一介电层的远离衬底的表面的最低处不低于预MTJ单元的最高处，在实际的制作过程中，需要利用化学机械抛光法进行平坦化得到第一介电层；
接着，以MTJ单元的关键尺寸为目标实施第二次刻蚀。去除部分的预MTJ单元，以形成MTJ单元，且上述MTJ单元与上述第一介电层之间具有凹槽。依次沉积抛光阻挡层与第二介电层，并且，第二介电层的裸露表面与衬底的最小距离为h3，抛光阻挡层的裸露表面与衬底的最大距离为h4，h3>h4，即使得第二介电层的远离衬底的表面的最低处高于抛光阻挡层的远离衬底的表面的最高处；
最后，至少采用化学机械抛光法去除MTJ单元的第一表面上的第二介电层与抛光阻挡层。
上述的制作方法中，经过第一次刻蚀及第二次刻蚀的过程，使得后续设置的抛光阻挡层的面积相对现有技术大大增加，进而增大了在后续的化学机械抛光工艺中抛光阻挡层对去除工艺抛光终点的控制作用，从而提高了整片晶圆表面均一性，保证了形成的MRAM器件具有良好的性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1至图7示出了现有技术中的MRAM器件的制作方法的过程的结构示意图；以及
图8至图14示出了本申请的一种实施例提供的可自停止抛光的MRAM器件的制作方法的过程的结构示意图。
其中，上述附图包括以下附图标记：
01、衬底；02、连接金属层；03、第一介电层；04、增强金属连接层；05、底电极层；06、第二介电层；07、MTJ结构层；08、抛光阻挡层；09、第三介电层；050、底电极；070、MTJ单元；1、衬底；2、连接金属层；3、增强金属连接层；4、隔离层；5、底电极层；6、MTJ结构层；7、硬掩膜；8、第一介电层；9、抛光阻挡层；10、第二介电层；11、隔离介质层；50、底电极；61、预MTJ单元；62、MTJ单元；70、硬掩膜单元。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及下面的权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“电连接”至该另一元件。
正如背景技术所介绍的，现有技术中，在形成MTJ单元后，首先制备一层MTJ保护层如氮化硅(Si3N4)，之后在其表面上继续设置介电层并平坦化。在化学机械抛光制程中，需要除去多余的介电层及MTJ单元之上的MTJ保护层，为了更好地控制平坦化的终点，往往将MTJ保护层同时作为抛光阻挡层，但是，现有技术中的抛光阻挡层的面积较小，无法很好地控制平坦化的速率，进而难以准确控制去除过程的终点，为了解决如上的技术问题，本申请提出了一种可自停止抛光的MRAM器件的制作方法与MRAM器件。
本申请的一种典型的实施方式中，提供了一种可自停止抛光的MRAM器件的制作方法，即可实现自停止抛光的MRAM器件的制作方法，该可自停止抛光的MRAM器件的制作方法包括：步骤S1，在衬底1的表面上依次叠置设置的底电极层5和MTJ结构层6，如图8所示(图8中，在MTJ结构层6的表面上还设置有硬掩膜7，本申请的制作方法中可以根据实际情况选择在步骤S1中设置或者不设置硬掩膜)；步骤S2，去除部分的上述底电极层5以及部分的上述MTJ结构层6，形成底电极50以及预MTJ单元61，如图9所示；步骤S3，在上述步骤S2形成的结构的裸露表面上设置第一介电层8，上述第一介电层8的远离上述衬底1的表面与上述衬底1的最小距离为h1，上述预MTJ单元61的远离上述衬底1的表面与上述衬底1的最大距离为h2，h1≥h2，即第一介电层的远离衬底的表面的最低处不低于预MTJ单元的最高处，如图10所示；步骤S4，对上述预MTJ单元61进行刻蚀，形成MTJ单元62，且上述MTJ单元62与上述第一介电层8之间具有凹槽，如图11所示，上述MTJ单元62的远离上述衬底1的表面为第一表面，上述第一表面与上述衬底1的距离为h2；步骤S5，在上述步骤S4形成的结构的裸露表面上依次设置抛光阻挡层9与第二介电层10，依次形成图12与图13所示的结构，上述第二介电层10的裸露表面与上述衬底1的最小距离为h3，上述抛光阻挡层9的远离上述衬底1的表面与上述衬底1的最大距离为h4，h3>h4，即使得第二介电层的远离衬底的表面的最低处高于抛光阻挡层的远离衬底的表面的最高处；步骤S6，至少采用化学机械抛光法去除上述第一表面所在平面上的上述第二介电层10以及上述抛光阻挡层9(即采用化学机械抛光法执行步骤S6，或者，采用化学机械抛光法与其他的方法执行步骤S6)，使得上述第一表面、剩余的上述抛光阻挡层9的裸露表面、剩余的上述第一介电层8的裸露表面以及剩余的上述第二介电层10的裸露表面在同一平面上，如图14所示。
上述的制作方法中，首先依次沉积底电极层、MTJ结构层，然后以底电极的关键尺寸为目标实施第一次刻蚀；
然后，在形成的结构的裸露表面上设置第一介电层，第一介电层的远离衬底的表面与衬底的最小距离为h1，预MTJ单元的远离衬底的表面与衬底的最大距离为h2，h1≥h2，即第一介电层的远离衬底的表面的最低处不低于预MTJ单元的最高处，在实际的制作过程中，需要利用化学机械抛光法进行平坦化得到第一介电层；
接着，以MTJ单元的关键尺寸为目标实施第二次刻蚀。去除部分的预MTJ单元，以形成MTJ单元，且上述MTJ单元与上述第一介电层之间具有凹槽。依次沉积抛光阻挡层与第二介电层，并且，第二介电层的裸露表面与衬底的最小距离为h3，抛光阻挡层的裸露表面与衬底的最大距离为h4，h3>h4，即使得第二介电层的远离衬底的表面的最低处高于抛光阻挡层的远离衬底的表面的最高处；
最后，至少采用化学机械抛光法去除MTJ单元的第一表面上的第二介电层与抛光阻挡层；
上述的制作方法中，经过第一次刻蚀及第二次刻蚀的过程，使得后续设置的抛光阻挡层的面积相对现有技术大大增加，进而增大了在后续的化学机械工艺中抛光阻挡层对去除工艺抛光终点的控制作用，从而提高了整片晶圆表面均一性，保证了形成的MRAM器件具有良好的性能。
本申请的一种实施例中，在设置了之后第一介电层8，步骤S3还包括利用化学机械抛光对上述步骤S3所沉积的第一介电层进行平坦化，以提高后道工艺包括光刻刻蚀之后晶圆表面的均一性。
为了进一步保护MTJ单元中的MTJ薄膜，从而进一步保证MRAM器件具有良好的性能，本申请的一种实施例中，上述步骤S1中，设置上述MTJ结构层6的过程包括：在上述底电极层5的远离上述衬底1的表面上依次叠置设置MTJ薄膜与保护层，其中，第一表面为保护层远离衬底的表面。
本申请中的保护层的材料可以是现有技术中的任何一种可以用来保护MTJ薄膜且不影响MTJ薄膜的导电性能的材料，本领域技术人员可以根据实际情况选择合适的材料形成本申请的保护层。
本申请中刻蚀步骤中包括对应的光刻工艺，本领域技术人员可根据实际情况选择合适的光刻工艺来对晶圆表面进行图案化。
本申请的一种实施例中，上述MTJ单元62中用于保护MTJ薄膜的保护层的材料选自Ta、TaN、TiN与Ti中的至少一种。这些材料能够防止MTJ薄膜被空气氧化或污染，保护MTJ薄膜。
在设置上述MTJ结构层6之后，为了防止光刻胶去除过程对MTJ单元的表面形成损伤，上述步骤S1还包括：在上述MTJ结构层6的裸露表面上设置硬掩膜7，上述步骤S2中，还包括去除至少部分上述硬掩膜7的过程。步骤S4的刻蚀过程中也会去除部分的硬掩膜。硬掩膜可以保护不需要刻蚀部分的结构，进一步保证获得想要的底电极及MTJ单元的尺寸与形状。
本申请的另一种实施例中，上述硬掩膜7在实施第一次刻蚀(即步骤S2的刻蚀)之后形成硬掩膜单元70，硬掩膜7与硬掩膜单元70的厚度差与实施第一次刻蚀过程中的刻蚀的选择比有关，之后沉积的第一介电层8的远离衬底的表面与衬底的最小距离为h1的大小，与h2以及硬掩膜单元70的厚度h有关，需要h1大于h2，使得硬掩膜在第二次刻蚀的过程中，可以保护不需要刻蚀的结构。
需要说明的是，h1可以小于等于h2与h的厚度之和，只需在下一道的化学机械抛光制程中实现硬掩膜单元表面的平坦化而不破坏MTJ单元的结构即可。
本申请的又一种实施例中，上述步骤S5中，采用共形沉积法设置上述抛光阻挡层9与上述第二介电层10。这样的沉积方法简单高效。
为了简化步骤S6，提高MRAM器件的制作效率，本申请的一种实施例中，采用化学机械抛光法实施上述步骤S6，可以分步进行化学机械抛光完成步骤S6的去除过程，也可以一次性进行化学机械抛光完成步骤S6的去除过程。本领域技术人员可以根据实际情况选择合适的方法或者步骤完成步骤S6的去除过程。
为了更好地控制去除的过程，进而可以准确地可控去除过程的终点，本申请的一种实施例中，上述步骤S6包括：步骤S61，去除上述抛光阻挡层9的与上述衬底1距离最远的表面所在的平面上的上述第二介电层10；步骤S62，去除上述第一表面所在平面上的上述第二介电层10以及上述抛光阻挡层9，当步骤S1中包括在MTJ结构层的裸露表面上设置硬掩膜的步骤时，且步骤S2、步骤S3(沉积第一介电层8之后的化学机械抛光工艺中硬掩膜的损失)与S4并未将硬掩膜完全去除，剩余硬掩膜单元70，如图11所示，在执行步骤S62时，还需要去除MTJ单元表面上的硬掩膜单元70。
当然，上述步骤S6中的两个步骤并不限于均采用化学机械抛光法完成，步骤S61还可以采用刻蚀法实施。具体可以为湿法刻蚀也可以为干法刻蚀，本领域技术人员可以根据实际情况选择合适的方法执行步骤S61，只要能够去除上述抛光阻挡层9的与上述衬底1距离最远的表面所在的平面上的上述第二介电层10即可。
本申请的抛光阻挡层的材料可以是现有技术中任何可以用于减缓抛光速率的材料形成的，本领域技术人员可以根据实际情况选择合适的材料形成本申请的抛光阻挡层。
本申请的再一种实施例中，上述抛光阻挡层9的材料为硅氮化合物，即SixNy。针对去除氧化物并将抛光终点停止在硅氮化合物上的化学机械抛光制程，可利用现有较为成熟的浅槽隔离(Shallow Trench Insolation，STI)抛光工艺中的研磨液，由于本申请中的硅氮化合物的图案化密度较高，可以更容易地控制化学机械抛光的终点。
一种具体的实施例中，上述硅氮化合物为氮化硅，即Si3N4。
本申请的第一介电层与第二介电层可以独立地选择现有技术中的任何的介电材料，本领域技术人员可以根据实际情况选择合适的材料形成本申请的上述第一介电层与第二介电层。
为了进一步提高芯片的处理速度，平衡电阻电容延迟效应，本申请的一种实施例中，上述第一介电层与第二介电层包括低K介电层和/或超低K介电层。
本申请的再一种实施例中，形成上述第二介电层10的材料包括SiO2、碳掺杂的SiO2以及氟掺杂的SiO2中的至少一种。这些材料不仅可以进一步提高芯片的处理速度，平衡电阻电容延迟效应，并且还容易获取，形成介电层的工艺成熟，能够降低生产成本且简化制作工艺。
为了进一步提高芯片的处理速度，平衡电阻电容延迟效应，且同时降低生产成本且简化制作工艺，本申请的一种实施例中，上述第一介电层的材料包括SiO2、碳掺杂的SiO2以及氟掺杂的SiO2中的至少一种。
本申请中的MTJ薄膜可以是现有技术中的任意一种MTJ薄膜，MTJ单元主要由参考层/绝缘势垒层/自由层构成，同时包含其他多层多种可实现特定功能的磁性或非磁性薄膜。本领域技术人员可以根据实际情况选择合适结构的MTJ薄膜。
本申请的一种具体的实施例中，在上述步骤S1之前，上述制作方法还包括：在上述衬底1的表面上间隔设置多个连接金属层2，在上述多个连接金属层2的远离上述衬底1的表面上设置隔离层4，在位于各上述连接金属层2上的隔离层4中开设第一通孔，且上述第一通孔与上述连接金属层2一一对应，在各上述第一通孔中设置金属材料，形成增强金属连接层3，并利用化学机械抛光法完成表面的平坦化，在增强金属连接层3的上表面依次叠置设置底电极层与MTJ结构层，形成图8所示的结构。连接金属层2、增强金属连接层3、后续形成的底电极以及MTJ单元一一对应连接。
本申请的另一种实施例中，在步骤S6之后，上述制作方法还包括：在步骤S6形成的平坦的表面上设置顶电极的步骤，该步骤可以采用常规的MRAM器件中的顶电极的设置方法，比如先设置一个介电层，然后间隔开多个孔，最后在各孔沉积顶电极材料并平坦化，形成多个顶电极；或者可以直接在第二表面所在的平面上设置顶电极层，然后再刻蚀形成多个顶电极。
为了进一步保证底电极与MTJ单元形成良好的电接触，且同时进一步保证顶电极与MTJ单元形成良好的电接触，本申请的一种优选的实施例中，上述底电极的关键尺寸(Critical Dimension，CD)大于或等于MTJ单元的关键尺寸。上述顶电极的关键尺寸(Critical Dimension，CD)大于或等于MTJ单元的关键尺寸
上述连接金属层的材料选自Cu、Au、Ag、Al或TaN等金属，本领域技术人员可以根据实际情况选择合适的材料形成连接金属层。本申请的一种实施例中，上述连接金属层为铜层。
本申请中的底电极可以是现有技术中常用的导电材料形成的，比如铜、Ta或TaN等，优选电阻率低的导电材料，例如TaN或Ta。
本申请中的衬底包含基底以及在在基底上的前道工艺所有必要的结构以及器件，例如包括CMOS等。
本申请的另一种典型的实施方式中，提供了一种MRAM器件，该MRAM器件采用上述的MRAM的平坦化方法形成。
该MRAM器件采用上述的制作方法形成，具有较好的均一性，且具有较好的性能。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例与对比例来说明本申请的方案。
实施例
MRAM的制作过程包括：
制备出包括基底以及基底上的经过前道工艺制备出的结构的衬底1。
在衬底1上采用大马士革工艺沉积铜金属层(在衬底上设置隔离介质层11，然后在隔离介质层中开孔，在孔中填充金属铜)，形成多个连接金属层2，且多个连接金属层2远离衬底的表面在同一个平面上，如图8所示。
在各连接金属层2层的远离衬底1的表面上沉积N-BLOK，形成阻挡层(图中未示出)。在阻挡层上采用TEOS利用PECVD形成SiO2层，即隔离层4。
采用光刻以及刻蚀的方法在阻挡层以及隔离层4中开设通孔；在各上述通孔中依次设置铜阻挡层的材料TaN和Ta(图中未示出)、金属铜，形成增强金属连接层3，并利用化学机械抛光完成表面的平坦化。
在增强金属连接层3的上表面上依次沉积底电极层、MTJ薄膜、保护层以及硬掩膜，厚度依次为与/>MTJ薄膜与保护层形成MTJ单元，其中，底电极层5为金属TaN，保护层为Ta层，硬掩膜为SiO2膜。
刻蚀去除部分的上述底电极层5以及部分的上述MTJ结构层6、硬掩膜7，形成底电极50、预MTJ单元61及硬掩膜单元70，如图9所示。
在图9所示的结构的裸露的表面上沉积SiO2层，其厚度约为化学机械抛光后获得平坦化的表面，并形成图10所示的第一介电层8。
对上述预MTJ单元61进行刻蚀，依次去除部分硬掩膜单元70与预MTJ单元61，形成图11所示的MTJ单元62，且上述MTJ单元62与上述第一介电层8之间具有凹槽，上述MTJ单元62的远离上述衬底1的表面为第一表面。
在图11所示的结构的裸露表面上依次沉积抛光阻挡层9与第二介电层10，依次形成图12与图13所示的结构。其中，抛光阻挡层为SiN层，第二介电层为SiO2层。二者的厚度依次为与/>即h3>h4。
采用化学机械抛光法去除上述第一表面所在平面上的上述第二介电层10，将抛光终点停止在上述抛光阻挡层9之上。采用化学机械抛光法去除上述抛光阻挡层9、部分第二介电层10、上述第一介电层8及硬掩膜单元70，抛光终点停止在MTJ单元62中的Ta保护层之上。使得上述第一表面、剩余的上述抛光阻挡层9的裸露表面、剩余的上述第一介电层8的裸露表面以及剩余的上述第二介电层10的裸露表面在同一平面上，如图14所示。
在图14所示的第二表面所在的平面上设置顶电极(图中未示出)，形成MRAM器件。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的可自停止抛光的MRAM器件的制作方法中，经过第一次刻蚀及第二次刻蚀的过程，使得后续设置的抛光阻挡层的面积相对现有技术大大增加，进而增大了在后续的化学机械抛光工艺中抛光阻挡层对去除工艺抛光终点的控制作用，从而提高了整片晶圆表面均一性，保证了形成的MRAM器件具有良好的性能。
2)、本申请的MRAM器件具有较好的均一性，且具有较好的性能。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (7)
1.一种可实现自停止抛光的MRAM器件的制作方法，其特征在于，所述制作方法包括：
步骤S1，在衬底(1)的表面上依次叠置设置底电极层(5)和MTJ结构层(6)；
步骤S2，去除部分的所述底电极层(5)以及部分的所述MTJ结构层(6)，形成底电极(50)以及预MTJ单元(61)；
步骤S3，在所述步骤S2形成的结构的裸露表面上设置第一介电层(8)，所述第一介电层(8)的远离所述衬底(1)的表面与所述衬底(1)的最小距离为h1，所述预MTJ单元(61)的远离所述衬底(1)的表面与所述衬底(1)的最大距离为h2，h1≥h2；
步骤S4，对所述预MTJ单元(61)进行刻蚀，形成MTJ单元(62)，且所述MTJ单元(62)与所述第一介电层(8)之间具有凹槽，所述MTJ单元(62)的远离所述衬底(1)的表面为第一表面，所述第一表面与所述衬底(1)的距离为h2；
步骤S5，在所述步骤S4形成的结构的裸露表面上依次设置抛光阻挡层(9)与第二介电层(10)，所述第二介电层(10)的裸露表面与所述衬底(1)的最小距离为h3，所述抛光阻挡层(9)的远离所述衬底(1)的表面与所述衬底(1)的最大距离为h4，h3>h4；以及
步骤S6，至少采用化学机械抛光法去除所述第一表面所在平面上的所述第二介电层(10)以及所述抛光阻挡层(9)，使得所述第一表面、剩余的所述抛光阻挡层(9)的裸露表面、剩余的所述第一介电层(8)的裸露表面以及剩余的所述第二介电层(10)的裸露表面在同一平面上，
所述步骤S1中，设置所述MTJ结构层(6)的过程包括：
在所述底电极层(5)的远离所述衬底(1)的表面上依次叠置设置MTJ薄膜与保护层，
所述保护层的材料选自Ta、TaN、TiN与Ti中的至少一种，
在设置所述MTJ结构层(6)之后，所述步骤S1还包括：
在所述MTJ结构层(6)的裸露表面上设置硬掩膜(7)，
所述步骤S2以及所述步骤S3中，还包括去除部分的所述硬掩膜(7)的过程，
h1≤(h2+h)，h为所述硬掩膜的厚度，
采用共形沉积法设置所述抛光阻挡层(9)与所述第二介电层(10)。
2.根据权利要求1所述的制作方法，其特征在于，h1>h2。
3.根据权利要求1所述的制作方法，其特征在于，所述步骤S6包括：
步骤S61，去除所述抛光阻挡层(9)的与所述衬底(1)距离最远的表面所在的平面上的所述第二介电层(10)；以及
步骤S62，去除所述第一表面所在平面上的所述第二介电层(10)以及所述抛光阻挡层(9)。
4.根据权利要求3所述的制作方法，其特征在于，所述步骤S61采用刻蚀法或化学机械抛光法实施，所述步骤S62采用化学机械抛光法实施。
5.根据权利要求1所述的制作方法，其特征在于，所述抛光阻挡层(9)的材料包括硅氮化合物。
6.根据权利要求1所述的制作方法，其特征在于，所述第二介电层(10)的材料包括SiO2、碳掺杂的SiO2以及氟掺杂的SiO2中的至少一种。
7.一种MRAM器件，其特征在于，所述MRAM器件采用权利要求1至6中的任一项所述的可实现自停止抛光的MRAM器件的制作方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711462222.5A CN109980081B (zh) | 2017-12-28 | 2017-12-28 | 可自停止抛光的mram器件的制作方法与mram器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711462222.5A CN109980081B (zh) | 2017-12-28 | 2017-12-28 | 可自停止抛光的mram器件的制作方法与mram器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109980081A CN109980081A (zh) | 2019-07-05 |
| CN109980081B true CN109980081B (zh) | 2023-10-20 |
Family
ID=67074791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711462222.5A Active CN109980081B (zh) | 2017-12-28 | 2017-12-28 | 可自停止抛光的mram器件的制作方法与mram器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109980081B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112531102B (zh) * | 2019-09-18 | 2023-04-07 | 中电海康集团有限公司 | Mtj底电极及其制造方法 |
| CN112713169A (zh) * | 2019-10-25 | 2021-04-27 | 中电海康集团有限公司 | 包括mram底电极制作工艺的制作方法及mram器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1656580A (zh) * | 2002-04-30 | 2005-08-17 | 微米技术有限公司 | 磁性随机存储器器件的成形方法 |
| CN104716035A (zh) * | 2013-12-12 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 化学机械抛光的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102099191B1 (ko) * | 2013-03-15 | 2020-05-15 | 인텔 코포레이션 | 내장된 자기 터널 접합을 포함하는 로직 칩 |
-
2017
- 2017-12-28 CN CN201711462222.5A patent/CN109980081B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1656580A (zh) * | 2002-04-30 | 2005-08-17 | 微米技术有限公司 | 磁性随机存储器器件的成形方法 |
| CN104716035A (zh) * | 2013-12-12 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 化学机械抛光的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109980081A (zh) | 2019-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI769342B (zh) | 半導體結構及其製造方法 | |
| US10950657B2 (en) | Apparatus and methods for integrating magnetoresistive devices | |
| CN108232009B (zh) | 一种制作磁性随机存储器的方法 | |
| CN111092152B (zh) | 存储单元和用于制造存储单元的方法 | |
| CN110875352A (zh) | 集成电路、mram单元和用于制造存储器件的方法 | |
| CN109216541B (zh) | Mram与其的制作方法 | |
| US20130026585A1 (en) | MRAM Device and Fabrication Method Thereof | |
| CN106252273A (zh) | 具有复合间隔件的存储器件及其制造方法 | |
| TWI694622B (zh) | 在互連中之嵌入ｍｒａｍ及其製造方法 | |
| CN111261773A (zh) | 半导体存储器元件及其制作方法 | |
| WO2022233249A1 (en) | High-density memory devices using oxide gap fill | |
| TW201436102A (zh) | 3d陣列的大馬士革導體 | |
| CN111933791A (zh) | 磁性随机存储器件及其制造方法 | |
| JP2023554267A (ja) | ２重磁気トンネル接合デバイス | |
| TW202207378A (zh) | 半導體結構及其形成方法 | |
| KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
| CN109980081B (zh) | 可自停止抛光的mram器件的制作方法与mram器件 | |
| US9236557B2 (en) | Magnetic tunnel junction between metal layers of a semiconductor device | |
| CN107785483B (zh) | 一种磁性随机存储器的制作方法 | |
| WO2019061852A1 (zh) | Mram与其制作方法 | |
| CN110085737B (zh) | 磁阻式随机存取存储器及其制作方法 | |
| CN109216538B (zh) | Mram与其的制作方法 | |
| CN113948631A (zh) | 存储位元的制备方法及mram的制备方法 | |
| CN112133819A (zh) | Mram底电极的制备方法 | |
| CN109994394B (zh) | Mram器件中mtj单元的平坦化方法与mram器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240620 Address after: Room 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province Patentee after: CETHIK GROUP Co.,Ltd. Country or region after: China Patentee after: HIKSTOR TECHNOLOGY Co.,Ltd. Address before: Room 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province Patentee before: CETHIK GROUP Co.,Ltd. Country or region before: China |