CN112713169A - 包括mram底电极制作工艺的制作方法及mram器件 - Google Patents

Abstract

本申请提供了一种包括MRAM底电极制作工艺的制作方法及MRAM器件，该制作方法包括：提供一基底，基底包括依次设置的金属互联层、第一阻挡层以及介电层，在第一阻挡层和介电层中形成底部通孔；在底部通孔和底部通孔两侧的介电层的裸露表面上依次覆盖第二阻挡层和导电金属层，导电金属层填充满底部通孔；采用化学机械抛光法去除第二阻挡层表面的导电金属层，保留第二阻挡层，底部通孔中形成凹陷；沉积底电极金属，填充满凹陷，形成底电极金属预制层；通过化学机械抛光去除部分底电极金属预制层，形成表面平整的底电极金属预制层；对底电极金属预制层进行光刻、刻蚀，得到MRAM底电极。该制作方法制作的MRAM底电极的均一性较好。

Description

包括MRAM底电极制作工艺的制作方法及MRAM器件

技术领域

本申请涉及半导体领域，具体而言，涉及一种包括MRAM底电极制作工艺的制作方法及MRAM器件。

背景技术

磁性随机存储器(Magnetic Random Access Memory，MRAM)是一种新型的非易失性存储器，相比于目前其他类型的存储器，具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点，此外利用自旋流来实现磁矩翻转的自旋传输扭矩(Spintransfer torque，STT)的MRAM可实现存储单元尺寸的微缩。这些优点使得MRAM成为未来新型存储器的主要发展方向。

在MRAM中的主要功能单元为MTJ单元，其结构主要包括磁性自由层/非磁性氧化层(MgO)/磁性钉扎层。在外加磁场或电流等驱动下，磁性自由层的磁矩方向发生翻转，与磁性钉扎层的磁矩方向呈现平行态或反平行态，使得MRAM出现高低电阻态，可分别定义为存储态“0”和“1”，从而实现信息的存储。

在MRAM的制备过程中，其主要功能单元MTJ单元共有十几至二十几层不同的磁性或非磁性的薄膜组成，其中多层薄膜的厚度要求小于1nm甚至几个埃。为了保证MTJ中超薄薄膜生长的连续性，其底电极的平坦化制程就变得极为重要。

在目前的半导体工艺制程中，底电极的制作过程包括：在前道工艺形成金属互联层1上依次沉积第一阻挡层2和介电层3，形成图1所示的结构；然后，再刻蚀介电层3和第一阻挡层2，在金属互联层1上形成底部通孔4，形成图2所示的结构；之后，在之前形成的结构上依次设置第二阻挡层5和导电金属层6，如图3所示；之后，去除底部通孔之外的导电金属层6以及底部通孔两侧的第二阻挡层5，形成图4所示的结构；之后，在之前形成的结构上设置底电极材料7，形成图5所示的结构；最后，刻蚀去除部分的底电极材料，形成图6所示的底电极7’。

上述的工艺中，去除底部通孔之外的导电金属层6以及底部通孔两侧的第二阻挡层5的过程中，首先，抛光去除部分的导电金属材料；然后，抛光去除导电金属材料和第二阻挡层材料，在这个过程中，涉及到三种不同的材料，具体为介电层的材料、第二阻挡层材料以及导电金属材料，由于多种薄膜材料抛光速率不同的工艺局限性，这三种材料同步平坦化的效果较差，在批量生产MRAM时，形成的导电通孔会出现差异较大的表面凹陷的问题，导致制作的MRAM底电极的均一性较差，测试准确性较差，更为严重的可能造成开路问题，影响良率。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种包括MRAM底电极制作工艺的制作方法及MRAM器件，以解决现有技术中难以形成均一性较好的MRAM底电极及底电极开路的问题。

为了实现上述目的，根据本申请的一种包括MRAM底电极制作工艺的制作方法，所述制作方法包括：步骤S1，提供一基底，所述基底包括依次设置的金属互联层、第一阻挡层以及介电层，在所述第一阻挡层和所述介电层中形成底部通孔；步骤S2，在所述底部通孔和所述底部通孔两侧的所述介电层的裸露表面上依次覆盖第二阻挡层和导电金属层，所述导电金属层填充满所述底部通孔；步骤S3，采用化学机械抛光法去除所述第二阻挡层表面的所述导电金属层，保留所述第二阻挡层，所述底部通孔中形成凹陷；步骤S4，沉积底电极金属，填充满所述凹陷，形成底电极金属预制层；步骤S5，通过化学机械抛光去除部分所述底电极金属预制层，形成表面平整的所述底电极金属预制层；步骤S6，对所述底电极金属预制层进行光刻、刻蚀，得到MRAM底电极。

进一步地，所述步骤S3包括：将抛光终点停止在所述第二阻挡层，依据终点检测方法检测到所述第二阻挡层后进行过抛光。

进一步地，沉积的所述底电极金属的厚度大于所述凹陷的深度。

进一步地，所述底电极金属的材料选自TaN、Ta、TiN和Ti中的任意一种或者多种。

进一步地，所述导电金属层的材料选自Cu、W和Al中的任意一种或者多种。

进一步地，所述第二阻挡层的材料选自Ta、TaN、Ti、TiN、Co和Ru中的任意一种或者多种。

进一步地，所述介电层的材料选自氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、低K介质及超低K介质中的任意一种或者多种。

进一步地，所述第一阻挡层的材料为氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅。

进一步地，在所述步骤S1之前，所述制作方法还包括：形成包括CMOS传感器的基底，所述金属互联层位于所述基底的表面上。

根据本申请的另一方面，提供了一种MRAM器件，包括MRAM底电极，所述MRAM底电极采用任意一种所述制作方法制作而成。

应用本申请的技术方案，上述包括MRAM底电极制作工艺的制作方法中，采用化学机械抛光法去除第二阻挡层表面的导电金属材料，并停止在第二阻挡层，即在导电金属层的化学机械抛光工艺中只对导电金属层进行抛光，而无需对第二阻挡层进行抛光，简化了工艺流程，提高了生产效率并降低了工艺稳定性风险。此外，对沉积的底电极金属预制层进行化学机械抛光，形成一表面平整的底电极金属层，进一步进行光刻和刻蚀，得到表面平整的MRAM底电极，有效避免了底部导电金属层抛光后产生的凹陷问题，提高了底电极的平整度。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1至图6中示出了根据现有技术中的一种实施例中的MRAM的制作过程的结构示意图；

图7至图13示出了本申请的MRAM的制作过程的结构示意图；

图14示出了本申请的一种实施例的步骤S3化学机械抛光后多个导电通孔的SEM图；以及

图15示出了本申请的一种实施例的多个底电极的SEM图。

其中，上述附图包括以下附图标记：

1、金属互联层；2、第一阻挡层；3、介电层；4、底部通孔；5、第二阻挡层；6、导电金属层；7、底电极材料；7’、底电极；10、金属互联层；20、第一阻挡层；21、刻蚀后的第一阻挡层；30、介电层；31、刻蚀后的介电层；32、底部通孔；40、第二阻挡层；41、刻蚀后的第二阻挡层；50、导电金属层；51、抛光后的导电金属层；60、底电极金属预制层；61、MRAM底电极。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术所介绍的，现有技术中难以形成均一性较好的MRAM底电极，为了解决如上的技术问题，本申请提出了一种包括MRAM底电极制作工艺的制作方法。

本申请的一种典型的实施方式中，提供了一种包括MRAM底电极制作工艺的制作方法，该制作方法包括：

步骤S1，提供一基底，上述基底包括依次设置的金属互联层10、第一阻挡层20以及介电层30，在上述第一阻挡层和上述介电层中形成底部通孔32，如图8所示；

步骤S2，在上述底部通孔32和上述底部通孔32两侧的上述介电层的裸露表面上依次覆盖第二阻挡层40和导电金属层50，上述导电金属层50填充满上述底部通孔32，如图9所示；

步骤S3，采用化学机械抛光法去除上述第二阻挡层表面的上述导电金属层，保留上述第二阻挡层40，上述底部通孔32中形成凹陷，如图10所示；

步骤S4，沉积底电极金属，填充满上述凹陷，形成底电极金属预制层60，如图11所示；

步骤S5，通过化学机械抛光去除部分上述底电极金属预制层60，形成表面平整的底电极金属预制层60，如图12所示；

步骤S6，对上述底电极金属预制层进行光刻、刻蚀，得到MRAM底电极61，如图13所示。

上述制作方法中，采用化学机械抛光法去除第二阻挡层表面的导电金属材料，并停止在第二阻挡层，即在导电金属层的化学机械抛光工艺中只对导电金属层进行抛光，而无需对第二阻挡层进行抛光，简化了工艺流程，提高了生产效率并降低了工艺稳定性风险。此外，对沉积的底电极金属预制层进行化学机械抛光，形成一表面平整的底电极金属层，进一步进行光刻和刻蚀，得到表面平整的MRAM底电极，有效避免了底部导电金属层抛光后产生的凹陷问题，提高了底电极的平整度。

为了防止导电金属层扩散至介电层中，进一步保证器件的性能较好，本申请的一种实施例中，上述步骤S1之前包括：在上述金属互联层10的裸露表面上设置第一阻挡层20；在上述第一阻挡层20远离上述金属互联层的表面上设置介电层30，如图8所示，上述步骤S1中还包括：刻蚀去除部分上述第一阻挡层20和部分上述介电层，形成底部通孔32，剩余的上述第一阻挡层形成刻蚀后的第一阻挡层21，剩余的上述介电层形成刻蚀后的介电层31，如图9所示。

本申请的一种实施例中，上述步骤S3包括：将抛光终点停止在上述第二阻挡层，依据终点检测方法检测到上述第二阻挡层后进行过抛光。上述方法对导电金属层进行抛光直至暴露出第二阻挡层，然后进一步对第二阻挡层进行过抛光，从而可以完全去除位于底部通孔两侧的上述第二阻挡层表面的导电金属层。

本申请的一种实施例中，沉积的上述底电极金属的厚度大于上述凹陷的深度。上述设置使得底电极金属充满上述凹陷，从而便于对底电极金属进行抛光形成表面平整的MRAM底电极。

本申请中的第一阻挡层的材料为任意可以阻挡金属材料扩散至介电层中的材料，本领域技术人员可以根据实际情况选择合适的材料作为第一阻挡层的材料，比如氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅等材料。

可选地，MRAM可以包括多个MTJ器件，每一个MTJ器件对应一个金属互联层，本申请的一种实施例中，上述金属互联层包括多个间隔的金属互联层，上述底部通孔对应地与上述金属互联层抵接。

本申请的又一种图中未示出的实施例中，上述制作方法还包括：在上述底电极的表面上依次设置自由层、参考层、绝缘势垒层以及顶电极。上述制作方法中，金属导线部上形成的底电极、自由层、参考层、绝缘势垒层和顶电极共同构成MTJ器件，当然，MTJ器件还可以包括其他的结构层，本领域技术人员可以根据实际情况选择其他合适的结构层，例如，钉扎层。

本申请的一种实施例中，上述导电金属层的材料选自Cu、W和Al中的任意一种或者多种。

为了能够选择更高选择比的研磨液，更好地控制底电极金属预制层的抛光过程，进而保证MRAM的均匀性，且同时保证MRAM底电极的导电性能，本申请的一种实施例中，上述底电极材料选自Ta、TaN、Ti、TiN中的任意一种或者多种。

为了进一步降低上述步骤S6的刻蚀难度，使得该制作方法更加高效，本申请中的一种具体的实施例中，上述底电极材料与上述第二阻挡材料相近。上述制作方法可以降低制作底电极的刻蚀难度，从而提高MRAM的制作的效率。具体地，上述第二阻挡层的材料选自Ta、TaN、Ti、TiN、Co和Ru中的任意一种或者多种。

为了保证介电层的绝缘性能，本申请的一种实施例中，上述介电层的材料选自氧化硅、二氧化硅、碳氧化物、氮化硅、氟硅玻璃、磷硅玻璃、硼磷硅玻璃和正硅酸乙酯、超低K介质及超低K介质中的任意一种或者多种。

本申请的又一种实施例中，在上述步骤S1之前，上述制作方法还包括：形成包括CMOS传感器的基底，上述金属导线层位于上述基底的表面上。当然，该基底中还包括一些其他在前道制程中形成的结构。

本申请的又一种实施例中，上述金属互联层的材料为Cu。Cu的电阻较低，可明显降低电阻电容延迟(RC delay)效应。

当然，本申请的金属互联层的材料并不限于Cu，还可以为其他的合适材料，本领域技术人员可以根据实际情况选择合适的金属材料形成金属互联层。

申请中的另一种典型的实施方式中，提供了一种MRAM器件，上述MRAM器件采用上述的任一种的制作方法制作而成。

由于采用上述的制作方法制作而成，该MRAM底电极的均一性较好且较为平坦，可以保证较好的测试准确性，使得器件的性能更好。

为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案。

实施例

包括MRAM底电极的制作工艺的制作过程包括：

形成包括CMOS传感器的基底，基底包括依次设置的金属互联层10、第一阻挡层20(NBlock)和介电层30(TEOS)，金属互联层10包括多个间隔的金属互联层单元，图7中只示出了一个金属互联层单元；

刻蚀去除部分介电层30和第一阻挡层20，在各金属互联层10的表面上形成底部通孔32，剩余的介电层形成刻蚀后的介电层31，剩余的第一阻挡层形成刻蚀后的第一阻挡层21，如图8所示；

在底部通孔32以及其两侧的介电层的裸露表面上依次设置第二阻挡层40(TaN/Ta)和导电金属层50(Cu)，导电金属层50覆盖底部通孔32两侧的且位于介电层表面上的上述第二阻挡层40，如图9所示；

采用化学机械抛光法去除部分导电金属层50，直至底部通孔32两侧的第二阻挡层40的裸露，剩余的位于底部通孔32中的导电金属层50形成抛光后的导电金属层51，如图10所示；

在抛光后的导电金属层51以及其两侧的第二阻挡层40的裸露表面上沉积底电极金属，形成底电极金属预制层60(TaN)，如图11所示；

采用化学机械抛光法去除部分底电极金属预制层60，直至底电极金属预制层60的远离底部通孔32的表面为平整表面，如图12所示；

采用刻蚀法去除底部通孔32两侧的部分底电极金属预制层60和至少部分第二阻挡层40，使得部分介电层裸露，剩余的底电极金属形成MRAM底电极61，剩余的上述第二阻挡层形成刻蚀后的第二阻挡层41，如图13所示。

如图14所示，采用本实施制作方法形成的底部通孔之间没有明显的差异，如图15所示，采用本实施制作方法形成的底电极之间也没有明显的差异，因此，本实施制作方法形制作的MRAM中形成的MRAM底电极均一性较好。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的包括MRAM底电极制作工艺的制作方法中，采用化学机械抛光法去除第二阻挡层表面的导电金属材料，并停止在第二阻挡层，即在导电金属层的化学机械抛光工艺中只对导电金属层进行抛光而无需对第二阻挡层进行抛光，简化了工艺流程，提高了生产效率并降低了工艺稳定性风险。

2)、本申请的MRAM器件中，MRAM底电极由于采用上述的制作方法制作而成，对沉积的底电极金属预制层进行化学机械抛光，形成一表面平整的底电极金属预制层，进一步进行光刻和刻蚀，得到表面平整的MRAM底电极，有效避免了底部导电金属层抛光后产生的凹陷问题，提高了底电极的平整度。该MRAM底电极的均一性较好且较为平坦，可以保证较好的测试准确性，使得器件的性能更好。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种包括MRAM底电极制作工艺的制作方法，其特征在于，所述制作方法包括：

步骤S1，提供一基底，所述基底包括依次设置的金属互联层、第一阻挡层以及介电层，在所述第一阻挡层和所述介电层中形成底部通孔；

步骤S2，在所述底部通孔和所述底部通孔两侧的所述介电层的裸露表面上依次覆盖第二阻挡层和导电金属层，所述导电金属层填充满所述底部通孔；

步骤S3，采用化学机械抛光法去除所述第二阻挡层表面的所述导电金属层，保留所述第二阻挡层，所述底部通孔中形成凹陷；

步骤S4，沉积底电极金属，填充满所述凹陷，形成底电极金属预制层；

步骤S5，通过化学机械抛光去除部分所述底电极金属预制层，形成表面平整的底电极金属预制层；

步骤S6，对所述底电极金属预制层进行光刻、刻蚀，得到MRAM底电极。

2.根据权利要求1所述的制作方法，其特征在于，所述步骤S3包括：将抛光终点停止在所述第二阻挡层，依据终点检测方法检测到所述第二阻挡层后进行过抛光。

3.根据权利要求1所述的制作方法，其特征在于，沉积的所述底电极金属的厚度大于所述凹陷的深度。

4.根据权利要求1所述的方法，其特征在于，所述底电极金属的材料选自TaN、Ta、TiN和Ti中的任意一种或者多种。

5.根据权利要求1所述的方法，其特征在于，所述导电金属层的材料选自Cu、W和Al中的任意一种或者多种。

6.根据权利要求1所述的方法，其特征在于，所述第二阻挡层的材料选自Ta、TaN、Ti、TiN、Co和Ru中的任意一种或者多种。

7.根据权利要求1所述的方法，其特征在于，所述介电层的材料选自氧化硅、二氧化硅、碳氧化物、氮化硅、氟硅玻璃、磷硅玻璃、硼磷硅玻璃、正硅酸乙酯、低K介质及超低K介质中的任意一种或者多种。

8.根据权利要求1所述的方法，其特征在于，所述第一阻挡层的材料为氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅。

9.根据权利要求1至8中任一项所述的制作方法，其特征在于，在所述步骤S1之前，所述制作方法还包括：

形成包括CMOS传感器的基底，所述金属互联层位于所述基底的表面上。

10.一种MRAM器件，其特征在于，所述MRAM器件采用权利要求1至9中任一项所述的制作方法制作而成。

Images