CN109216541B - Mram与其的制作方法 - Google Patents

Abstract

本申请提供了一种MRAM与其的制作方法。该制作方法包括：在衬底的表面上间隔设置多个包括MTJ单元的预存储结构，第一表面为MTJ单元的与衬底的距离最大的部分表面；在预存储结构的远离衬底的表面上依次叠置设置的第一阻挡层、第一介质层、第二阻挡层与第二介质层，第二阻挡层的靠近第二介质层的表面与衬底的最小距离为H1，第一阻挡层的靠近第一介质层的表面与衬底的最大距离为H2，且H1≤H2；去除介质单元的位于第一表面所在平面之上的部分，其中采用化学机械抛光法去除位于第二表面所在平面之上的至少部分介质单元。该方法提高了化学机械抛光制程中抛光终点的控制能力，显著提高整片晶圆的均一性并减小对逻辑部分造成的不利影响。

Description

MRAM与其的制作方法

技术领域

本申请涉及半导体工艺领域，具体而言，涉及一种MRAM与其的制作方法。

背景技术

磁性随机存储器(Magnetic Random Access Memory,MRAM)是一种新型的非易失性存储器，相比于目前其他类型的存储器，具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点，此外利用自旋流来实现磁矩翻转的自旋传输扭矩(Spintransfer torque, STT)的MRAM可实现存储单元尺寸的微缩。这些优点使得MRAM成为未来新型存储器的主要发展方向。

在MRAM中的主要功能单元为MTJ单元，其结构主要包括磁性自由层/非磁性氧化层(MgO)/磁性钉扎层。在外加磁场或电流等驱动下，磁性自由层的磁矩方向发生翻转，与磁性钉扎层的磁矩方向呈现平行态或反平行态，使得MRAM出现高低电阻态，可分别定义为存储态“0”和“1”，从而实现信息的存储。

在MTJ单元的制备过程中，为防止氧化及空气中水汽的污染会在MTJ单元6'上覆盖一层保护层，通常选择导电且在空气中物化性质比较稳定的金属Ta等材料。在MRAM的工艺制程中，如图1以及图2所示，需先后经历MTJ单元6'的沉积、刻蚀、SiN沉积(阻挡层71’)、TEOS(介质层72')沉积及其平坦化除去MTJ单元之上的介质层72'，完成MTJ单元的开孔，为之后顶电极的制备及二者之间形成良好的互联做准备。在此过程中，利用化学机械抛光制程快速除去MTJ单元之上的介电层72'，并准确的将抛光终点停在MTJ单元的保护层如Ta(通常也作为化学机械抛光制程的抛光阻挡层)之上是非常关键的。由于MTJ单元6'的关键尺寸通常比较小，在此制程中也会存在一些问题：1、MTJ单元6'之上的抛光阻挡层研磨速率较慢，而MTJ单元6'周边的TEOS相对较快的研磨速率会使得MTJ单元6'周围的平坦化效果变差，如图2所示；2、由于MTJ单元6'模块密度会对整片晶圆的平坦化制程产生非常明显的影响，MTJ单元6'之上抛光阻挡层的速率较慢，其周围的速率较快同样会引起整片晶圆上抛光均一性变差，如图2所示，甚至破坏MTJ单元6'的薄膜结构，影响MRAM器件的功能。

因此，亟需一种能够准确去除MTJ单元之上的介质层及抛光阻挡层的工艺方法。

发明内容

本申请的主要目的在于提供一种MRAM与其的制作方法，现有技术中的介质层的设置方式带来的难以去除MTJ器件之上的介质层以及抛光阻挡层，将抛光终点准确停止在MTJ器件之上的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种MRAM的制作方法，该制作方法包括：步骤S1，在衬底的表面上间隔设置多个预存储结构，各上述预存储结构包括一个MTJ 单元，上述MTJ单元的远离上述衬底的表面为第一表面，且上述第一表面为上述MTJ单元的与上述衬底的距离最大的部分表面；步骤S2，在上述预存储结构的远离上述衬底的表面上设置介质单元，上述介质单元包括依次叠置设置的第一阻挡层、第一介质层、第二阻挡层与第二介质层，其中，上述第一阻挡层覆盖各上述MTJ单元以及相邻两个上述MTJ单元之间的间隙，上述第二阻挡层的靠近上述第二介质层的表面与上述衬底的最小距离为H1，上述第一阻挡层的靠近上述第一介质层的表面与上述衬底的最大距离为H2，且H1≤H2；步骤S3，去除上述介质单元的位于上述第一表面所在平面之上的部分，采用化学机械抛光法去除位于第二表面所在平面之上的至少部分上述介质单元，上述第二表面为上述第一阻挡层的与上述衬底的距离最大的部分表面。

进一步地，H1＝H2。

进一步地，上述第二阻挡层包括凸起部，上述凸起部突出于上述第二阻挡层的其他部分，上述步骤S3包括：步骤S31，采用刻蚀法去除上述第二介质层与至少部分上述凸起部，使得上述第二阻挡层中形成开口；步骤S32，采用化学机械抛光法去除剩余的上述介质单元的位于上述第一表面所在平面之上的部分，上述化学机械抛光法所用的至少部分研磨液对上述第一介质层、上述第二介质层、上述第一阻挡层与上述第二阻挡层的研磨速度分别为V1、V2、V3 与V4，V1>V3，V1>V4，V2>V3，V2>V4。

进一步地，上述步骤S32包括：步骤A，采用第一研磨液进行化学机械抛光，以去除剩余的上述介质单元的位于上述第二表面所在平面上的部分，以使上述第二表面以及上述第二表面两侧的部分上述介质单元的远离上述衬底的表面位于同一平面上，上述第一研磨液对上述第一介质层、上述第二介质层、上述第一阻挡层与上述第二阻挡层的研磨速度分别为V1、 V2、V3与V4，V1>V3，V1>V4，V2>V3，V2>V4；步骤B，去除上述介质单元的位于上述第一表面所在平面之上的部分。

进一步地，采用第二研磨液进行化学机械抛光，以实施上述步骤B，上述第二研磨液对上述第一阻挡层与上述第二阻挡层的研磨速度分别为V3'与V4'，其中，V3'＝0.9～1.1V4'。

进一步地，采用刻蚀法实施上述步骤B。

进一步地，设置上述预存储结构的过程包括：在上述衬底的表面上间隔设置多个连接金属层；在多个上述连接金属层的远离上述衬底的表面上设置隔离层；在位于各上述连接金属层上的上述隔离层中开设通孔，且上述通孔与上述连接金属层一一对应；在各上述通孔中设置底电极金属，形成底电极，且上述底电极的远离上述衬底的表面与上述隔离层的远离上述衬底的表面在同一平面上；在各上述底电极的远离上述连接金属层的表面上设置一个上述 MTJ单元，进而形成间隔设置的多个上述预存储结构。

进一步地，上述第一阻挡层和/或上述第二阻挡层的材料选自氮氧硅化合物和/或碳化硅。

进一步地，上述第一介质层和/或上述第二介质层的材料包括低K介电材料。

根据本申请的另一方面，提供了一种MRAM，该MRAM采用任一种上述的制作方法形成。

应用本申请的技术方案，在现有技术的基础上，增加了第二阻挡层与第二介质层，在化学机械抛光制程中，所使用的抛光液使得第二介质层的研磨速率相对于第二阻挡层的研磨速率快的多，由于MTJ的关键尺寸较小，通常仅为40～100nm，使得MTJ单元两边的第二阻挡层相对于MTJ之上的第二阻挡层所占的比例大得多，化学机械抛光制程会除去MTJ单元之上的第二抛光阻挡层而使得抛光终点停在MTJ两边的第二阻挡层之上，且该制作方法中，设置 H1≤H2，使得MTJ单元两侧的第二阻挡层在被研磨掉之前，就可以研磨到MTJ单元的第一表面上的第一阻挡层，后续通过化学机械抛光法和/或刻蚀法去除剩余的第二阻挡层与第一阻挡层，使得去除终点准确地停止在第一表面上，避免了与第一表面接触设置的部分第一阻挡层提前被去除形成碟状凹陷进而破坏MTJ单元，提高了MRAM中MTJ单元及逻辑部分化学机械抛光制程中对抛光终点的控制能力，且可显著提高整片晶圆的均一性。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有技术中的一种MRAM的制作过程中的局部结构示意图；

图2示出了将图1中的第一介质层与部分第一阻挡层去除后的结构示意图；

图3示出了本申请的一种实施例中的在预存储单元上设置介质单元后的结构示意图；

图4示出了在图3中的第二阻挡层中开口后的结构示意图；

图5示出了去除图4中剩余的介质单元的部分后的结构示意图；

图6示出了进一步去除部分介质单元后的结构示意图；

图7示出了本申请的一种实施例提供的在MTJ单元上设置顶电极后的结构示意图；

图8示出了本申请的另一种实施例提供的在MTJ单元上设置顶电极后的结构示意图；

图9示出了本申请的对比例1形成的MRAM的局部结构示意图；

图10示出了本申请的对比例2形成的MRAM的局部结构示意图。

其中，上述附图包括以下附图标记：

6'、MTJ单元；71'、阻挡层；72'、介质层；1、衬底；2、连接金属层；3、阻挡层；4、隔离层；5、底电极；6、MTJ单元；7、介质单元；8、顶电极；02、增强金属连接层；10、隔离介质层；41、第一隔离层；42、第二隔离层；71、第一阻挡层；72、第一介质层；73、第二阻挡层；74、第二介质层；730、凸起部。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

正如背景技术所介绍的，现有技术中的介质层的设置方式，导致难以准确去除MTJ单元之上的介质层以及抛光阻挡层，并将抛光终点停止在MTJ单元之上的问题，进而影响整片晶圆的均一性，为了解决如上的技术问题，本申请提出了一种MRAM与其的制作方法。

本申请的一种典型的实施方式中，提供了一种MRAM的制作方法，该制作方法包括：步骤S1，如图3所示，在衬底1的表面上间隔设置多个预存储结构，各上述预存储结构包括一个MTJ单元6，上述MTJ单元的远离上述衬底1的表面为第一表面，且上述第一表面为上述MTJ单元的与上述衬底的距离最大的部分表面；步骤S2，在上述预存储结构的远离上述衬底1的表面上设置介质单元7，如图3所示，上述介质单元7包括依次叠置设置的第一阻挡层71、第一介质层72、第二阻挡层73与第二介质层74，其中，上述第一阻挡层71覆盖各上述MTJ 单元6以及相邻两个上述MTJ单元6之间的间隙，上述第二阻挡层73的靠近上述第二介质层 74的表面与上述衬底1的最小距离为H1，上述第一阻挡层71的靠近上述第一介质层72的表面与上述衬底1的最大距离为H2，且H1≤H2；步骤S3，去除上述介质单元7的位于上述第一表面所在平面之上的部分，如图5所示，使得各上述第一表面与上述MTJ单元6两侧剩余的上述介质单元7的裸露表面在同一个平面上，采用化学机械抛光法去除位于第二表面所在平面之上的至少部分上述介质单元7，上述第二表面为上述第一阻挡层71的与上述衬底1的距离最大的部分表面。

本申请的上述制作方法中，由于第一阻挡层与第二阻挡层具有减缓研磨速率的作用，所以，当采用化学机械抛光法去除第二表面上的介质单元时，当研磨到第一阻挡层与第二阻挡层时，研磨速率会大大减小，即第一阻挡层与第二阻挡层的去除速率远小于第一介质层与第二介质层的去除速率。

应用本申请的技术方案，在现有技术的基础上，增加了第二阻挡层与第二介质层，在化学机械抛光制程中，所使用的抛光液使得第二介质层的研磨速率相对于第二阻挡层的研磨速率快的多，由于MTJ的关键尺寸较小，通常仅为40～100nm，使得MTJ单元两边的第二阻挡层相对于MTJ之上的第二阻挡层所占的比例大得多，化学机械抛光制程会除去MTJ单元之上的第二抛光阻挡层而使得抛光终点停在MTJ两边的第二阻挡层之上，且该制作方法中，设置 H1≤H2，使得MTJ单元两侧的第二阻挡层在被研磨掉之前，就可以研磨到MTJ单元的第一表面上的第一阻挡层，后续通过化学机械抛光法和/或刻蚀法去除剩余的第二阻挡层与第一阻挡层，使得去除终点准确地停止在第一表面上，避免了与第一表面接触设置的部分第一阻挡层提前被去除形成碟状凹陷进而破坏MTJ单元，提高了MRAM中MTJ单元及逻辑部分化学机械抛光制程中对抛光终点的控制能力，且可显著提高整片晶圆的均一性。

本申请的一种实施例中，H1＝H2，这样可以进一步保证第一表面上的部分第一阻挡层与 MTJ单元两侧的第二阻挡层可以同时被去除，进而保证了MRAM的表面的平整性，进而进一步保证了其具有良好的性能。

本申请的另一种实施例中，如图3所示，上述第二阻挡层73包括凸起部730，上述凸起部730突出于上述第二阻挡层73的其他部分，上述步骤S3包括：步骤S31，采用刻蚀法去除上述第二介质层74与至少部分上述凸起部730，使得上述第二阻挡层73中形成开口，如图4所示(该步骤中形成的表面可能不平整)，具体的，该步骤中的刻蚀可以是干法刻蚀也可以是湿法刻蚀；步骤S32，采用化学机械抛光法去除剩余的上述介质单元7的位于上述第一表面所在平面之上的部分，形成图6所示的结构，上述化学机械抛光法所用的至少部分研磨液对上述第一介质层72、上述第二介质层74、上述第一阻挡层71与上述第二阻挡层73的研磨速度分别为V1、V2、V3与V4，V1>V3，V1>V4，V2>V3，V2>V4。

本申请中的步骤S32中的化学机械抛光制程可以一次性完成，也可以分步进行。本领域技术人员可以根据实际情况选择合适的方式完成步骤S32。

本申请的一种实施例中，上述步骤S32包括：步骤A，采用第一研磨液进行化学机械抛光，以去除上述介质单元7的位于上述第二表面所在平面上的部分并获得平坦化，形成图5所示的结构，上述第一研磨液对上述第一介质层72、上述第二介质层74、上述第一阻挡层71与上述第二阻挡层73的研磨速度分别为V1、V2、V3与V4，V1>V3，V1>V4，V2>V3，V2>V4；步骤B，去除上述介质单元7的位于上述第一表面所在平面之上的部分，形成图6所示的结构，使得各上述MTJ单元6的第一表面与上述MTJ单元6两侧剩余的上述介质单元7的裸露表面在同一个平面上。该实施例中，通过分步进行步骤S3，使得研磨效率更高，且能够更加合理地利用具有不同选择比的研磨液，以实现最好的抛光终点控制。

本申请的另一种实施例中，采用第二研磨液进行化学机械抛光，以实施上述步骤B，上述第二研磨液对上述第一阻挡层71与上述第二阻挡层73的研磨速度分别为V3'与V4'，其中， V3'＝0.9～1.1V4'。

为了进一步提高去除第一表面所在平面之上的部分介质单元的效率，本申请的一种实施例中，采用刻蚀法实施上述步骤B。具体地，可以采用干法刻蚀或者湿法刻蚀，或者还可以采用干法刻蚀结合湿法刻蚀去除这部分的介质单元，本领域技术人员可以根据实际情况选择合适的刻蚀方法。

本申请的再一种实施例中，设置上述预存储结构的过程包括：在上述衬底1的表面上间隔设置多个连接金属层2，实际上连接金属层2设置在隔离介质层10的开孔中；在多个上述连接金属层2的远离上述衬底1的表面上设置隔离层4；在位于各上述连接金属层2上的上述隔离层4中开设通孔，且上述通孔与上述连接金属层2一一对应；在各上述通孔中设置底电极金属，形成底电极5，且上述底电极5的远离上述衬底1的表面与上述隔离层4的远离上述衬底1的表面在同一平面上；在各上述底电极5的远离上述连接金属层2的表面上设置一个上述MTJ单元6，进而形成图7所示间隔设置的多个上述预存储结构，如图7所示，各预存储结构包括一一对应的连接金属层2、隔离层4、底电极5与MTJ单元6。

本申请的另一种实施例中，设置上述预存储结构的过程包括：在上述衬底1的表面上间隔设置多个连接金属层2，在多个上述连接金属层2的远离上述衬底1的表面上依次设置叠置的阻挡层3与第一隔离层41，在位于各上述连接金属层2上的上述阻挡层3与第一隔离层41中开设第一通孔，且上述第一通孔与上述连接金属层2一一对应，在各上述第一通孔中设置金属材料，形成增强金属连接层02，并利用化学机械抛光法完成表面的平坦化，在增强金属连接层02的上表面设置第二隔离层42，在位于各上述增强金属连接层02上的上述第二隔离层 42中开设第二通孔，且上述第二通孔与上述增强金属连接层02一一对应，在各上述第二通孔中设置底电极金属，形成底电极5，且上述底电极5的远离上述衬底1的表面与上述隔离层 04的远离上述衬底1的表面在同一平面上，形成图8所示的结构，在各上述底电极5的远离上述连接增强金属连接层02的表面上设置一个上述MTJ单元6。各预存储结构包括一一对应的连接金属层2、增强金属连接层02、底电极5与MTJ单元6。

为了进一步保证底电极与MTJ单元形成良好的电互连，本申请的一种优选的实施例中，上述底电极的关键尺寸(Critical Dimension，CD)大于或等于MTJ单元的关键尺寸。

上述阻挡层的作用通常作为制备增强金属连接层02过程中刻蚀阻挡层，同时也可用来作为大马士革工艺中铜的阻挡层来防止铜的扩散，通常为N-BLOK或NDC等材料。本领域技术人员可以根据实际情况选择合适的材料形成阻挡层。该层具体可以通过CVD等方法沉积。

上述连接金属层的材料选自Cu、Au、Ag、Al或TaN等金属，本领域技术人员可以根据实际情况选择合适的材料形成连接金属层。本申请的一种实施例中，上述连接金属层为铜层。

由于金属铜容易扩散至隔离层(这里可以是隔离层，也还可以是第一隔离层和/或第二隔离层)中，进而使得对应的隔离层的隔离效果较差，甚至出现漏电的问题，且铜与对应的隔离层的粘结性能较差，为了进一步提高对应的隔离层的隔离效果以及器件的稳定性，本申请的一种实施例中，当上述连接金属层2和/或增强金属连接层02为铜层时，在对应的隔离层中开孔之后以及设置上述铜层的步骤之前，还包括在孔中设置铜阻挡层。在本发明中上述的图示中，铜阻挡层未显示。

上述的铜阻挡层可以是现有技术中的任何铜阻挡层材料形成的，比如TaNx或Ta，本领域技术人员可以根据实际情况选择合适的材料形成铜阻挡层。该层具体可以通过PVD、或ALD 等方法沉积，优选ALD或者SIP(Self-Ionized PVD)方式来沉积。

本申请中的顶电极与底电极可以是现有技术中常用的导电材料形成的，比如铜、Ta或TaN 等，优选电阻率低的导电材料，例如TaN或Ta。

当然，本申请的底电极的设置方法并不限于上述的方法，一种实施例中，上述形成底电极的方法包括：在上述衬底1的表面上间隔设置多个连接金属层2，在多个上述连接金属层2的远离上述衬底1的表面上依次设置叠置的阻挡层3与第一隔离层41；在位于各上述连接金属层2上的上述阻挡层3与第一隔离层41中开设第一通孔，且上述第一通孔与上述连接金属层 2一一对应，在各上述第一通孔中设置金属材料，形成增强金属连接层02，并利用化学机械抛光法完成表面的平坦化；在平坦化的表面上设置底电极金属层，并光刻刻蚀形成底电极5，底电极5与上述连接金属层2一一对应；然后，沉积第二隔离层42，并且，利用化学机械抛光完成第二隔离层42及底电极5的表面平坦化，使上述底电极5的远离上述衬底1的表面与上述隔离层04的远离上述衬底的表面在同一平面上；最后，在各上述底电极5的远离上述连接金属层2的表面上设置一个上述MTJ单元6，如图8所示，进而形成间隔设置的多个上述预存储结构。

本申请的一种实施例中，在上述步骤S3之后，上述制作方法还包括：在各上述MTJ单元 6的裸露表面与剩余的上述介质单元7的裸露表面上设置顶电极金属；去除剩余的上述介质单元7表面上的上述顶电极金属，在各上述MTJ单元6的远离上述衬底1的表面上形成顶电极 8。顶电极的形成方法可参考上述的底电极的形成方法。

本申请的形成顶电极的方法并不限于上述的方法，本领域技术人员还可以采用其他的方法形成上述顶电极。

为了进一步保证顶电极与MTJ单元形成良好的电互连，本申请的一种优选实施例中，上述顶电极的关键尺寸(Critical Dimension，CD)大于或等于MTJ单元的关键尺寸。

本申请的再一种实施例中，上述第一阻挡层71和/或上述第二阻挡层73的材料可选自氮氧硅化合物和/或碳化硅。

本申请的第一阻挡层的材料与第二阻挡层的材料可以是相同的，也可以是不同的，本领域技术人员可以根据实际情况将二者的材料设置为相同或者不同。

另外，本申请的第一阻挡层与第二阻挡层的材料并不限于上述提到的种类，第一阻挡层与第二阻挡层的材料可以是现有技术中的任何绝缘的且不容易被研磨掉的材料，本领域技术人员可以根据实际情况选择合适的材料形成第一阻挡层与第二阻挡层。

另外，本申请的介质单元中的各层可以采用现有技术中的任何可行的方法设置，比如化学沉积法中的各种方法。本领域技术人员可以根据实际情况选择合适的方法设置介质单元中的这些层，且这些层的设置方法可以是相同的，也可以是不同的，本领域技术人员可以根据实际情况进行选择。

本申请中的第一介质层与第二介质层的材料可以是现有技术中的任何介质材料，本领域技术人员可以根据实际情况选择合适的材料作为介电材料。

为了进一步减小MRAM器件中电阻电容的延迟(RC delay)效应，提高芯片的运算速度，本申请的一种实施例中，上述第一介质层72和/或上述第二介质层74的材料包括低K介电材料。

当然，本申请的第一介质层的材料与第二介质层的材料并不限于上述提到的材料，本领域技术人员可以根据实际情况选择其他合适的材料。

另外，本申请的第一介质层与第二介质层的材料可以是相同的，也可以是不同的，本领域技术人员可以根据实际情况设置二者为相同的或者不同的。

本申请中的衬底包含基底以及在在基底上的前道工艺所有必要的结构以及器件，例如包括CMOS等。

本申请中所描述的制备过程中包含实际工艺制程中所涉及的光刻等过程，但在本专利中的示意图中未显示。

本申请中的MTJ单元可以是现有技术中的任意一种MTJ单元，MTJ单元主要由参考层/ 绝缘势垒层/自由层构成，同时包含其他多层多种可实现特定功能的磁性或非磁性薄膜。本领域技术人员可以根据实际情况选择合适结构的MTJ单元。

本申请的另一种典型的实施方式中，提供了一种MRAM，该MRAM采用上述的制作方法形成。

该MRAM由于采用上述的制作方法形成，提高了MRAM中MTJ单元及逻辑部分化学机械抛光制程中对抛光终点的控制能力，显著提高整片晶圆的均一性。

为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例与对比例来说明本申请的方案。

实施例

STT-MRAM的制作过程包括：

制备出包括基底以及基底上的经过前道工艺制备出的结构的衬底1。

在衬底1上采用大马士革工艺沉积铜金属层(在衬底上设置隔离介质层10，然后在隔离介质层中开孔，在孔中填充金属铜)，形成多个连接金属层2，且多个连接金属层2远离衬底的表面在同一个平面上，如图8所示。

在各连接金属层2层的远离衬底1的表面上沉积N-BLOK，形成阻挡层3。在阻挡层3上采用TEOS利用PECVD形成SiO₂层，即第一隔离层41。

在位于各上述连接金属层2上的上述阻挡层3、第一隔离层41中开设第一通孔，且上述第一通孔与上述连接金属层2一一对应。

在各上述第一通孔中设置铜阻挡层TaN(图中未示出)以及金属铜，形成增强金属连接层 02，并利用化学机械抛光完成表面的平坦化。

在增强金属连接层02的上表面采用TEOS利用PECVD形成SiO₂层，即第二隔离层42。

在位于各上述增强金属连接层02上的上述第二隔离层42中开设第二通孔，且上述第二通孔与上述增强金属连接层02一一对应。

在各上述第二通孔中设置底电极金属TaN，形成底电极5，且上述底电极5的远离上述衬底1的表面与上述隔离层04的远离上述衬底1的表面在同一平面上。

在各底电极5的表面上设置多个间隔的MTJ单元6。

采用PECVD法依次沉积Si₃N₄、SiO₂、Si₃N₄与SiO₂，形成依次叠置设置的第一阻挡层、第一介质层、第二阻挡层与第二介质层，各层的厚度分别是：

与

且H1＝H2。

采用干法刻蚀去除上述第二介质层与至少部分上述凸起部，使得上述第二阻挡层中形成开口。

利用化学机械抛光的方法采用TEOS:SiN高选择比的研磨液除去第一表面上的介质层及阻挡层，形成平整的表面。

在上述MTJ单元6的裸露表面与剩余的上述介质单元7的裸露表面上沉积Ta，形成顶电极层08；通过光刻以及刻蚀工艺去除剩余的上述介质单元7表面上的顶电极金属，在各上述 MTJ单元6的远离上述衬底1的表面上形成顶电极8，至此形成图8所示的整体结构。

对比例1

与实施例不同之处在于，其中的第一介质层的厚度是

H1>H2。形成的结构如图9 所示(图中未示出顶电极)，制作得到的MRAM器件表面不平整，且MTJ单元被去除部分。

对比例2

与实施例不同之处在于，只沉积形成第一阻挡层与第一介质层。形成的结构如图10所示(图中未示出顶电极)，制作得到的MRAM器件表面不平整，大部分MTJ单元的上部分均被去除，晶粒裸片(With In Die,WID)的均一性很差，晶圆内(With In Wafer,WIW)的均一性也会很差，MRAM器件失效的晶粒裸片数增多。

采用台阶仪测试MRAM器件中的晶粒裸片的不均一性与晶圆内的不均一性，具体测试结果见表1。

表1

由上述的表中的数据可知，实施例制备得到的MRAM器件的晶粒裸片(With InDie,WID) 的不均一性的比例较小，所以其晶粒裸片的均一性较好，晶圆内(With InWafer,WIW)的不均一性比例较小，所以晶圆内的均一性也较好；对比例1与实施例相比，由于H1>H2，其MTJ 单元的第一表面上的第一阻挡层相比MTJ单元两侧的第二阻挡层来说，更容易被先除去而形成碟状凹陷，导致部分MTJ单元被破坏，进而导致晶粒裸片的均一性与晶圆内的均一性均变差；对比例2与实施例相比，由于其介质单元中只包括第一阻挡层与第一介质层，使得MTJ 单元也很容易被破坏，使得晶粒裸片的均一性与晶圆内的均一性较差。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的制作方法中，在现有技术的基础上，增加了第二阻挡层与第二介质层，在化学机械抛光制程中，所使用的抛光液使得第二介质层的研磨速率相对于第二阻挡层的研磨速率快的多，由于MTJ的关键尺寸较小，通常仅为40～100nm，使得MTJ单元两边的第二阻挡层相对于MTJ之上的第二阻挡层所占的比例大得多，化学机械抛光制程会除去MTJ单元之上的第二抛光阻挡层而使得抛光终点停在MTJ两边的第二阻挡层之上，且该制作方法中，设置H1≤H2，使得MTJ单元两侧的第二阻挡层在被研磨掉之前，就可以研磨到MTJ单元的第一表面上的第一阻挡层，后续通过化学机械抛光法和/或刻蚀法去除剩余的第二阻挡层与第一阻挡层，使得去除终点准确地停止在第一表面上，避免了与第一表面接触设置的部分第一阻挡层提前被去除形成碟状凹陷进而破坏MTJ单元，提高了MRAM中MTJ单元化学机械抛光制程中对抛光终点的控制能力，且可显著提高颗粒裸片之间的均一性。

2)、本申请的制作方法中，由于提高了MTJ单元及逻辑部分化学机械抛光制程的终点控制能力，可显著提高整片晶圆的均一性。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种MRAM的制作方法，其特征在于，所述制作方法包括：

步骤S1，在衬底(1)的表面上间隔设置多个预存储结构，各所述预存储结构包括一个MTJ单元(6)，所述MTJ单元的远离所述衬底(1)的表面为第一表面，且所述第一表面为所述MTJ单元的与所述衬底(1)的距离最大的部分表面；

步骤S2，在所述预存储结构的远离所述衬底(1)的表面上设置介质单元(7)，所述介质单元(7)包括依次叠置设置的第一阻挡层(71)、第一介质层(72)、第二阻挡层(73)与第二介质层(74)，其中，所述第一阻挡层(71)覆盖各所述MTJ单元(6)以及相邻两个所述MTJ单元(6)之间的间隙，所述第二阻挡层(73)的靠近所述第二介质层(74)的表面与所述衬底(1)的最小距离为H1，所述第一阻挡层(71)的靠近所述第一介质层(72)的表面与所述衬底(1)的最大距离为H2，且H1≤H2；以及

步骤S3，去除所述介质单元(7)的位于所述第一表面所在平面之上的部分，其中，采用化学机械抛光法去除位于第二表面所在平面之上的至少部分所述介质单元(7)，所述第二表面为所述第一阻挡层(71)的与所述衬底(1)的距离最大的部分表面。

2.根据权利要求1所述的制作方法，其特征在于，H1＝H2。

3.根据权利要求1所述的制作方法，其特征在于，所述第二阻挡层(73)包括凸起部(730)，所述凸起部(730)突出于所述第二阻挡层(73)的其他部分，所述步骤S3包括：

步骤S31，采用刻蚀法去除所述第二介质层(74)与至少部分所述凸起部(730)，使得所述第二阻挡层(73)中形成开口；以及

步骤S32，采用化学机械抛光法去除剩余的所述介质单元(7)的位于所述第一表面所在平面之上的部分，所述化学机械抛光法所用的至少部分研磨液对所述第一介质层(72)、所述第二介质层(74)、所述第一阻挡层(71)与所述第二阻挡层(73)的研磨速度分别为V1、V2、V3与V4，V1>V3，V1>V4，V2>V3，V2>V4。

4.根据权利要求3所述的制作方法，其特征在于，所述步骤S32包括：

步骤A，采用第一研磨液进行化学机械抛光，以去除剩余的所述介质单元(7)的位于所述第二表面所在平面上的部分，以使所述第二表面以及所述第二表面两侧的部分所述介质单元的远离所述衬底(1)的表面位于同一平面上，所述第一研磨液对所述第一介质层(72)、所述第二介质层(74)、所述第一阻挡层(71)与所述第二阻挡层(73)的研磨速度分别为V1、V2、V3与V4，V1>V3，V1>V4，V2>V3，V2>V4；以及

步骤B，去除所述介质单元(7)的位于所述第一表面所在平面之上的部分。

5.根据权利要求4所述的制作方法，其特征在于，采用第二研磨液进行化学机械抛光，以实施所述步骤B，所述第二研磨液对所述第一阻挡层(71)与所述第二阻挡层(73)的研磨速度分别为V3'与V4'，其中，V3'＝0.9～1.1V4'。

6.根据权利要求4所述的制作方法，其特征在于，采用刻蚀法实施所述步骤B。

7.根据权利要求1所述的制作方法，其特征在于，设置所述预存储结构的过程包括：

在所述衬底(1)的表面上间隔设置多个连接金属层(2)；

在多个所述连接金属层(2)的远离所述衬底(1)的表面上设置隔离层(4)；

在位于各所述连接金属层(2)上的所述隔离层(4)中开设通孔，且所述通孔与所述连接金属层(2)一一对应；

在各所述通孔中设置底电极金属，形成底电极(5)，且所述底电极(5)的远离所述衬底(1)的表面与所述隔离层(4)的远离所述衬底(1)的表面在同一平面上；以及

在各所述底电极(5)的远离所述连接金属层(2)的表面上设置一个所述MTJ单元(6)，进而形成间隔设置的多个所述预存储结构。

8.根据权利要求1至7中任一项所述的制作方法，其特征在于，所述第一阻挡层(71)和/或所述第二阻挡层(73)的材料选自氮氧硅化合物和/或碳化硅。

9.根据权利要求1至7中任一项所述的制作方法，其特征在于，所述第一介质层(72)和/或所述第二介质层(74)的材料包括低K介电材料。

10.一种MRAM，其特征在于，所述MRAM采用权利要求1至9中的任一项所述的制作方法形成。

Images