CN111697132A - Mram器件的平坦化方法 - Google Patents
Mram器件的平坦化方法 Download PDFInfo
- Publication number
- CN111697132A CN111697132A CN201910184965.3A CN201910184965A CN111697132A CN 111697132 A CN111697132 A CN 111697132A CN 201910184965 A CN201910184965 A CN 201910184965A CN 111697132 A CN111697132 A CN 111697132A
- Authority
- CN
- China
- Prior art keywords
- layer
- polishing
- film protective
- protective layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 160
- 238000005498 polishing Methods 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 69
- 230000004888 barrier function Effects 0.000 claims abstract description 65
- 239000011241 protective layer Substances 0.000 claims abstract description 37
- 230000015654 memory Effects 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 239000000126 substance Substances 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims description 42
- 239000010408 film Substances 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 8
- 230000005641 tunneling Effects 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910000148 ammonium phosphate Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052909 inorganic silicate Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明提供一种MRAM器件的平坦化方法，所述MRAM器件包括基底，所述基底上设有存储单元结构，所述存储单元结构至少包括底电极以及位于所述底电极上的磁性隧道结，所述磁性隧道结的上表面具有一层金属薄膜保护层，所述方法包括：在所述基底上依次沉积抛光阻挡层和介电层；对所述介电层进行化学机械抛光，直至露出金属薄膜保护层上方的所有抛光阻挡层；对所述抛光阻挡层进行刻蚀，除去所述金属薄膜保护层上表面的全部抛光阻挡层以及所述金属薄膜保护层两侧的部分抛光阻挡层。本发明的平坦化方法，能够提高CMP制程中对抛光终点的控制能力，提高MRAM器件中MTJ单元与顶电极的电互联。
Description
技术领域
本发明涉及磁性存储器技术领域，尤其涉及一种MRAM器件的平坦化方法。
背景技术
磁性随机存储器(Magnetic Random Access Memory,MRAM)是一种新型的非易失性存储器，相比于目前其他类型的存储器，具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点，此外利用自旋流来实现磁矩翻转的自旋传输扭矩(Spintransfer torque,STT)的MRAM阵列可实现存储单元尺寸的微缩。这些优点使得MRAM成为未来新型存储器的主要发展方向。
MRAM器件中的主要功能单元为MTJ单元，其结构主要包括磁性自由层/非磁性氧化层(MgO)/磁性钉扎层。在外加磁场或电流等驱动下，磁性自由层的磁矩方向发生翻转，与磁性钉扎层的磁矩方向呈现平行态或反平行态，使得MRAM出现高低电阻态，可分别定义为存储态“0”和“1”，从而实现信息的存储。
在制备MRAM器件时，提供一个基底，基底上设置底电极和磁性隧道结，(MagneticTunnel Junction,MTJ)，磁性隧道结表面是一层金属薄膜保护层(如Ta)，金属薄膜保护层上依次有抛光阻挡层(如SiN)和介电层(如TEOS)，在CMP(Chemical MechanicalPolishing，化学机械抛光)制程中，需要去除磁性隧道结上方的介电层和抛光阻挡层，并将研磨终点停在金属薄膜保护层之上。由于不同薄膜材料的选择比不同，而且目前市场上还没有同时针对TEOS/SiN/Ta的成熟的研磨液产品，因此，在实际CMP制程中，想要将抛光终点准确停在磁性隧道结的上方金属薄膜保护层，是非常具有挑战性的，经常会出现晶圆表面不平整的现象，从而影响MRAM器件的功能。
发明内容
针对现有技术的缺陷，本发明提供一种MRAM器件的平坦化方法，能够提高CMP制程中对抛光终点的控制能力。
第一方面，本发明提供一种MRAM器件的平坦化方法，所述MRAM器件包括基底，所述基底上设有存储单元结构，所述存储单元结构至少包括底电极以及位于所述底电极上的磁性隧道结，所述磁性隧道结的上表面具有一层金属薄膜保护层，所述方法包括：
在所述基底上依次沉积抛光阻挡层和介电层；
对所述介电层进行化学机械抛光，直至露出所述金属薄膜保护层上方的所有抛光阻挡层；
对所述抛光阻挡层进行刻蚀，除去所述金属薄膜保护层上表面的全部抛光阻挡层以及所述金属薄膜保护层两侧的部分抛光阻挡层，其中，所除去的所述金属薄膜保护层两侧的部分抛光阻挡层的厚度小于或者等于所述磁性隧道结中隧穿势垒层以上的厚度。
可选地，采用湿法刻蚀的方法对所述抛光阻挡层进行刻蚀。
可选地，在湿法清洗机台或者CMP机台内进行湿法刻蚀。
可选地，所述抛光阻挡层的材料为含氮和硅的化合物。
可选地，所述介电层的材料为SiO2、FSG、low-K或者ultra-K材料。
第二方面，本发明提供一种MRAM器件的制备方法，包括：
提供基底，在所述基底上沉积底电极金属层，对所述底电极金属层进行光刻和刻蚀，形成多个存储单元结构的底电极；
沉积第一介电层，以填充所述多个存储单元结构的底电极之间的空隙；
对所述第一介电层进行化学机械抛光，直至露出所述底电极；
依次沉积磁性隧道结的多层膜和金属薄膜保护层，通过光刻和刻蚀形成多个存储单元结构；
依次沉积抛光阻挡层和第二介电层；
对所述第二介电层进行化学机械抛光，直至露出所述金属薄膜保护层上方的所有抛光阻挡层；
对所述抛光阻挡层进行刻蚀，除去所述金属薄膜保护层上表面的全部抛光阻挡层以及所述金属薄膜保护层两侧的部分抛光阻挡层，其中，所除去的所述金属薄膜保护层两侧的部分抛光阻挡层的厚度小于或者等于所述磁性隧道结中隧穿势垒层以上的厚度；
沉积顶电极金属层；
通过光刻和刻蚀形成多个存储单元结构的顶电极并打开存储单元结构之间的抛光阻挡层。
可选地，采用湿法刻蚀的方法对所述抛光阻挡层进行刻蚀。
本发明提供的MRAM器件的平坦化方法，先对介电层进行CMP，抛光终点停在抛光阻挡层，容易控制；再对抛光阻挡层进行刻蚀，除去金属薄膜保护层上表面的全部抛光阻挡层以及金属薄膜保护层两侧的部分抛光阻挡层，平坦化效果好，得到金属薄膜保护层表面平整的MRAM器件。与现有技术相比，本发明能够提高MTJ及逻辑部分CMP制程中对抛光终点的控制能力，显著减小CMP过程对逻辑部分造成的不利影响，提高MRAM器件中MTJ单元与顶电极的电互联。
附图说明
图1为本发明实施例提供的平坦化前的MRAM器件的初始结构；
图2为本发明实施例提供的MRAM器件的平坦化方法的流程示意图；
图3为本发明实施例提供的在基底上依次沉积抛光阻挡层和介电层之后的结构示意图；
图4为本发明实施例提供的对介电层进行CMP之后的结构示意图；
图5为本发明实施例提供的对抛光阻挡层进行刻蚀之后的结构示意图；
图6-图13为本发明的MRAM器件的制备方法的一个完整流程的不同步骤各自对应的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种MRAM器件的平坦化方法，如图1所示，为需要进行平坦化的MRAM器件的初始结构，MRAM器件包括基底101，基底101上设有存储单元结构，存储单元结构至少包括底电极102以及位于底电极上的磁性隧道结103，磁性隧道结103的上表面具有一层金属薄膜保护层104，金属薄膜保护层104可以为一层金属钽Ta，也可以是氮化钽或者其他金属。
参考图2，图2为本发明实施例提供的MRAM器件的平坦化方法的步骤流程图，如图2所示，所述方法包括如下步骤：
S11、在基底上依次沉积抛光阻挡层和介电层；
关于这一步骤，可以参考图3，图3为本发明实施例提供的在基底上依次沉积抛光阻挡层和介电层之后的结构示意图，如图3所示，在基底101上依次沉积抛光阻挡层105和介电层106。抛光阻挡层105的材料为含氮和硅的化合物，如SiNx,SiNxH,SiNxCH,SiaCbNcHd，包括氮化硅、氮掺杂的氧化硅与氮掺杂的碳化硅中的一种或者多种的组合；介电层106的材料为SiO2，FSG，low-K或者ultra-K材料，如Carbon/Fluorine doped SiO2一种或多种。
S12、对介电层进行化学机械抛光(CMP)，直至露出金属薄膜保护层上方的所有抛光阻挡层；
关于这一步骤，可以参考图4，图4为本发明实施例提供的对介电层进行CMP之后的结构示意图，如图4所示，抛光终点停在金属薄膜保护层104上方的抛光阻挡层105，金属薄膜保护层104上方的所有抛光阻挡层都暴露出来。这一步骤中，抛光阻挡层105没有被去除，在现有工艺下，将抛光终点停在抛光阻挡层，易于控制。
S13、对抛光阻挡层进行刻蚀，除去金属薄膜保护层上表面的全部抛光阻挡层以及金属薄膜保护层两侧的部分抛光阻挡层。
关于这一步骤，可以参考图5，图5为本发明实施例提供的对抛光阻挡层进行刻蚀之后的结构示意图，如图5所示，为了便于后续在金属薄膜保护层104覆盖顶电极，并增大顶电极与MTJ单元的接触面积，提高二者的电互联，对抛光阻挡层105进行刻蚀时，可以对抛光阻挡层105进行过刻蚀，保证除去金属薄膜保护层104上表面的全部抛光阻挡层以及金属薄膜保护层104两侧的部分抛光阻挡层，所除去的金属薄膜保护层两侧的部分抛光阻挡层的厚度小于或者等于磁性隧道结中隧穿势垒层以上的厚度，即以不破坏磁性隧道结的隧穿势垒层两侧的抛光阻挡层为限制。
在这里需要说明的是，刻蚀就是用化学的、物理的或同时使用化学和物理的方法，有选择地把没有被抗蚀剂掩蔽的那一部分薄膜层除去，从而在薄膜上得到和抗蚀剂膜上完全一致的图形。刻蚀技术主要分为干法刻蚀和湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀；湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。
本发明实施例可以使用干法刻蚀，也可以使用湿法刻蚀，优选使用湿法刻蚀，刻蚀效果理想。湿法刻蚀工艺可以在湿法清洗机台内完成，也可选择在CMP机台完成。
以抛光阻挡层105材料为Si3N4来说明，湿法刻蚀所基于的化学方程式为：
3Si3N4+27H2O+4H3PO4＝4(NH4)3PO4+9H2SiO4。
通过上述可以看出，本发明实施例提供的MRAM器件的平坦化方法，先对介电层进行CMP，抛光终点停在抛光阻挡层，容易控制；再对抛光阻挡层进行刻蚀，除去金属薄膜保护层上表面的全部抛光阻挡层以及金属薄膜保护层两侧的部分抛光阻挡层，平坦化效果好。与现有技术相比，本发明能够提高MTJ及逻辑部分CMP制程中对抛光终点的控制能力，显著减小CMP过程对逻辑部分造成的不利影响，提高MRAM器件中MTJ单元与顶电极的电互联。
在上述平坦化方法的基础上，本发明实施例还提供一种MRAM器件的制备方法，包括以下步骤：
1、提供基底，在基底上沉积底电极金属层，对底电极金属层进行光刻和刻蚀，形成多个存储单元结构的底电极；
关于步骤1，可以参考图6，图6为本发明实施例提供的形成多个存储单元结构的底电极之后的结构示意图，如图6所示，以两个存储单元结构为例进行说明，基底201上最终形成两个底电极202。
2、沉积第一介电层，以填充多个存储单元结构的底电极之间的空隙；
3、对第一介电层进行化学机械抛光，直至露出底电极；
关于步骤2和3，可以参考图7，图7为本发明实施例提供的对第一介电层进行化学机械抛光之后的结构示意图，如图7所示，不同底电极202之间填充第一介电层203。
4、依次沉积磁性隧道结的多层膜和金属薄膜保护层，通过光刻和刻蚀形成多个存储单元结构；
关于步骤4，可以参考图8，图8为本发明实施例提供的形成多个存储单元结构之后的结构示意图，如图8所示，两个存储单元结构的底电极202上依次沉积有磁性隧道结204和金属薄膜保护层205。
5、依次沉积抛光阻挡层和第二介电层；
关于步骤5，可以参考图9，图9为本发明实施例提供的沉积抛光阻挡层和第二介电层之后的结构示意图，如图9所示，在图8结构的基础上依次沉积抛光阻挡层206和第二介电层207。
6、对第二介电层进行化学机械抛光，直至露出金属薄膜保护层上方的所有抛光阻挡层；
关于步骤6，可以参考图10，图10为本发明实施例提供的对第二介电层进行化学机械抛光之后的结构示意图，如图10所示，抛光终点停在金属薄膜保护层205上方的抛光阻挡层206。
7、对抛光阻挡层进行刻蚀，除去金属薄膜保护层上表面的全部抛光阻挡层以及金属薄膜保护层两侧的部分抛光阻挡层；
关于步骤7，可以参考图11，图11为本发明实施例提供的对抛光阻挡层进行刻蚀后的结构示意图，如图11所示，对抛光阻挡层206进行刻蚀，同时除去金属薄膜保护层205上表面的全部抛光阻挡层以及金属薄膜保护层205两侧的部分抛光阻挡层，所除去的金属薄膜保护层两侧的部分抛光阻挡层的厚度小于或者等于磁性隧道结中隧穿势垒层以上的厚度。
8、沉积顶电极金属层；
关于步骤8，可以参考图12，图12为本发明实施例提供的沉积顶电极金属层后的结构示意图，如图12所示，沉积的顶电极金属层208覆盖金属薄膜保护层205的上表面和两侧的一部分。
9、通过光刻和刻蚀形成多个存储单元结构的顶电极并打开存储单元结构之间的抛光阻挡层。
关于步骤9，可以参考图13，图13为本发明实施例提供的形成存储单元顶电极并打开存储单元结构之间的抛光阻挡层后的结构示意图，如图13所示，形成的顶电极208同时覆盖金属薄膜保护层205上表面以及金属薄膜保护层205的两侧被除去抛光阻挡层的位置，可以获得一种良好顶电极电互联的MRAM器件，应用广泛。
通过上述实施例提供的MRAM器件的制备方法，可以得到金属薄膜保护层表面平整的MRAM器件，并且MRAM器件中MTJ单元与顶电极的电互联特性良好。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (7)
1.一种MRAM器件的平坦化方法，所述MRAM器件包括基底，所述基底上设有存储单元结构，所述存储单元结构至少包括底电极以及位于所述底电极上的磁性隧道结，所述磁性隧道结的上表面具有一层金属薄膜保护层，其特征在于，所述方法包括：
在所述基底上依次沉积抛光阻挡层和介电层；
对所述介电层进行化学机械抛光，直至露出所述金属薄膜保护层上方的所有抛光阻挡层；
对所述抛光阻挡层进行刻蚀，除去所述金属薄膜保护层上表面的全部抛光阻挡层以及所述金属薄膜保护层两侧的部分抛光阻挡层，其中，所除去的所述金属薄膜保护层两侧的部分抛光阻挡层的厚度小于或者等于所述磁性隧道结中隧穿势垒层以上的厚度。
2.根据权利要求1所述的方法，其特征在于，采用湿法刻蚀的方法对所述抛光阻挡层进行刻蚀。
3.根据权利要求2所述的方法，其特征在于，在湿法清洗机台或者CMP机台内进行湿法刻蚀。
4.根据权利要求1所述的方法，其特征在于，所述抛光阻挡层的材料为含氮和硅的化合物。
5.根据权利要求1所述的方法，其特征在于，所述介电层的材料为SiO2、FSG、low-K或者ultra-K材料。
6.一种MRAM器件的制备方法，其特征在于，包括：
提供基底，在所述基底上沉积底电极金属层，对所述底电极金属层进行光刻和刻蚀，形成多个存储单元结构的底电极；
沉积第一介电层，以填充所述多个存储单元结构的底电极之间的空隙；
对所述第一介电层进行化学机械抛光，直至露出所述底电极；
依次沉积磁性隧道结的多层膜和金属薄膜保护层，通过光刻和刻蚀形成多个存储单元结构；
依次沉积抛光阻挡层和第二介电层；
对所述第二介电层进行化学机械抛光，直至露出所述金属薄膜保护层上方的所有抛光阻挡层；
对所述抛光阻挡层进行刻蚀，除去所述金属薄膜保护层上表面的全部抛光阻挡层以及所述金属薄膜保护层两侧的部分抛光阻挡层，其中，所除去的所述金属薄膜保护层两侧的部分抛光阻挡层的厚度小于或者等于所述磁性隧道结中隧穿势垒层以上的厚度；
沉积顶电极金属层；
通过光刻和刻蚀形成多个存储单元结构的顶电极并打开存储单元结构之间的抛光阻挡层。
7.根据权利要求6所述的方法，其特征在于，采用湿法刻蚀的方法对所述抛光阻挡层进行刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910184965.3A CN111697132A (zh) | 2019-03-12 | 2019-03-12 | Mram器件的平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910184965.3A CN111697132A (zh) | 2019-03-12 | 2019-03-12 | Mram器件的平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111697132A true CN111697132A (zh) | 2020-09-22 |
Family
ID=72475473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910184965.3A Pending CN111697132A (zh) | 2019-03-12 | 2019-03-12 | Mram器件的平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111697132A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024139948A1 (zh) * | 2022-12-26 | 2024-07-04 | 浙江驰拓科技有限公司 | 磁性存储单元的制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110044096A1 (en) * | 2009-08-24 | 2011-02-24 | Qualcomm Incorporated | Magnetic Tunnel Junction Structure |
| US20120156806A1 (en) * | 2010-12-17 | 2012-06-21 | Everspin Technologies, Inc. | Magnetic random access memory integration having improved scaling |
| US8524511B1 (en) * | 2012-08-10 | 2013-09-03 | Headway Technologies, Inc. | Method to connect a magnetic device to a CMOS transistor |
| US20140264668A1 (en) * | 2013-03-15 | 2014-09-18 | Kevin J. Lee | Logic chip including embedded magnetic tunnel junctions |
| US9997562B1 (en) * | 2017-03-14 | 2018-06-12 | Globalfoundries Singapore Pte. Ltd. | Mram memory device and manufacturing method thereof |
| CN109087993A (zh) * | 2017-06-13 | 2018-12-25 | 上海磁宇信息科技有限公司 | 一种制作磁性随机存储器顶电极孔的方法 |
| CN109087996A (zh) * | 2017-06-14 | 2018-12-25 | 上海磁宇信息科技有限公司 | 一种制作磁性随机存储器顶电极沟槽的方法 |
| CN109216541A (zh) * | 2017-06-30 | 2019-01-15 | 中电海康集团有限公司 | Mram与其的制作方法 |
-
2019
- 2019-03-12 CN CN201910184965.3A patent/CN111697132A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110044096A1 (en) * | 2009-08-24 | 2011-02-24 | Qualcomm Incorporated | Magnetic Tunnel Junction Structure |
| US20120156806A1 (en) * | 2010-12-17 | 2012-06-21 | Everspin Technologies, Inc. | Magnetic random access memory integration having improved scaling |
| US8524511B1 (en) * | 2012-08-10 | 2013-09-03 | Headway Technologies, Inc. | Method to connect a magnetic device to a CMOS transistor |
| US20140264668A1 (en) * | 2013-03-15 | 2014-09-18 | Kevin J. Lee | Logic chip including embedded magnetic tunnel junctions |
| US9997562B1 (en) * | 2017-03-14 | 2018-06-12 | Globalfoundries Singapore Pte. Ltd. | Mram memory device and manufacturing method thereof |
| CN109087993A (zh) * | 2017-06-13 | 2018-12-25 | 上海磁宇信息科技有限公司 | 一种制作磁性随机存储器顶电极孔的方法 |
| CN109087996A (zh) * | 2017-06-14 | 2018-12-25 | 上海磁宇信息科技有限公司 | 一种制作磁性随机存储器顶电极沟槽的方法 |
| CN109216541A (zh) * | 2017-06-30 | 2019-01-15 | 中电海康集团有限公司 | Mram与其的制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024139948A1 (zh) * | 2022-12-26 | 2024-07-04 | 浙江驰拓科技有限公司 | 磁性存储单元的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8574928B2 (en) | MRAM fabrication method with sidewall cleaning | |
| US7045368B2 (en) | MRAM cell structure and method of fabrication | |
| US10770345B2 (en) | Integrated circuit and fabrication method thereof | |
| US8138562B2 (en) | Bit line preparation method in MRAM fabrication | |
| EP1763094A2 (en) | Structure and fabrication of an MRAM cell | |
| US20090209102A1 (en) | Use of CMP to contact a MTJ structure without forming a via | |
| KR100746021B1 (ko) | 감소된 비트 라인 저항을 가진 자기 임의 접근 메모리어레이들 및 이를 제조하는 방법 | |
| CN1777955B (zh) | 与mram器件中磁电子元件上的导电层形成接触的方法 | |
| US20060148234A1 (en) | Non-via method of connecting magnetoelectric elements with conductive line | |
| WO2005004161A2 (en) | Integration scheme for avoiding plasma damage in mram technology | |
| CN109216541B (zh) | Mram与其的制作方法 | |
| EP3772117A1 (en) | Semiconductor structure and method for forming the same | |
| US11189791B2 (en) | Integrated circuit and fabrication method thereof | |
| CN109994600B (zh) | 一种磁性随机存储器的制作方法 | |
| CN112635659B (zh) | 半导体结构及其形成方法 | |
| CN111697132A (zh) | Mram器件的平坦化方法 | |
| CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
| CN109980081B (zh) | 可自停止抛光的mram器件的制作方法与mram器件 | |
| CN117796182A (zh) | 双磁隧道结设备 | |
| CN111697128B (zh) | Mram器件的制备方法 | |
| CN111613571B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
| CN113948631A (zh) | 存储位元的制备方法及mram的制备方法 | |
| CN112133822A (zh) | 自对准的mram底电极制备方法 | |
| CN112951981A (zh) | 半导体结构及其形成方法 | |
| CN112133820A (zh) | Mram底电极的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |