CN112951981A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112951981A
CN112951981A CN201911267677.0A CN201911267677A CN112951981A CN 112951981 A CN112951981 A CN 112951981A CN 201911267677 A CN201911267677 A CN 201911267677A CN 112951981 A CN112951981 A CN 112951981A
Authority
CN
China
Prior art keywords
layer
forming
film
iron
cobalt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911267677.0A
Other languages
English (en)
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911267677.0A priority Critical patent/CN112951981A/zh
Priority to US17/033,776 priority patent/US11665972B2/en
Publication of CN112951981A publication Critical patent/CN112951981A/zh
Priority to US18/135,964 priority patent/US20230255118A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底内具有导电层，且所述基底表面暴露出所述导电层表面；在所述基底内形成与所述导电层相邻的凹槽，且所述凹槽侧壁暴露出所述导电层的侧壁表面；在所述凹槽内和所述导电层顶部表面形成下层电极层；在所述下层电极层表面形成磁隧道材料膜。所述方法形成的半导体结构的电学性能得到提高。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
MRAM(Magnetic Random Access Memory)是一种非挥发性的磁性随机存储器。它拥有静态随机存储器(SRAM)的高速读取写入能力，动态随机存储器(DRAM)的高集成度并且功耗远远的低于DRAM，相对于快闪存储器(Flash)，随着使用时间的增加性能不会发生退化。由于MRAM具有的上述特征，其被称为通用存储器(universal memory)，被认为能够取代SRAM，DRAM，EEPROM和Flash。
与传统的随机存储器芯片制作技术不同，MRAM中的数据不是以电荷或者电流的形式存储，而是一种磁性状态存储，并且通过测量电阻来感应，不会干扰磁性状态。MRAM采用磁隧道结(MTJ)结构来进行数据存储，一般来说，MRAM单元由一个晶体管(1T)和一个磁隧道结(MTJ)共同组成一个存储单元，所述的磁隧道结(MTJ)结构包括至少两个电磁层以及用于隔离所述的两个电磁层的绝缘层。电流垂直由一电磁层透过绝缘层流过或“穿过”另一电磁层。其中的一个电磁层是固定磁性层，透过强力固定场将电极固定在特定的方向。而另一电磁层为可自由转动磁性层，将电极保持在其中一方。
然而，现有技术制备的磁隧道结的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的电学性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：基底，所述基底内具有导电层，且所述基底表面暴露出所述导电层表面；位于所述基底内与导电层相邻的凹槽，且所述凹槽侧壁暴露出所述导电层的侧壁表面；位于所述凹槽内和导电层顶部表面的下层电极层，且所述下层电极层覆盖导电层的顶部表面和侧壁表面；位于所述下层电极层表面的磁隧道材料膜。
可选的，所述凹槽底部到导电层顶部的距离为第一距离，所述导电层底部到导电层底部的距离为第二距离，且所述第一距离和第二距离的比例范围为1/3～1/2。
可选的，所述下层电极层的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。
可选的，所述磁隧道材料膜包括：位于所述基底上和下层电极层表面的下层电磁材料膜；位于所述下层电磁材料膜表面的绝缘膜；位于所述绝缘膜表面的上层电磁材料膜。
可选的，所述绝缘膜的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。
可选的，所述下层电磁材料膜包括：位于所述基底表面和下层电极膜表面的下层复合膜、以及位于下层复合膜表面的下层电磁膜；所述上层电磁材料膜包括：位于所述绝缘膜表面的上层复合膜、以及位于所述上层复合膜表面的上层电磁膜。
可选的，所述上层电磁膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合；所述下层电磁膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
可选的，所述上层复合膜为单层结构或者复合结构；当所述上层复合膜为单层结构时，所述上层复合膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁或者镧锶锰氧；当所述上层复合膜为复合结构时，所述上层复合膜包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
可选的，所述下层复合膜为单层结构或者复合结构；当所述下层复合膜为单层结构时，所述下层复合膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁或者镧锶锰氧；当所述下层复合膜为复合结构时，所述下层复合膜包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
相应的，本发明还提供一种半导体结构的形成方法，包括：提供基底，所述基底内具有导电层，且所述基底表面暴露出所述导电层表面；在所述基底内形成与所述导电层相邻的凹槽，且所述凹槽侧壁暴露出所述导电层的侧壁表面；在所述凹槽内和所述导电层顶部表面形成下层电极层；在所述下层电极层表面形成磁隧道材料膜。
可选的，所述凹槽的形成方法包括：在所述基底表面和导电层表面形成硬掩膜结构；在所述硬掩膜结构表面形成第一图形化层，所述第一图形化层内具有开口，且所述开口暴露出导电层上和导电层侧壁的部分基底上的硬掩膜结构；以所述第一图形化层为掩膜，刻蚀所述硬掩膜结构和部分基底，暴露出导电层的顶部表面和部分导电层的侧壁表面，形成所述凹槽；形成所述凹槽之后，去除所述硬掩膜结构和第一图形化层。
可选的，还包括：形成所述凹槽之前，在所述基底表面和导电层表面形成停止层。
可选的，所述停止层的材料和导电层的材料不同；所述停止层的材料和基底的材料不同；所述停止层的材料和磁隧道材料膜的材料不同；所述停止层的材料包括：氮化硅、氮碳化硅或者氮氧化硅。
可选的，所述下层电极层表面齐平于所述停止层表面；所述下层电极层的形成方法包括：在所述凹槽内和停止层表面形成下层电极膜；平坦化所述下层电极膜，直至暴露出所述停止层表面，在所述凹槽内形成下层电极层。
可选的，平坦化所述下层电极膜的工艺包括：化学机械研磨工艺或者干法刻蚀工艺。
可选的，还包括：图形化所述磁隧道材料膜，形成磁隧道结。
可选的，图形化所述磁隧道材料膜的方法包括：在所述磁隧道材料膜表面形成第二图形化层，所述第二图形化层覆盖下层电极层上的磁隧道材料膜表面；以所述第二图形化层为掩膜，刻蚀所述磁隧道材料膜，直至暴露出所述停止层表面，形成所述磁隧道结。
可选的，还包括：形成所述磁隧道材料膜之后，图形化所述磁隧道材料膜之前，在所述磁隧道材料膜表面形成上层电极膜；所述半导体结构的形成方法还包括：以所述第二图形化层为掩膜，刻蚀所述上层电极膜，形成上层电极层，所述上层电极层位于所述磁隧道结表面。
可选的，还包括：形成所述磁隧道结之后，在所述磁隧道结侧壁表面形成侧墙。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构中，由于所述凹槽侧壁暴露出导电层侧壁表面，从而位于凹槽内的下层电极层能够覆盖导电层的顶部表面和侧壁表面。并且，所述下层电极层不仅覆盖导电层的顶部表面，还覆盖了导电层的侧壁表面，从而增大了下层电极层和导电层的接触面积，有利于降低后续形成的磁隧道结与导电层之间的接触电阻，有利于提高形成的半导体结构的电学性能。
进一步，所述下层电极层覆盖导电层侧壁表面的高度为第一距离，所述导电层具有第二距离，且所述第一距离和第二距离的比例范围为1/3～1/2。所述第一距离和第二距离之间选择所述比例范围的意义在于：若所述比例小于1/3，即，所述下层电极层覆盖导电层侧壁表面的高度过少，仍不能有效增大所述下层电极层和导电层之间的接触面积，进而形成的半导体结构的性能仍较差；若所述比例大于1/2，所述下层电极覆盖导电层侧壁表面的高度较大，则要求刻蚀所述基底形成的凹槽的深度较大，即，所述凹槽的深宽比较大，使得形成所述凹槽的难度较高，不利于提高形成的半导体结构的性能。
本发明技术方案提供的半导体结构的形成方法中，通过在所述基底内形成凹槽，且所述凹槽侧壁暴露出导电层侧壁表面，从而在凹槽内形成的下层电极层能够覆盖导电层的顶部表面和侧壁表面。并且，所述下层电极层不仅覆盖导电层的顶部表面，还覆盖了导电层的侧壁表面，从而增大了下层电极层和导电层的接触面积，从而有利于降低后续形成的磁隧道结与导电层之间的接触电阻，有利于提高形成的半导体结构的电学性能。
进一步，所述下层电极层覆盖导电层侧壁表面的高度为第一距离，所述导电层具有第二距离，且所述第一距离和第二距离的比例范围为1/3～1/2。所述第一距离和第二距离之间选择所述比例范围的意义在于：若所述比例小于1/3，即，所述下层电极层覆盖导电层侧壁表面的高度过少，仍不能有效增大所述下层电极层和导电层之间的接触面积，进而形成的半导体结构的性能仍较差；若所述比例大于1/2，所述下层电极覆盖导电层侧壁表面的高度较大，则要求刻蚀所述基底形成的凹槽的深度较大，即，所述凹槽的深宽比较大，使得形成所述凹槽的难度较高，不利于提高形成的半导体结构的性能。
进一步，所述半导体结构的形成方法还包括：在形成所述凹槽之前，在所述基底表面和导电层表面形成停止层。由于所述平坦化工艺采用化学机械研磨工艺，在后续平坦化所述下层电极膜以形成下层电极层的过程中，化学机械研磨工艺能够以所述停止层的表面为平坦面，有利于降低形成的所述下层电极层的粗糙度，进而有利于提高形成的磁隧道结的性能。同时，图形化所述磁隧道材料膜，形成磁隧道结的过程中，所述刻蚀工艺能够停止在所述停止层表面，有利于避免对基底内的器件造成影响。综上，有利于形成的半导体结构的电学性能较好。
附图说明
图1是一种半导体结构的结构示意图；
图2至图12是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，半导体结构的性能较差。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1是一种半导体结构的结构示意图。
请参考图1，半导体结构包括：基底100，所述基底100内具有导电层110，且所述基底100暴露出导电层110表面；位于所述导电层110表面的下层电极层120；位于所述下层电极层120表面的磁隧道结130；位于所述磁隧道结130表面的上层电极层140。
上述结构中，所述磁隧道结130通过所述下层电极层120与基底100内的导电层110实现电连接。然而，随着半导体技术日益朝着集成度越来越高的方向发展，半导体器件的特征尺寸相应减小，所述导电层110的尺寸也随之减小。进而所述下层电极层120和导电层110之间的接触面积较小，导致所述磁隧道结130与导电层110之间的接触电阻较大，使得形成的半导体结构的性能降低。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底内具有导电层，且所述基底表面暴露出所述导电层表面；在所述基底内形成凹槽，且所述凹槽暴露出导电层的顶部表面和侧壁表面；在所述凹槽内形成下层电极层，且所述下层电极层覆盖导电层的顶部表面和侧壁表面；在所述下层电极层表面形成磁隧道材料膜。所述方法有利于提高形成的半导体结构的电学性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图12是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图2，提供基底200，所述基底200内具有导电层210，且所述基底200表面暴露出所述导电层210表面。
在本实施例中，所述基底200包括：衬底(图中未示出)和位于所述衬底表面的介质层(图中未示出)，所述导电层210位于所述介质层内。
所述衬底的材料为半导体材料。在本实施例中，所述衬底的材料为硅。在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。
在本实施例中，所述衬底内具有器件结构(图中未示出)，所述器件结构包括PMOS晶体管、NMOS晶体管、CMOS晶体管、电阻器、电容器和电感器中的一种或多种。
所述介质层的材料包括：氧化硅、低K介质材料或者超低K介质材料。
在本实施例中，所述介质层的材料为氧化硅。
所述导电层210的材料包括：铜、钨、铝、钛、氮化钛和钽中的一种或者几种组合。
在本实施例中，所述导电层210的材料为铜。
请参考图3，在所述基底200表面和导电层210表面形成停止层220。
所述停止层220作用在于：一方面，用于作为后续平坦化下层电极膜，在所述凹槽内形成下层电极层的平坦层；另一方面，用于作为后续图形化磁隧道材料膜，形成磁隧道结的停止层，从而降低对基底200内的器件造成影响。
所述停止层220的材料和导电层210的材料不同；所述停止层220的材料和基底200的材料不同；所述停止层220的材料和后续形成的磁隧道材料膜的材料不同。
所述停止层220的材料包括：氮化硅、氮碳化硅或者氮氧化硅。
在本实施例中，所述停止层220的材料为氮碳化硅。
在其他实施例中，还可以不形成所述停止层。
接着，在所述基底内形成与所述导电层相邻的凹槽，且所述凹槽侧壁暴露出所述导电层的侧壁表面，具体形成所述凹槽的过程请参考图4至图6。
请参考图4，在所述基底200表面和导电层210表面形成硬掩膜结构230。
所述硬掩膜结构230有利于提高图形转移的稳定性和精准度。
具体地，在本实施例中，在所述停止层220表面形成所述硬掩膜结构230。
在本实施例中，所述硬掩膜结构230为多层结构，所述硬掩膜结构230包括：位于所述停止层220表面的第一硬掩膜层231、以及位于所述第一硬掩膜层231表面的第二硬掩膜层232。
在本实施例中，所述第一硬掩膜层231的材料为掺氮的碳氧化硅。通过掺氮的碳氧化硅所形成的第一硬掩膜层231与所述基底200的结合能力好，在后续以刻蚀后的第一硬掩膜层231为掩膜，刻蚀所述基底200时，所述第一硬掩膜层231不易发生剥离或曲翘，因此所述第一硬掩膜层231保持刻蚀图形的能力好，有利于提升图案转移的精准性。
所述第二硬掩膜层232的材料为氮化钛，所述第二硬掩膜层232与第一硬掩膜层231之间的结合能力好，所述第二硬掩膜层232能够在后续刻蚀过程中保护第一硬掩膜层231表面，使所述第一硬掩膜层231不会被减薄；而且，所述第二硬掩膜层232的物理强度较大，在后续刻蚀过程中，所述第二硬掩膜层232和第一硬掩膜层231的图形能够保持稳定，有利于进一步提升图案转移的精准性。
在其他实施例中，所述硬掩膜结构还可以为单层结构。
请参考图5，在所述硬掩膜结构230表面形成第一图形化层240，所述第一图形化层240内具有开口241，且所述开口241暴露出导电层210上和导电层210侧壁的部分基底200上的硬掩膜结构230表面。
所述第一图形化层240用于作为后续刻蚀基底200的掩膜。
所述开口241用于后续定义形成的凹槽的位置和尺寸。
在本实施例中，所述开口241不仅暴露出导电层210上的硬掩膜结构230表面，还暴露出导电层210两侧的部分基底200上的硬掩膜结构230表面。
由于所述开口241不仅暴露出导电层210上的硬掩膜结构230表面，还暴露出导电层210两侧的部分基底200上的硬掩膜结构230表面，使得导电层210在基底200表面上的投影图形，位于后续形成的凹槽在基底200表面上的投影图形内。
在其他实施例中，所述开口暴露出导电层上的硬掩膜结构表面，还暴露出导电层一侧的部分基底上的硬掩膜结构表面。
请参考图6，以所述第一图形化层240为掩膜，刻蚀所述硬掩膜结构230和部分基底200，暴露出导电层210的顶部表面和部分导电层210的侧壁表面，在所述基底200内形成所述凹槽250。
所述凹槽250用于后续填充材料形成下层电极层。
需要说明的是，在本实施例中，所述凹槽250位于所述基底200和停止层220内。
在本实施例中，所述凹槽250暴露出导电层210的顶部表面和部分导电层210两侧的侧壁表面，即，所述导电层210在基底200表面上的投影图形位于凹槽250在基底200表面上的投影图形内。
所述凹槽250底部到导电层210顶部的距离为第一距离H1，所述导电层210底部到导电层210底部的距离为第二距离H2，且所述第一距离H1和第二距离H2的比例范围为1/3～1/2。
刻蚀所述硬掩膜结构230和部分基底200的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀所述硬掩膜结构230和部分基底200的工艺为各向异性的干法刻蚀。
在本实施例中，形成所述凹槽250之后，还包括：去除所述硬掩膜结构230和第一图形化层240。
接着，在所述凹槽内形成下层电极层，且所述下层电极层覆盖导电层的顶部表面和侧壁表面。
在本实施例中，所述下层电极层表面齐平于所述停止层表面，具体形成所述下层电极层的过程请参考图7至图8。
请参考图7，在所述凹槽250内和停止层220表面形成下层电极膜260。
所述下层电极膜260用于为后续形成下层电极层提供材料。
所述下层电极膜260的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。
在本实施例中，所述下层电极膜260的材料为钽。
请参考图8，平坦化所述下层电极膜260，直至暴露出所述停止层220表面，在所述凹槽250内形成下层电极层261。
在本实施例中，所述下层电极层261的表面齐平于停止层220的表面。
平坦化所述下层电极膜260的工艺包括：化学机械研磨工艺或者干法刻蚀工艺。
由于所述凹槽250侧壁暴露出所述导电层210的侧壁表面，从而在凹槽250内形成的下层电极层261不仅覆盖导电层210的顶部表面，而且覆盖导电层210的侧壁表面。
由于所述下层电极层261通过平坦化所述下层电极膜260而形成，所述下层电极层261的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。
在本实施例中，所述下层电极层261的材料为钽。
在本实施例中，所述下层电极层261覆盖导电层210的顶部表面、以及所述导电层210两侧的侧壁表面。
通过在所述基底200内形成凹槽250，且所述凹槽250侧壁暴露出导电层210的侧壁表面，从而能够在凹槽250内形成的下层电极层261覆盖导电层210的顶部表面和侧壁表面。所述下层电极层261不仅覆盖导电层210的顶部表面，而且覆盖导电层210的侧壁表面，从而增大了下层电极层261和导电层210的接触面积，从而有利于降低后续形成的磁隧道结与导电层210之间的接触电阻，有利于提高形成的半导体结构的电学性能。
在本实施例中，平坦化所述下层电极膜260的工艺为化学机械研磨工艺。
由于在所述基底200表面形成了停止层220，且所述平坦化工艺采用化学机械研磨工艺，从而所述停止层220能够在平坦化所述下层电极膜260，形成下层电极层261的过程中，能够使化学机械研磨工艺以所述停止层220表面为平坦面，有利于降低形成的所述下层电极层261的粗糙度，进而有利于提高形成的磁隧道结的性能。
请参考图9，在所述下层电极层261表面形成磁隧道材料膜270。
在本实施例中，在所述下层电极层261表面和停止层220表面形成所述磁隧道材料膜270。
所述磁隧道材料膜270用于后续形成磁隧道结。
所述磁隧道材料膜270的形成方法包括：在所述基底200表面和下层电极层261表面形成下层电磁材料膜271；在所述下层电磁材料膜271表面形成绝缘膜272、以及在所述绝缘膜272表面形成上层电磁材料膜273。
所述下层电磁材料膜271包括：位于所述基底200上和下层电极膜261表面的下层复合膜(图中未标出)、以及位于下层复合膜表面的下层电磁膜(图中未标出)。
在本实施例中，所述下层复合膜位于所述停止层220表面和下层电极膜261表面。
所述下层电磁膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
所述下层复合膜为单层结构或者复合结构；当所述下层复合膜为单层结构时，所述下层复合膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁或者镧锶锰氧；当所述下层复合膜为复合结构时，所述下层复合膜包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
在本实施例中，所述下层电磁膜为单层结构，且所述下层电磁膜的材料为钴铁硼；所述下层复合膜为双层结构，所述下层复合膜包括由钴材料形成的导电层和由铂材料形成的导电层，从而所述下层电磁材料膜271为固定层，即所述下层电磁材料膜271的磁化方向固定。
所述上层电磁材料膜273包括：位于所述绝缘膜272表面的上层复合膜(图中未标出)、以及位于所述上层复合膜表面的上层电磁膜(图中未标出)。
所述上层电磁膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
所述上层复合膜为单层结构或者复合结构；当所述上层复合膜为单层结构时，所述上层复合膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁或者镧锶锰氧；当上层复合膜为复合结构时，所述上层复合膜包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
在本实施例中，所述上层电磁膜为单层结构，且所述上层电磁膜的材料为钴铁硼；所述上层复合膜为双层结构，所述上层复合膜包括由钴材料形成的导电层和由镍材料形成的导电层，从而所述上层电磁材料膜273为自由层，即所述上层电磁材料膜273的磁化方向不固定。
所述绝缘膜272的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。
在本实施例中，所述绝缘膜272为单层结构，所述绝缘膜272的材料为氧化镁。
在本实施例中，还包括：在所述磁隧道材料膜270表面形成上层电极膜274。
所述上层电极膜274的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。
在本实施例中，所述上层电极膜274为单层结构，所述上层电极膜的材料为钽。
接着，图形化所述磁隧道材料膜，形成磁隧道结，具体形成所述磁隧道结的过程请参考图10至图11。
请参考图10，在所述磁隧道材料膜270表面形成第二图形化层280，所述第二图形化层280覆盖下层电极层261上的磁隧道材料膜270表面。
具体的，在本实施例中，在所述磁隧道材料膜270表面的上层电极膜表面274形成所述第二图形化层280。
所述第二图形化层280用于定义后续形成的磁隧道结的尺寸和位置。
在本实施例中，所述第二图形化层280不仅覆盖下层电极层261上的上层电极膜274表面，还覆盖位于下层电极层261两侧的部分基底200上的上层电极膜表面274表面。
请参考图11，以所述第二图形化层280为掩膜，刻蚀所述磁隧道材料膜270，直至暴露出所述停止层220表面，形成所述磁隧道结275。
由于所述基底200表面具有停止层220，图形化所述磁隧道材料膜270，形成磁隧道结275的过程中，所述刻蚀工艺能够停止在所述停止层220表面，有利于避免对基底200内的器件造成影响，有利于提高形成的半导体结构的电学性能。
图形化所述磁隧道材料膜270，使所述下层电磁材料膜271形成下层电磁层2751；所述绝缘膜272形成绝缘层2752；所述上层电磁材料膜272形成上层电磁层2753，所述磁隧道结275包括：位于所述下层电极层261表面的所述下层电磁层2751、位于所述下层电磁层2751表面的所述绝缘层2752、以及位于所述绝缘层2752表面的所述上层电磁层2753。
在本实施例中，所述半导体结构的形成方法还包括：以所述第二图形化层280为掩膜，刻蚀所述上层电极膜274，形成上层电极层276，所述上层电极层276位于所述磁隧道结275表面。
在本实施例中，形成所述磁隧道结275之后，还包括：去除所述第二图形化层280。
请参考图12，形成所述磁隧道结275之后，在所述磁隧道结275侧壁表面形成侧墙290。
具体地，在本实施例中，在所述磁隧道结275侧壁表面和上层电极层276侧壁表面形成所述侧墙290。
所述侧墙290的形成方法包括：在所述基底200表面、磁隧道结275侧壁表面、以及上层电极层276顶部表面和侧壁表面形成侧墙材料膜(图中未示出)；回刻蚀所述侧墙材料膜，直至暴露出基底200表面和上层电极层276顶部表面，形成所述侧墙290。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请参考图9，包括：基底200，所述基底200内具有导电层210，且所述基底200表面暴露出所述导电层210表面；位于所述基底200内与导电层210相邻的凹槽250，且所述凹槽250侧壁暴露出导电层210的侧壁表面；位于所述凹槽250内和所述导电层210顶部表面的下层电极层261；位于所述下层电极层261表面的磁隧道材料膜270。
由于所述下层电极层261不仅覆盖导电层210的顶部表面，而且覆盖导电层210的侧壁表面，从而增大了下层电极层261和导电层210的接触面积，从而有利于降低形成的磁隧道结与导电层210之间的接触电阻，有利于提高形成的半导体结构的电学性能。
以下结合附图详细说明。
在本实施例中，所述凹槽250(图6中所示)底部到导电层210顶部的距离为第一距离H1(图6中所示)，所述导电层210底部到导电层210底部的距离为第二距离H2(图6中所示)，且所述第一距离H1和第二距离H2的比例范围为1/3～1/2。
所述第一距离H1和第二距离H2之间选择所述比例范围的意义在于：若所述比例小于1/3，即，所述下层电极层261覆盖导电层210侧壁表面的高度过少，仍不能有效增大所述下层电极层261和导电层210之间的接触面积，进而形成的半导体结构的性能仍较差；若所述比例大于1/2，所述下层电极261覆盖导电层210侧壁表面的高度较大，则要求刻蚀所述基底200形成的凹槽250的深度较大，即，所述凹槽250的深宽比较大，使得形成所述250凹槽的难度较高，不利于提高形成的半导体结构的性能。
所述下层电极层261的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。
所述磁隧道材料膜270包括：位于所述基底200上和下层电极层261表面的下层电磁材料膜271；位于所述下层电磁材料膜271表面的绝缘膜272；位于所述绝缘膜272表面的上层电磁材料膜273。
所述绝缘膜272的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。
所述下层电磁材料膜271包括：位于所述基底表面和下层电极膜表面的下层复合膜(图中未标出)、以及位于下层复合膜表面的下层电磁膜(图中未标出)；所述上层电磁材料膜273包括：位于所述绝缘膜表面的上层复合膜(图中未标出)、以及位于所述上层复合膜表面的上层电磁膜(图中未标出)。
所述上层电磁膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合；所述下层电磁膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
所述上层复合膜为单层结构或者复合结构；当所述上层复合膜为单层结构时，所述上层复合膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁或者镧锶锰氧；当所述上层复合膜为复合结构时，所述上层复合膜包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
所述下层复合膜为单层结构或者复合结构；当所述下层复合膜为单层结构时，所述下层复合膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁或者镧锶锰氧；当所述下层复合膜为复合结构时，所述下层复合膜包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构，其特征在于，包括：
基底，所述基底内具有导电层，且所述基底表面暴露出所述导电层表面；
位于所述基底内与导电层相邻的凹槽，且所述凹槽侧壁暴露出所述导电层的侧壁表面；
位于所述凹槽内和导电层顶部表面的下层电极层，且所述下层电极层覆盖导电层的顶部表面和侧壁表面；
位于所述下层电极层表面的磁隧道材料膜。
2.如权利要求1所述的半导体结构，其特征在于，所述凹槽底部到导电层顶部的距离为第一距离，所述导电层底部到导电层底部的距离为第二距离，且所述第一距离和第二距离的比例范围为1/3～1/2。
3.如权利要求1所述的半导体结构的形成方法，其特征在于所述下层电极层的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述磁隧道材料膜包括：位于所述基底上和下层电极层表面的下层电磁材料膜；位于所述下层电磁材料膜表面的绝缘膜；位于所述绝缘膜表面的上层电磁材料膜。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述绝缘膜的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述下层电磁材料膜包括：位于所述基底表面和下层电极膜表面的下层复合膜、以及位于下层复合膜表面的下层电磁膜；所述上层电磁材料膜包括：位于所述绝缘膜表面的上层复合膜、以及位于所述上层复合膜表面的上层电磁膜。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述上层电磁膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合；所述下层电磁膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述上层复合膜为单层结构或者复合结构；当所述上层复合膜为单层结构时，所述上层复合膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁或者镧锶锰氧；当所述上层复合膜为复合结构时，所述上层复合膜包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，所述下层复合膜为单层结构或者复合结构；当所述下层复合膜为单层结构时，所述下层复合膜的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁或者镧锶锰氧；当所述下层复合膜为复合结构时，所述下层复合膜包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
10.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底内具有导电层，且所述基底表面暴露出所述导电层表面；
在所述基底内形成与所述导电层相邻的凹槽，且所述凹槽侧壁暴露出所述导电层的侧壁表面；
在所述凹槽内和所述导电层顶部表面形成下层电极层；
在所述下层电极层表面形成磁隧道材料膜。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述凹槽的形成方法包括：在所述基底表面和导电层表面形成硬掩膜结构；在所述硬掩膜结构表面形成第一图形化层，所述第一图形化层内具有开口，且所述开口暴露出导电层上和导电层侧壁的部分基底上的硬掩膜结构；以所述第一图形化层为掩膜，刻蚀所述硬掩膜结构和部分基底，暴露出导电层的顶部表面和部分导电层的侧壁表面，形成所述凹槽；形成所述凹槽之后，去除所述硬掩膜结构和第一图形化层。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，还包括：形成所述凹槽之前，在所述基底表面和导电层表面形成停止层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述停止层的材料和导电层的材料不同；所述停止层的材料和基底的材料不同；所述停止层的材料和磁隧道材料膜的材料不同；所述停止层的材料包括：氮化硅、氮碳化硅或者氮氧化硅。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述下层电极层表面齐平于所述停止层表面；所述下层电极层的形成方法包括：在所述凹槽内和停止层表面形成下层电极膜；平坦化所述下层电极膜，直至暴露出所述停止层表面，在所述凹槽内形成下层电极层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，平坦化所述下层电极膜的工艺包括：化学机械研磨工艺或者干法刻蚀工艺。
16.如权利要求10所述的半导体结构的形成方法，其特征在于，还包括：图形化所述磁隧道材料膜，形成磁隧道结。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，图形化所述磁隧道材料膜的方法包括：在所述磁隧道材料膜表面形成第二图形化层，所述第二图形化层覆盖下层电极层上的磁隧道材料膜表面；以所述第二图形化层为掩膜，刻蚀所述磁隧道材料膜，直至暴露出所述停止层表面，形成所述磁隧道结。
18.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：形成所述磁隧道材料膜之后，图形化所述磁隧道材料膜之前，在所述磁隧道材料膜表面形成上层电极膜；所述半导体结构的形成方法还包括：以所述第二图形化层为掩膜，刻蚀所述上层电极膜，形成上层电极层，所述上层电极层位于所述磁隧道结表面。
19.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：形成所述磁隧道结之后，在所述磁隧道结侧壁表面形成侧墙。
CN201911267677.0A 2019-12-11 2019-12-11 半导体结构及其形成方法 Pending CN112951981A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911267677.0A CN112951981A (zh) 2019-12-11 2019-12-11 半导体结构及其形成方法
US17/033,776 US11665972B2 (en) 2019-12-11 2020-09-26 Semiconductor structure and formation method thereof
US18/135,964 US20230255118A1 (en) 2019-12-11 2023-04-18 Semiconductor structure formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911267677.0A CN112951981A (zh) 2019-12-11 2019-12-11 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN112951981A true CN112951981A (zh) 2021-06-11

Family

ID=76234007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911267677.0A Pending CN112951981A (zh) 2019-12-11 2019-12-11 半导体结构及其形成方法

Country Status (2)

Country Link
US (2) US11665972B2 (zh)
CN (1) CN112951981A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951982A (zh) * 2019-12-11 2021-06-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3930486B2 (ja) * 2004-02-26 2007-06-13 株式会社東芝 半導体装置およびその製造方法
US7919826B2 (en) * 2007-04-24 2011-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
US7906392B2 (en) * 2008-01-15 2011-03-15 Sandisk 3D Llc Pillar devices and methods of making thereof
US8435830B2 (en) * 2009-03-18 2013-05-07 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
JP2011204808A (ja) * 2010-03-25 2011-10-13 Panasonic Corp 半導体装置および半導体装置の製造方法
CN103839917B (zh) * 2012-11-27 2017-08-25 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法
US9691971B2 (en) * 2014-12-30 2017-06-27 GlobalFoundries, Inc. Integrated circuits including magnetic tunnel junctions for magnetoresistive random-access memory and methods for fabricating the same
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
KR102511942B1 (ko) * 2016-12-16 2023-03-23 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법

Also Published As

Publication number Publication date
US11665972B2 (en) 2023-05-30
US20230255118A1 (en) 2023-08-10
US20210184109A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
TWI593147B (zh) 磁穿隧接面及三維磁穿隧接面陣列
JP6441860B2 (ja) 磁気トンネル接合装置の製造技術と対応装置
US9312476B2 (en) Magnetic memory
JP5642557B2 (ja) メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法
CN108232009B (zh) 一种制作磁性随机存储器的方法
US9412935B1 (en) Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array
CN112310144A (zh) 半导体结构及其制作方法
US10937946B2 (en) Semiconductor structure and method for forming the same
CN109713121B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
US20230255118A1 (en) Semiconductor structure formation method
CN109545744B (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN108735895B (zh) 磁性随机存储器底电极接触及其形成方法
CN109545745A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN108376690B (zh) 一种用于制造高密度mram的自对准互联方法
CN112635659B (zh) 半导体结构及其形成方法
CN108735893B (zh) 一种磁性随机存储器底电极接触及其形成方法
CN112864310B (zh) 半导体结构及其形成方法
CN113097380B (zh) Mram与其的制作方法
CN111816763B (zh) 一种磁性隧道结存储阵列单元及其外围电路的制备方法
CN112670313A (zh) 半导体结构及其形成方法
CN113725254A (zh) 半导体结构及半导体结构的形成方法
CN113948631A (zh) 存储位元的制备方法及mram的制备方法
KR20030058626A (ko) 엠램(ｍｒａｍ) 셀의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination