CN108232009B - 一种制作磁性随机存储器的方法 - Google Patents
一种制作磁性随机存储器的方法 Download PDFInfo
- Publication number
- CN108232009B CN108232009B CN201611192681.1A CN201611192681A CN108232009B CN 108232009 B CN108232009 B CN 108232009B CN 201611192681 A CN201611192681 A CN 201611192681A CN 108232009 B CN108232009 B CN 108232009B
- Authority
- CN
- China
- Prior art keywords
- etching
- metal connecting
- connecting line
- bottom electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
Abstract
本发明提供了一种制作磁性随机存储器的方法,通过改良磁性隧道结和CMOS电路的连接方法,即:在第一金属连接线上制作钨或钽底电极接触(BEC,Bottom Electrode Contact)取代铜通孔;直接让顶电极与第二金属连接线接触来取代额外制作的连接通孔(VIA),同时,采用自对准的刻蚀工艺,一次完成MRAM器件区第二金属连接线和逻辑器件区的通孔和第二金属连接线的刻蚀。本发明的有益效果:避免铜带来的污染问题,降低了工艺的复杂程度和生产成本。
Description
技术领域
本发明涉及一种制作磁性随机存储器的方法,具体涉及一种在两层CMOS金属连接线(即:Mx和Mx+1(x≥1))之间制作磁性隧道结(MTJ,Magnetic Tunnel Junction)结构单元及其相关逻辑单元的方法,属于磁性随机存储器(MRAM,Magnetic Radom Access Memory)制造技术领域。
背景技术
近年来,采用磁性隧道结(MTJ)的MRAM被人们认为是未来的固态非易失性记忆体,它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构,其中有磁性记忆层,它可以改变磁化方向以记录不同的数据;位于中间的绝缘的隧道势垒层;磁性参考层,位于隧道势垒层的另一侧,它的磁化方向不变。
为能在这种磁电阻元件中记录信息,建议使用基于自旋动量转移或称自旋转移矩(STT,Spin Transfer Torque)转换技术的写方法,这样的MRAM称为STT-MRAM。根据磁极化方向的不同,STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM),后者有更好的性能。依此方法,即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外,随着磁性记忆层的体积的缩减,写或转换操作需注入的自旋极化电流也越小。因此,这种写方法可同时实现器件微型化和降低电流。
同时,鉴于减小MTJ元件尺寸时所需的切换电流也会减小,所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此,期望是将pSTT-MRAM元件做成极小尺寸,并具有非常好的均匀性,以及把对MTJ磁性的影响减至最小,所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗,以及保持适于数据良好保存的温度系数。同时,非易失性记忆体中写操作是基于阻态变化,从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而,制备一个小型MTJ元件可能会增加MTJ电阻的波动,使得pSTT-MRAM的写电压或电流也会随之有较大的波动,这样会损伤MRAM的性能。
在现在的MRAM制造工艺中,为了实现MRAM电路缩微化的要求,通常在表面抛光的CMOS通孔VIAx(x≥1)上直接制作MTJ单元,即:所谓的共轴(on-axis)结构。在采用铜制程的CMOS电路中,所有通孔(Via)和连线(M,Metal)所采用的材料都是金属铜。在对磁性隧道结及其底电极进行刻蚀的时候,由于过刻蚀,铜会暴露的等离子体中,这样将会造成铜对磁性隧道结的污染和铜在低介电常数(low-k)电介质中的快速扩散,从而影响器件的磁性和电学性能。
为了实现MTJ单元顶电极和CMOS电路的连接,通常会在MTJ单元的顶部再制作通孔(Via)进行连接,这个无疑增加了工艺的复杂程度和生产成本。
发明内容
本发明提供的一种制作磁性随机存储器的方法,通过改良磁性隧道结和CMOS电路的连接方法,即:在第一金属连接线上制作钨或钽底电极接触(BEC,Bottom ElectrodeContact)取代铜通孔;直接让顶电极与第二金属连接线接触来取代额外制作的连接通孔(Via),同时,采用自对准的刻蚀工艺,一次完成MRAM器件区第二金属连接线和逻辑器件区的通孔和第二金属连接线的刻蚀。
其主要形成步骤如下如图1所示。具体形成步骤是:
步骤1:提供带有第一金属连接线的基底;
步骤2:在存储器件区域的第一金属连接线上制作底电极接触;
步骤2进一步包括细分步骤:
步骤2.1:在抛光的第一金属连接上依次形成底电极接触刻蚀阻挡层和底电极接触电介质层;底电极接触刻蚀阻挡层的材料选自SiN、SiCN或SiC,底电极接触电介质层的材料选自SiO2、HSQ、MSQ或SiOCH;
步骤2.2:图形化定义底电极接触图案,刻蚀形成底电极接触孔;
步骤2.3:在底电极接触孔中填充钨或钽并磨平直到部分底电极接触电介质层被消耗掉,至此形成底电极接触。
步骤3:在底电极接触上制作磁性隧道结;
步骤3进一步包括细分步骤:
步骤3.1:在底电极接触上,依次形成底电极膜层、磁性隧道结多层膜和硬掩模膜层;磁性隧道结多层膜是由参考层、势垒层和记忆层依次向上叠加的结构,或者是由记忆层、势垒层和参考层依次向上叠加的结构。
步骤3.2:图形化定义磁性隧道结图案,并部分刻蚀磁性隧道结多层膜;
步骤3.3:自对准工艺刻蚀剩余的磁性隧道结和底电极膜层;
步骤3.4:填充磁性隧道结电介质并采用化学机械抛光磨平直到硬掩模膜层顶部。
步骤4:在逻辑器件区域制作通孔,并完成第二金属连接线的制作。
步骤4进一步包括细分步骤:
步骤4.1:沉积第二金属连接线刻蚀阻挡层,第二金属连接线刻蚀阻挡层选自SiN、SiC或SiCN;在逻辑器件区域定义连接第二金属连接线与第一金属连接线的通孔的图案;
优选地,采用光刻加干刻蚀的方法,在第二金属连接线刻蚀阻挡层定义通孔图案。再优选地,选用CxFyHz作为主要刻蚀气体,刻蚀之后采用灰化工艺除去残留的有机物。
步骤4.2:在第二金属连接线刻蚀阻挡层上,依次沉积第二金属连接线层间电介质和第二金属连接线刻蚀硬掩模;第二金属连接线层间电介质选择SiO2、HSQ、MSQ或SiOCH,第二金属连接线刻蚀硬掩模选自SiO2、SiO或者SiN;
步骤4.3:图形化定义第二金属连接线图案,刻蚀形成第二金属连接线孔和通孔;
步骤4.3进一步包括细分步骤:
步骤4.3.1:采用光刻工艺和反应离子束刻蚀工艺使第二金属连接线图案转移到第二金属连接线层间电介质顶部;
步骤4.3.2:采用反应离子束刻蚀第二金属连接线层间电介质;在存储器件区域,刻蚀停止在第二金属连接线刻蚀阻挡层上;在逻辑器件区域,第二金属连接线刻蚀阻挡层作为刻蚀通孔的硬掩模,通孔刻蚀将会继续进行,最终停止在底电极接触刻蚀阻挡层上;主要刻蚀气体为C4F8或者C4F6等,并添加Ar、He、CO、CO2、N2、NH3或H2;
步骤4.3.3:完成对第二金属连接线刻蚀阻挡层和底电极接触刻蚀阻挡层的刻蚀;主要刻蚀气体为CF4、CHF3、CH2F2或CH3F,并添加Ar、He、CO、CO2、N2、NH3或H2。
步骤4.3.4:采用干法和/或湿法工艺除去残留的有机物。
步骤4.4:填充铜到第二金属连接线孔和通孔,并采用化学机械磨平。
优选地,在填充铜之前先沉积一层TaN/Ta结构。
本发明的有益效果:避免铜带来的污染问题,降低了工艺的复杂程度和生产成本。
附图说明
图1是本发明的一种制作磁性随机存储器的方法的流程图;
图2是本发明的一个较佳实施例中,提供CMP抛光的带有金属连接线Mx(x≥1)的CMOS基底的示意图;
图3是本发明的一个较佳实施例中,在MRAM器件区域完成底电极接触制作之后的示意图;
图4是本发明的一个较佳实施例中,在MRAM器件区域完成磁性隧道结制作之后的示意图;
图5是本发明的一个较佳实施例中,在逻辑器件区完成Mx/Mx+1间的Vx(x≥1)的图案化定义之后的示意图;
图6是本发明的一个较佳实施例中,沉积层间电介质和刻蚀硬掩模之后的示意图;
图7是本发明的一个较佳实施例中,自对准刻蚀Mx+1和Vx(x≥1)的示意图;
图8是本发明的一个较佳实施例中,自对准刻蚀Mx+1和Vx(x≥1)之后的示意图;
图9是本发明的一个较佳实施例中,对Mx+1和Vx(x≥1)进行铜填充之后的示意图。
图中所示:110-Mx(x≥1)层间电介质,120-金属连接线Mx(x≥1),210-BEC刻蚀阻挡层,220-BEC电介质,230-底电极接触(BEC),310-底电极(BE),321-参考层(或记忆层),322-势垒层,323-记忆层(或参考层),330-硬掩膜/顶电极,340-自对准刻蚀掩模,350-磁性隧道结电介质,410-Mx+1(x≥1)刻蚀阻挡层/Vx(x≥1)刻蚀掩层,420-Mx+1(x≥1)层间电介质,430-Mx+1(x≥1)刻蚀硬掩模,431-BARC,432-PR,440-铜填充。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。需说明的是,本发明附图均采用简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例中符号及示意:
Mx(x≥1):第一金属连接线
Mx+1(x≥1):第二金属连接线
Vx(x≥1):通孔
本发明提供的一种制作磁性随机存储器的方法,通过改良磁性隧道结和CMOS电路的连接方法,即:在Mx(x≥1)制作钨或钽底电极接触(BEC,Bottom Electrode Contact)取代铜Vx(x≥1);直接让Ta顶电极与Mx+1(x≥1)接触来取代额外制作的连接通孔(Via),同时,采用自对准的刻蚀工艺,一次完成MRAM器件区Mx+1(x≥1),逻辑器件区的Vx和Mx+1(x≥1)的刻蚀;其形成步骤如下,如图1所示:
步骤一:提供表面抛光的带有Mx(x≥1)的CMOS基底,如图2所示;其中,Mx(x≥1)电介质110为SiO2或者低介电常数(low-k)电介质等,Mx(x≥1)120的材料为金属铜。
更进一步地,低介电常数(low-k)电介质是指介电常数(k)低于二氧化硅(k=3.9)的材料,在具体实施时,low-k材料可以是含氢硅酸盐(Hydrogen Silsequioxane,HSQ,k=2.8~3.0),含有Si-CH3官能基的含甲基硅酸盐类(Methylsilsesquioxane,MSQ,k=2.5~2.7),综合含氢硅酸盐类HSQ和含甲基硅酸盐类MSQ所合成的混合式有机硅氧烷聚合物(Hybrid Organic Siloxane Polymer,HOSP)薄膜(k=2.5),多孔SiOCH薄膜(k=2.3~2.7),甚至可以采用超低介电常数(k≤2.0)的多孔性硅酸盐(Porous Silicate)等有机类高分子化合物及介电常数(k)为1.9的多孔SiOCH薄膜。
步骤二:在MRAM器件区域,制作底电极接触230通道,如图3所示;更进一步地,此步骤可以分为如下几个步骤:
(1)在抛光的Mx(x≥1)的CMOS衬底上依次形成底电极接触刻蚀阻挡层210和底电极接触电介质220,其中,底电极接触刻蚀阻挡层210的材料可以是SiN、SiCN或SiC等;底电极接触电介质220可以是SiO2或者低介电常数(low-k)电介质等,比如:HSQ、MSQ或SiOCH。
(2)图形化定义底电极接触(BEC)230图案,并对其进行刻蚀,形成底电极接触孔。
在此过程中,采用光刻工艺来定义底电极接触(BEC)230图案,并结合刻蚀工艺以使得图案顺利转移到BEC电介质层220的顶部;接着,采用主刻蚀气体CxFy的反应离子刻蚀(RIE,Reactive Ion Etching)工艺完成对BEC电介质层220和BEC刻蚀阻挡层210的刻蚀,并避免对铜Mx(x≥1)120的损伤。最后,采用干法和/或湿法工艺除去在刻蚀过程中的残留物。
(3)填充钨或钽底电极接触230并对其进行磨平直到部分底电极接触电介质220被消耗掉。
其中,钨底电极接触可以采用物理气象沉积(PVD,Physical Vapor Deposition)、化学气象沉积(CVD,Chemical Vapor Deposition)或原子层沉积(ALD,Atomic LayerDeposition)等方法实现;钽底电极接触可以采用PVD或ALD等方法实现。
更进一步地,通常在沉积钨或者钽之前,预先沉积超薄TaN或Ti/TiN层,以作为钨或钽的种子层/扩散阻挡层。
步骤三:在MRAM器件区域,制作磁性隧道结单元,如图4所示;更进一步地,此步骤可以分为如下几个步骤:
(1)在抛光的BEC基底上,依次形成底电极膜层310,磁性隧道结多层膜和硬掩模膜层330。
其中,底电极310包括种子层和导电层,一般采用物理气象沉积(PVD,PhysicalChemical Deposition)或原子层沉积(ALD,Atomic Layer Deposition)等方法实现,种子层为Ta、TaN、W、WN、Ti或TiN等;导电层为Cu、CuN、Mo、Ta、TaN、W、WN、Pt或者Ru等。
磁性隧道结(MTJ)多层膜的总厚度为15nm~40nm,可以是由参考层、势垒层和记忆层的依次向上叠加的Bottom Pinned结构或者是由记忆层、势垒层和参考层的依次向上叠加的Top Pinned结构。
进一步地,参考层具有磁极化不变性,根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构有所不同。面内型(iSTT-MRAM)的参考层一般具有(IrMn或PtMn)/CoFe/Ru/CoFe结构,其优选总厚度为10~30nm;垂直型(pSTT-MRAM)的参考层一般具有TbCoFe或[Co/Pt]nCo/Ru/[CoPt]m超晶格多层膜结构,其优选总厚度为8~20nm。
进一步地,势垒层为非磁性金属氧化物,优选MgO或Al2O3,其厚度为0.5nm~3nm。
进一步地,记忆层具有可变磁极化,根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构又所不同。面内型iSTT-MRAM的记忆层一般为CoFe/CoFeB或CoFe/NiFe,其优选厚度为2nm~6nm,垂直型pSTT-MRAM记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta,W,Mo)/CoFeB,其优选厚度为0.8nm~2nm。
硬掩模膜层330的厚度为20nm~100nm,即刻蚀作为刻蚀磁性隧道结的硬掩模,又可以作为顶电极导电通道,选择Ta、TaN、W或WN等以期在卤素电浆中获得更好刻轮廓。
(2)图形化定义磁性隧道结图案,并对记忆层(或参考层)323进行刻蚀并停止在势垒层322上。
在此过程中,采用一次光刻一次刻蚀(LE,lithography-etching)或者两次光刻两次刻蚀(LELE,lithography-etching-lithography-etching)的方法完成对磁性隧道结的定义和硬掩模膜层330的反应离子(RIE)刻蚀,并同时采用RIE工艺除去残留的聚合物,以使图案转移到磁性隧道结的顶部。采用反应离子刻蚀(RIE,Reactive Ion Etching)和/或者离子束刻蚀(IBE,Ion Beam Etching)的方法完成对记忆层(或参考层)323的刻蚀。其中,IBE主要采用Ar、Kr或者Xe等作为离子源;RIE主要采用CH3OH、CH4/Ar、C2H5OH、CH3OH/Ar或者CO/NH3等作为主要刻蚀气体;并采用发射光谱仪(OES,Optical Emission Spectroscopy)或者二次离子质谱仪(SIMS,Second Ion Mass Spectroscopy)来判断刻蚀终点信号。
(3)自对准工艺刻蚀磁性隧道结势垒层322、参考层(或记忆层)321和底电极310。首先,沉积一层自对准刻蚀掩模340,其材料选择SiO2、SiON、SiN、SiCN、SiC、Al2O3、MgO或者AlN等,其形成方法可以是PVD、ALD、CVD或者离子束沉积(IBD,Ion Beam Deposition)等;紧接着,使底电极310和参考层(或记忆层)321自对准硬掩模膜层330,完成对磁性隧道结的刻蚀。其中,IBE主要采用Ar、Kr或者Xe等作为离子源;RIE主要采用CH3OH、CH4/Ar,C2H5OH、CH3OH/Ar或者CO/NH3等作为主要刻蚀气体;并采用发射光谱仪(OES,Optical EmissionSpectroscopy)或者二次离子质谱仪(SIMS,Second Ion Mass Spectroscopy)来判断刻蚀终点信号。
(4)填充电介质350,并采用化学机械抛光磨平磁性隧道结电介质层350直到硬掩膜330顶部。
步骤四:在逻辑器件区域,制作从Mx到Mx+1(x≥1)的连接通孔,并完成Mx+1(x≥1)的制作,如图5至图9所示;更进一步地,此步骤可以分为如下几个步骤:
(1)沉积一层Mx+1(x≥1)刻蚀阻挡层410,并在逻辑器件区域,定义连接Mx+1与Mx(x≥1)的Vx(x≥1)图案,如图5所示。
其中,Mx+1(x≥1)刻蚀阻挡层410选自SiN、SiC或SiCN等,更进一步地,采用光刻加干刻蚀的方法,在Mx+1(x≥1)刻蚀阻挡层410刻蚀出Vx(x≥1)图案,再进一步地,刻蚀气体选用CxFyHz等作为主要刻蚀气体,刻蚀之后,采用灰化工艺除去残留的有机物。
(2)在刻蚀阻挡层410上,依次沉积Mx+1层间电介质420和Mx+1刻蚀硬掩模430,如图6所示;其中,Mx+1(x≥1)层间电介质420选择SiO2或者low-k电介质,Mx+1刻蚀硬掩模430选自SiO2、SiO或者SiN等。
(3)图形化定义Mx+1(x≥1)图案,刻蚀形成Mx+1(x≥1)和Vx(x≥1),如图7和8所示。
更进一步,本发明专利采用光刻胶(PR,Photo Resist)和底部抗反射层(BARC,Bottom Anti-reflective Coating)的双层结构或者采用光刻胶(PR,Photo Resist),无机抗反射层(DARC,Dielectric Anti-reflective Coating)和含碳膜层来实现Mx+1(x≥1)的图形化定义,光刻工艺后采用RIE工艺使图案转移到Mx+1(x≥1)层间电介质420顶部。
紧接着,采用反应离子束刻蚀Mx+1(x≥1)层间电介质420,在MRAM器件区域,刻蚀停止在Mx+1(x≥1)刻蚀阻挡层410上,在逻辑器件区域,Mx+1(x≥1)刻蚀阻挡层410将会作为刻蚀Vx(x≥1)的硬掩模,Vx(x≥1)刻蚀将会继续进行,最终,停止在底电极接触刻蚀阻挡层210上。
作为优选,主要刻蚀气体为C4F8或者C4F6等,并可以添加Ar、He、CO、CO2、N2、NH3或H2等。以获得较高的选择比。
接着,完成对Mx+1(x≥1)刻蚀阻挡层410和BEC刻蚀阻挡层210的刻蚀;
作为优选,主要刻蚀气体选择CF4、CHF3、CH2F2或CH3F等,并可以添加Ar、He、CO、CO2、N2、NH3或H2等。
最后,采用干法和/或湿法工艺除去残留的有机物。
(4)铜填充到Mx+1和Vx(x≥1),并采用化学机械抛光(CMP)磨平;一般在铜沉积之前事先沉积一次超薄TaN/Ta结构,以获得更好的粘合度和防扩散型。
以上详细描述了本发明的较佳具体实施例。应当理解,本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此,凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。
Claims (10)
1.一种制作磁性随机存储器的方法,其特征在于,包括如下步骤:
步骤1:提供带有第一金属连接线的基底;
步骤2:在存储器件区域的所述第一金属连接线上制作底电极接触;
步骤3:在所述底电极接触上制作磁性隧道结;
步骤4:在逻辑器件区域制作从所述第一金属连接线到第二金属连接线的通孔,并完成第二金属连接线的制作,所述逻辑器件区域位于存储器件区域的上方。
2.根据权利要求1所述的一种制作磁性随机存储器的方法,其特征在于,步骤2包括如下细分步骤:
步骤2.1:在抛光的所述第一金属连接上依次形成底电极接触刻蚀阻挡层和底电极接触电介质层;所述底电极接触刻蚀阻挡层的材料选自SiN、SiCN或SiC,所述底电极接触电介质层的材料选自SiO2、HSQ、MSQ或SiOCH;
步骤2.2:图形化定义底电极接触图案,刻蚀形成底电极接触孔;
步骤2.3:在所述底电极接触孔中填充钨或钽并磨平直到部分所述底电极接触电介质层被消耗掉,至此形成所述底电极接触。
3.根据权利要求1所述的一种制作磁性随机存储器的方法,其特征在于,步骤3包括如下细分步骤:
步骤3.1:在所述底电极接触上,依次形成底电极膜层、磁性隧道结多层膜和硬掩模膜层;
步骤3.2:图形化定义磁性隧道结图案,并部分刻蚀所述磁性隧道结多层膜;
步骤3.3:自对准工艺刻蚀剩余磁性隧道结和所述底电极膜层;
步骤3.4:填充磁性隧道结电介质并采用化学机械抛光磨平直到所述硬掩模膜层顶部。
4.根据权利要求3所述的一种制作磁性随机存储器的方法,其特征在于,所述磁性隧道结多层膜是由参考层、势垒层和记忆层依次向上叠加的结构,或者是由记忆层、势垒层和参考层依次向上叠加的结构。
5.根据权利要求1所述的一种制作磁性随机存储器的方法,其特征在于,步骤4包括如下细分步骤:
步骤4.1:沉积第二金属连接线刻蚀阻挡层,所述第二金属连接线刻蚀阻挡层选自SiN、SiC或SiCN;在所述逻辑器件区域定义连接所述第二金属连接线与所述第一金属连接线的通孔的图案;
步骤4.2:在所述第二金属连接线刻蚀阻挡层上,依次沉积所述第二金属连接线层间电介质和所述第二金属连接线刻蚀硬掩模;所述第二金属连接线层间电介质选择SiO2、HSQ、MSQ或SiOCH,所述第二金属连接线刻蚀硬掩模选自SiO2、SiON 或者SiN;
步骤4.3:图形化定义所述第二金属连接线图案,刻蚀形成所述第二金属连接线孔和所述通孔;
步骤4.4:填充铜到所述第二金属连接线孔和所述通孔,并采用化学机械磨平。
6.根据权利要求5所述的一种制作磁性随机存储器的方法,其特征在于,步骤4.1中,采用光刻加干刻蚀的方法,在所述第二金属连接线刻蚀阻挡层定义所述通孔图案。
7.根据权利要求6所述的一种制作磁性随机存储器的方法,其特征在于,选用CxFyHz作为主要刻蚀气体,刻蚀之后采用灰化工艺除去残留的有机物。
8.根据权利要求5所述的一种制作磁性随机存储器的方法,其特征在于,步骤4.3包括如下细分步骤:
步骤4.3.1:采用光刻工艺和反应离子束刻蚀工艺使所述第二金属连接线图案转移到第二金属连接线层间电介质顶部;
步骤4.3.2:采用反应离子束刻蚀第二金属连接线层间电介质;在存储器件区域,刻蚀停止在所述第二金属连接线刻蚀阻挡层上;在逻辑器件区域,所述第二金属连接线刻蚀阻挡层作为刻蚀通孔的硬掩模,通孔刻蚀将会继续进行,最终停止在所述底电极接触刻蚀阻挡层上;
步骤4.3.3:完成对所述第二金属连接线刻蚀阻挡层和所述底电极接触刻蚀阻挡层的刻蚀;
步骤4.3.4:采用干法和/或湿法工艺除去残留的有机物。
9.根据权利要求8所述的一种制作磁性随机存储器的方法,其特征在于,步骤4.3.2中,主要刻蚀气体为C4F8或者C4F6,并添加Ar、He、CO、CO2、N2、NH3或H2;步骤4.3.3中,主要刻蚀气体为CF4、CHF3、CH2F2或CH3F,并添加Ar、He、CO、CO2、N2、NH3或H2。
10.根据权利要求5所述的一种制作磁性随机存储器的方法,其特征在于,步骤4.4中,在填充所述铜之前先沉积一层TaN/Ta结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611192681.1A CN108232009B (zh) | 2016-12-21 | 2016-12-21 | 一种制作磁性随机存储器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611192681.1A CN108232009B (zh) | 2016-12-21 | 2016-12-21 | 一种制作磁性随机存储器的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108232009A CN108232009A (zh) | 2018-06-29 |
CN108232009B true CN108232009B (zh) | 2021-04-20 |
Family
ID=62650944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611192681.1A Active CN108232009B (zh) | 2016-12-21 | 2016-12-21 | 一种制作磁性随机存储器的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108232009B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020041546A1 (en) * | 2018-08-22 | 2020-02-27 | Everspin Technologies, Inc. | Methods for manufacturing magnetoresistive stack devices |
US11315870B2 (en) * | 2018-11-21 | 2022-04-26 | Globalfoundries U.S. Inc. | Top electrode interconnect structures |
CN111613719B (zh) * | 2019-02-22 | 2023-09-22 | 上海磁宇信息科技有限公司 | 一种制作磁性随机存储器单元阵列的方法 |
CN111613571B (zh) * | 2019-02-22 | 2024-04-16 | 上海磁宇信息科技有限公司 | 一种制作磁性随机存储器单元阵列的方法 |
CN111613572A (zh) * | 2019-02-25 | 2020-09-01 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器存储单元及其外围电路的制备方法 |
US10833257B1 (en) | 2019-05-02 | 2020-11-10 | International Business Machines Corporation | Formation of embedded magnetic random-access memory devices with multi-level bottom electrode via contacts |
CN112186096B (zh) * | 2019-07-01 | 2023-03-21 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器及其制备方法 |
US10944044B2 (en) | 2019-08-07 | 2021-03-09 | International Business Machines Corporation | MRAM structure with T-shaped bottom electrode to overcome galvanic effect |
CN112447900A (zh) * | 2019-09-03 | 2021-03-05 | 浙江驰拓科技有限公司 | 电极组件制备方法 |
CN112635658A (zh) * | 2019-09-24 | 2021-04-09 | 浙江驰拓科技有限公司 | 磁随机存储器的制备方法 |
CN111446362A (zh) * | 2020-04-13 | 2020-07-24 | 浙江驰拓科技有限公司 | 一种磁性随机存储器及其制备方法 |
CN111933790A (zh) * | 2020-09-07 | 2020-11-13 | 浙江驰拓科技有限公司 | 磁性随机存储器件及其制造方法 |
CN116209280A (zh) * | 2021-11-30 | 2023-06-02 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
CN116435250A (zh) * | 2021-12-30 | 2023-07-14 | 浙江驰拓科技有限公司 | Mram存储器的制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1828866A (zh) * | 2005-02-15 | 2006-09-06 | 台湾积体电路制造股份有限公司 | 存储器装置及形成存储器装置的方法 |
-
2016
- 2016-12-21 CN CN201611192681.1A patent/CN108232009B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1828866A (zh) * | 2005-02-15 | 2006-09-06 | 台湾积体电路制造股份有限公司 | 存储器装置及形成存储器装置的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108232009A (zh) | 2018-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108232009B (zh) | 一种制作磁性随机存储器的方法 | |
CN109994602B (zh) | 一种制备磁性随机存储器存储单元与逻辑单元的方法 | |
CN108232008B (zh) | 一种磁性随机存储器底电极接触及其制备方法 | |
CN109713006B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
CN110112288B (zh) | 一种制备磁性隧道结单元阵列的方法 | |
CN107623069B (zh) | 一种刻蚀磁性隧道结及其底电极的方法 | |
US11283009B2 (en) | Method for manufacturing memory device having protection spacer | |
EP3772117A1 (en) | Semiconductor structure and method for forming the same | |
CN109713121B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
CN111613719B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
CN111613572A (zh) | 一种磁性随机存储器存储单元及其外围电路的制备方法 | |
CN108735895B (zh) | 磁性随机存储器底电极接触及其形成方法 | |
CN109545958A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
CN109545744B (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
CN109545745A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
JP2023554267A (ja) | 2重磁気トンネル接合デバイス | |
CN108232010B (zh) | 一种气体团簇离子束平坦化磁性隧道结底电极的方法 | |
CN109994600B (zh) | 一种磁性随机存储器的制作方法 | |
CN109713119A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
CN109713120A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
CN109994601B (zh) | 一种制作磁性随机存储器电路连接的方法 | |
CN111613571B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
CN108735893B (zh) | 一种磁性随机存储器底电极接触及其形成方法 | |
CN110098320B (zh) | 一种刻蚀磁性隧道结导电硬掩模的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |