CN111613719B - 一种制作磁性随机存储器单元阵列的方法 - Google Patents

Abstract

本发明公开了一种制作磁性随机存储器单元阵列的方法，在磁性隧道结以及其底电极刻蚀的时候采用一次光刻，一次真空PUMP‑DOWN，两步刻蚀工艺，分别对磁性隧道结和底电极进行单独刻蚀。本发明的制作磁性随机存储器单元阵列的方法，能够保证底电极的关键尺寸始终大于下面通孔的顶部开口的关键尺寸，有效地避免了金属Cu引入带来的一系列的问题，有利于制造超小型磁性随机存储器的结构单元元件，制造成本低，制作方法简单，提高磁性随机存储器器件的电学性能、磁学性能及产品良率。

Description

一种制作磁性随机存储器单元阵列的方法

技术领域

本发明涉及MRAM技术领域，尤其涉及一种制作磁性随机存储器单元阵列的方法。

背景技术

近年来，采用磁性隧道结的磁性随机存储器被认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为了能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩转换技术的写方法，这样的磁性随机存储器称为电流驱动型自旋转移矩。根据磁化方向的不同，电流驱动型自旋转移矩又分为面内电流驱动型自旋转移矩和垂直电流驱动型自旋转移矩，后者有更好的性能。依此方法，随着磁性记忆层的体积的缩减，写或转换操作需要注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面垂直电流驱动型自旋转移矩可以很好的与最先进的技术节点相契合。因此，期望是将垂直电流驱动型自旋转移矩元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可以实现高良莠率、高精确性、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏和缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得垂直电流驱动型自旋转移矩的写电压或电流也会随之有较大的波动，这样会损伤磁性随机存储器的性能。

现有的磁性随机存储器的制造工艺中，为了实现磁性随机存储器电路缩微化的要求，通常在表面抛光的CMOS通孔（VIAx（x≧1）上直接制作MTJ单元，即：所谓的on-axis结构。在采用铜制成的CMOS电路中，所有通孔（VIA）和连线（M，metal）所采用的材料都是金属铜。然而，由于MTJ结构单元的尺寸要比VIAx（x≧1）顶部开口尺寸小，在刻蚀磁性隧道结及其底电极的时候，为了使MTJ单元之间完全隔断，必须进行过刻蚀，在过刻蚀中，没有被磁性隧道结及其底电极覆盖的铜VIAx（x≧1）的区域将会被部分刻蚀，同时也会损伤其扩散阻挡层（Ta/TaN），这样将会形成铜VIAx（x≧1）到其外面的低介电常数（low-k）电介质的扩散通道，Cu原子将会扩散到低介电常数（low-k）电介质中，这势必会对磁性随机存储器的电学性能，比如：时间相关介质击穿和电子迁移率等，造成损伤。

另外，在磁性隧道结及其底电极刻蚀过程中，由于离子轰击，将会把铜原子及其形成化合物溅射到磁性隧道结的侧壁和被刻蚀的低介电常数（low-k）电介质材料的表面，从而对整个磁性随机存储器器件造成污染。

在目前MRAM磁性隧道结及其底电极的刻蚀工艺中，一般可以采用反应离子刻蚀或离子束刻蚀的工艺来实现。如果采用反应离子刻蚀工艺，一般来说刻蚀磁性材料层和底电极所采用的刻蚀气体是不一样的，并且刻蚀底电极的常规气体会对已暴露在刻蚀侧壁的磁性材料层造成损伤；如果采用离子束刻蚀工艺，由于离子束刻蚀工艺本身的局限性，比如：低的溅射产额和阴影效应等的存在，通常要对被刻蚀材料的总高度和高宽比进行严格限制。无论采用反应离子刻蚀还是离子束刻蚀工艺，在刻蚀磁性隧道结的时候都会在侧壁留下一层损伤层/沉积层，由于损伤层/沉积层的存在，将会造成参考层到记忆层的导通，在目前的工艺条件下，一般采用离子束刻蚀工艺对其进行去除，这也对如何采用一次刻蚀磁性隧道结及其底电极的总高度和刻蚀轮廓的高宽比提出了要求。综上，无论采用哪种工艺，特别是对于高技术节点的磁性存储器单元阵列来说，都很难一次性完成对磁性隧道结及其底电极的刻蚀。

专利WO2017/155508 A1公布一种采用两次分步刻蚀工艺分别对磁性隧道结和底电极进行加工的方法。具体为：第一次刻蚀工艺对磁性隧道结本身进行加工，然后添加额外的光罩对底电极图案进行定义，再采用第二次刻蚀工艺对底电极进行加工。通过这种方法，可以把底电极做的比下面的通孔顶部开口尺寸来的大，有效的避免了Cu带来的污染问题。但是由于额外光罩的引入，这势必增加制造成本和工艺的复杂程度；同时，也增加了由于不同层光罩的对准偏差而带来的一系列问题，非常不利于工艺流程的控制。

发明内容

本发明的一种制作磁性随机存储器单元阵列的方法，在磁性隧道结以及其底电极刻蚀的时候采用一次光刻，一次真空抽空（PUMP-DOWN）过程，两步刻蚀工艺，分别对磁性隧道结和底电极进行单独刻蚀，具体为：在通过光刻形成记忆单元阵列图案后，采用RIE和/或IBE工艺对磁性隧道结进行刻蚀，然后采用沉积/刻蚀工艺制作刻蚀底电极的自对准掩模，最后采用RIE工艺对底电极进行刻蚀，并通过调整沉积/刻蚀工艺参数和沉积/刻蚀循环次数来调控自对准掩模的侧壁厚度，从而控制底电极的关键尺寸。这样可以有效的保证底电极的关键尺寸始终大于下面通孔的顶部开口的关键尺寸，避免了金属Cu引入带来的一系列的问题。

更进一步，可以把下面的底电极通孔填充材料从Cu变成W。

同时，根据本发明的一种制作磁性随机存储器单元阵列的方法，通过采用一次真空 PUMP DOWN，两次刻蚀的工艺分别对磁性隧道结和底电极进行分别刻蚀，在磁性隧道结的IBE加工工艺中，有效地提高了刻蚀效率，降低了被加工器件的总高度和高宽比，非常有利制作下一代高技术节点的磁性随机存储单元器件。

再者，采用本发明的制作磁性随机存储器单元阵列的方法，在原来的基础上，并没有新的增加光罩，这无疑有利于生产成本的降低。

为了解决上述问题，本发明提出了一种制作磁性随机存储器单元阵列的方法，包括如下步骤：

步骤1：提供表面抛光的带金属连线（Mx(x≧1)的CMOS基底，并在其上制作底电极通孔；

步骤2：沉积底电极金属层、磁性隧道结多层膜、顶电极膜层和牺牲硬掩模；

步骤3：图形化定义磁性隧道结图案，并对牺牲硬掩模和顶电极膜层进行刻蚀，顶电极膜层是刻蚀磁性隧道结硬掩模的一部分；

步骤4：以牺牲硬掩模和/或顶电极膜层为硬掩模刻蚀磁性隧道结多层膜，使刻蚀停止在底电极上并保持部分过刻蚀；

步骤5：刻蚀去除磁性隧道结周围的磁性隧道结刻蚀损伤/沉积层；

步骤6：沉积底电极刻蚀自对准掩模；

步骤7：选择性刻蚀掉沉积在底电极之上的自对准掩模，并保留侧壁的自对准掩模；

步骤8：以自对准掩模为掩模刻蚀底电极；

步骤9：沉积侧壁覆盖层；

步骤10：沉积磁性隧道结电介质在侧壁覆盖层周围。

进一步地，步骤2中，所述底电极金属层采用化学气相沉积、物理气相沉积、原子层沉积或离子束沉积方式实现，所述底电极金属层的厚度为5nm～80nm，所述底电极金属层的材料是Ta、TaN、Ru、Ti、TiN、W、WN或者它们的任意组合；

所述磁性隧道结多层膜为由依次向上叠加的参考层、势垒层和记忆层形成的底部钉扎结构或者是由依次向上叠加的记忆层、势垒层和参考层的顶部钉扎结构，所述磁性隧道结多层膜的厚度为5nm～40nm；

所述顶电极膜层的厚度为20nm～100nm，所述顶电极膜层的材料为Ta、TaN、Ti、TiN、W、WN或它们的任意组合；

所述牺牲硬掩模的厚度为30nm～200nm，所述牺牲硬掩模的材料为SiO2、SiN、SiON、SiC、SiCN、C或它们的任意组合。

进一步地，步骤2中，在底电极金属层沉积后，对底电极金属层进行平坦化处理，用于获得在磁性隧道结多层膜沉积之前最佳的表面平坦度。

进一步地，步骤3中，对所述顶电极膜层进行刻蚀气体为主要是含氟化合物或Cl2，对所述顶电极膜层刻蚀后再采用反应离子刻蚀和/或湿法工艺除去残留的聚合物，用于使图案转移到磁性隧道结的顶部。

进一步地，步骤4中的刻蚀工艺为反应离子刻蚀和／或者离子束刻蚀，

其中，反应离子刻蚀采用CH3OH、CH4/Ar、C2H5OH、CH3OH/Ar或者CO/NH3作为刻蚀气体，离子束刻蚀采用Ne、Ar、Kr或者Xe作为刻蚀气体。

步骤5中的刻蚀工艺为离子束刻蚀，离子束刻蚀采用Ne、Ar、Kr或者Xe作为刻蚀气体。

进一步地，步骤6中的沉积工艺为化学气相沉积工艺，所述自对准掩模为磁性隧道结侧壁的保护层，自对准掩模的材料为SiN、SiON、SiC或SiCN。

进一步地，步骤7中的刻蚀工艺为反应离子刻蚀工艺，反应离子刻蚀工艺采用CF4、CHF3、CH2F2、CH3F、C4F8、CO、O2、Ar或者He作为刻蚀气体，刻蚀气体的工作压强为1mTorr～100mTorr。

进一步地，按照循环次数重复步骤6至步骤7，循环次数为n，其中n≥0。

进一步地，步骤8中的刻蚀工艺为反应离子刻蚀工艺，反应离子刻蚀工艺采用Cl2、BCl3或HBr作为主刻蚀气体，采用CF4、CHF3、CH2F2、CH3F、Ar、N2、O2或He作为辅刻蚀气体，刻蚀后，采用干法或/和湿法工艺去除刻蚀工艺中的残留物。

进一步地，步骤9中，所述侧壁覆盖层的材料为SiC、SiON、SiN或者SiCN。

实施本发明，具有如下有益效果：

（1）本发明的制作磁性随机存储器单元阵列的方法，在磁性隧道结以及其底电极刻蚀的时候采用一次光刻，一次真空PUMP-DOWN，两步刻蚀工艺，分别对磁性隧道结和底电极进行单独刻蚀，通过调整沉积/刻蚀工艺参数和沉积/刻蚀循环次数来调控自对准掩模的侧壁厚度，从而控制底电极的关键尺寸；

（2）本发明的制作磁性随机存储器单元阵列的方法，能够保证底电极的关键尺寸始终大于下面通孔的顶部开口的关键尺寸，有效地避免了金属Cu引入带来的一系列的问题；

（3）本发明的制作磁性随机存储器单元阵列的方法，有利于制造超小型磁性随机存储器的结构单元元件，制造成本低，方法简单，提高磁性随机存储器器件的电学性能、磁学性能及产品良率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1（a）至图1（d）是根据本发明优选实施例的一种制备磁性存储器单元阵列的方法，制备底电极通孔填充各个步骤的示意图；

图2是根据本发明优选实施例的一种制备磁性存储器单元阵列的方法，沉积底电极金属层、磁性隧道结多层膜、顶电极膜层和牺牲硬掩模之后的示意图；

图3是根据本发明优选实施例的一种制备磁性存储器单元阵列的方法，顶电极膜层刻蚀之后的示意图；

图4是根据本发明优选实施例的一种制备磁性存储器单元阵列的方法，磁性隧道结多层膜刻蚀之后的示意图；

图5 是根据本发明优选实施例的一种制备磁性存储器单元阵列的方法，侧壁损伤/沉积层去除之后的示意图；

图6是根据本发明优选实施例的一种制备磁性存储器单元阵列的方法，沉积底电极刻蚀自对准掩模之后的示意图；

图7是根据本发明优选实施例的一种制备磁性存储器单元阵列的方法，去除覆盖在底电极上的自对准掩模之后的示意图；

图8是根据本发明优选实施例的一种制备磁性存储器单元阵列的方法，底电极刻蚀之后的示意图。

图 9是根据本发明优选实施例的一种制备磁性存储器单元阵列的方法，沉积侧壁覆盖层之后的示意图；

图 10（a）是根据本发明优选实施例的一种制备磁性存储器单元阵列的方法，沉积磁性隧道结电介质填充之后的示意图;

图 10（b）是根据本发明优选实施例的一种制备磁性存储器单元阵列的方法，沉积磁性隧道结电介质填充之后的示意图。

其中，图中附图标记为：100-表面抛光的带金属连线（Mx(x≧1)的CMOS基底，200-带底电极通孔的磁性隧道结沉积前基底，201-底电极通孔刻蚀阻止层，202-底电极通孔电介质，203-底电极通孔刻蚀硬掩模，2031-底电极通孔刻蚀掩模，2032-底电极通孔，204-底电极通孔扩散阻挡层，205-底电极通孔填充，300-底电极，400-磁性隧道结多层膜，410-磁性隧道结刻蚀损伤/沉积层，500-顶电极膜层，600-牺牲硬掩模，710-底电极刻蚀自对准掩模，720-侧壁覆盖层，730-磁性隧道结电介质。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

MTJ（Magnetic Tunnel Junction）：磁性隧道结；STT（Spin Transfer Torque）：基于自旋动量转移或自旋转移力矩；STT-MRAM（Spin Transfer Torque-Magnetic randomaccess memory）：电流驱动型自旋转移矩；iSTT-MRAM：面内型自旋转移力矩磁性随机存储器；pSTT-MRAM（perpendicular Spin Transfer-Torque Magnetic Random AccessMemory）：垂直式自旋转移力矩磁性随机存储器；TDDB（Time Dependent DielectricBreakdown）：时间相关介质击穿；EM（Electron Mobility）：电子迁移率；M（Metal）：连线；CMOS(Complementary Metal-Oxide-Semiconductor)：互补金属氧化物半导体；IonBombardment：离子轰击；RIE（Reactive Ion Etching）：反应离子刻蚀；IBE（Ion BeamEtching）：离子束刻蚀；Shadow-effect：阴影效应；PUMP-DOWN：抽空；BE（BottomElectrode）：底电极；BEV（Bottom Electrode VIA）：底电极通孔；CVD（Chemical VaporDeposition）：化学气相沉积；PVD（Physical Vapor Deposition）：物理气相沉积；ALD（Atomic Layer Deposition）：原子层沉积；IBD（Iron Beam Deposition）：离子束沉积；Bottom Pinned ：底部钉扎结构；Top Pinned ：顶部钉扎结构；TE（Top Electrode）：顶电极；CMP（Chemical Mechanical Planarization）：化学机械抛光；Low-k：低介电常数；HSQ（Hydrogen Silsequioxane）：含氢硅酸盐；MSQ（Methylsilsesquioxane）：含甲基硅酸盐类；HOSP（Hybrid Organic Siloxane Polymer）：有机硅氧烷聚合物；Porous Silicate ：多孔性硅酸盐；PR（Photo Resist）：光刻胶；ARC（Anti-reflective Coating）：抗反射层。

实施例

本发明的一种制作磁性随机存储器单元阵列的方法，在磁性隧道结以及其底电极刻蚀的时候采用一次光刻，一次真空PUMP-DOWN，两步刻蚀工艺，分别对磁性隧道结和底电极进行单独刻蚀，具体为：在通过光刻形成记忆单元阵列图案后，采用RIE和/或IBE工艺对磁性隧道结进行刻蚀，然后采用沉积/刻蚀工艺制作刻蚀底电极的自对准掩模，最后采用RIE工艺对底电极进行刻蚀，并通过调整沉积/刻蚀工艺参数和沉积/刻蚀循环次数来调控自对准掩模的侧壁厚度，从而控制底电极的关键尺寸。这样可以有效的保证底电极的关键尺寸要始终大于下面通孔的顶部开口的关键尺寸，从而避免了金属Cu引入带来的一些列的问题。

优选地，可以把下面的底电极通孔填充材料从Cu变成W。

同时，根据本发明的一种制作磁性随机存储器单元阵列的方法，通过采用一次真空PUMP-DOWN，两次刻蚀的工艺分别对磁性隧道结和底电极进行分别刻蚀，在磁性隧道结的IBE加工工艺中，有效地提高了刻蚀效率，降低了被加工器件的总高度和高宽比，非常有利批量生产下一代高技术节点的磁性随机存储单元器件。

采用本发明的制作磁性随机存储器单元阵列的方法，在原来的基础上，并没有新的增加光罩，这无疑有利于生产成本的降低。

本发明包括但不只限于制备磁性随机存储器（MRAM），也不限于任何工艺顺序或流程，只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似方法，其具体步骤如下：

步骤1：提供表面抛光的带金属连线（Mx(x≧1)）的CMOS基底100，并在CMOS基底100上制作带底电极通孔（BEV，Bottom Electrode Via）填充205的底电极/磁性隧道结/顶电极材料沉积前基底。其中，底电极通孔填充材料优选W或Cu等。如图1所示。

更进一步地，步骤1可以分为如下的形成步骤：

步骤1.1：在表面抛光的带金属连线（Mx(x≧1)）的CMOS基底100上，依次沉积底电极通孔刻蚀阻挡层201，底电极通孔电介质层202和底电极通孔刻蚀硬掩模203。如图1（a）所示。

其中，底电极通孔刻蚀阻挡层201既可以作为阻挡金属连线（Mx）100中铜向底电极通孔电介质层202的扩散阻挡层，又可以作为底电极通孔刻蚀的刻蚀阻挡层，其厚度为10nm～50nm，形成材料可以为SiN、SiC或SiCN等；底电极通孔电介质层202的厚度为60nm～150nm，形成材料可以为SiO2、SiON或low-k等；底电极通孔刻蚀硬掩模203既做为底电极通孔刻蚀的刻蚀阻挡层，又可以作为在后续的底电极通孔填充之后的平坦化工艺之中的磨平信号判断层，其厚度为10nm～50nm，形成材料可以为SiN、SiC或SiCN等；

其中，低介电常数（low-k）介电质是指介电常数k低于二氧化硅（k=3.9）的材料，在具体实施时，low-k材料可以是含氢硅酸盐（Hydrogen Silsequioxane，HSQ，k=2.8~3.0），含有Si-CH3官能基的含甲基硅酸盐类（Methylsilsesquioxane，MSQ，k=2.5~2.7，综合含氢硅酸盐类HSQ和含甲基硅酸盐类MSQ所合成的混合式有机硅氧烷聚合物(Hybrid OrganicSiloxane Polymer，HOSP)薄膜(k=2.5)，多孔SiOCH薄膜(k=2.3~2.7)，甚至可以采用超低介电常数(k<2.0)的多孔性硅酸盐(Porous Silicate)等有机类高分子化合物及介电常数k为1.9的多孔SiOCH薄膜。

步骤1.2：图形化定义底电极通孔2032图案，如图1（b）所示。

步骤1.3：刻蚀形成底电极通孔2032，如图1（c）所示。在刻蚀之后，一般采用干法工艺和／或湿法清洗工艺除去残留的聚合物；

步骤1.4：填充金属到底电极通孔2032里面，并采用化学机械抛光将其磨平，形成底电极通孔填充205，如图1（d）所示。所选金属一般为W或者Cu等，通常在填充之前，都会事先沉积一层Ti/TiN或Ta/TaN的底电极通孔扩散阻挡层204。

步骤2：沉积底电极金属层300、磁性隧道结多层膜400、顶电极膜层500和牺牲硬掩模600，如图2所示。

其中，底电极金属层300可以是Ta、TaN、Ru、Ti、TiN、W、WN或者它们的任意组合等；其厚度为5nm～80nm，可以采用化学气相沉积(CVD，Chemical Vapor Deposition)、物理气相沉积（PVD，Physical Vapor Deposition）、原子层沉积（ALD，Atomic Layer Deposition）或离子束沉积（IBD，Ion Beam Deposition）等方式实现；作为优选，可以在底电极金属层300沉积之后对其进行平坦化处理，以获得在磁性隧道结多层膜沉积之前最佳的表面平坦度。

磁性隧道结多层膜400的总厚度为5nm~40nm，可以是由参考层，势垒层和记忆层的依次向上叠加的Bottom Pinned结构或者是由记忆层，势垒层和参考层的依次向上叠加的Top Pinned结构。

进一步地，参考层具有磁极化不变性，根据其是面内型（iSTT-MRAM）或垂直（pSTT-MRAM）结构有所不同。面内型（iSTT-MRAM）的参考层一般具有（IrMn或PtMn）/CoFe/Ru/CoFe/CoFeB结构，其优选总厚度为10~30nm；垂直型（pSTT-MRAM）的参考层一般具有TbCoFe或[Co/Pt]/Co/Ru/[CoPt]/CoFeBm超晶格多层膜结构，通常下面需要一层缓冲/种子层，例如Ta/Pt、Ta/Ru、Ta/Ru/Pt、CoFeB/Ta/Pt、Ta/CoFeB/Pt、CoFeB/Ru/Pt或CoFeB/Ta/Ru/Pt等，优选参考层总厚度为3~20nm。

进一步地，势垒层为非磁性金属氧化物，优选MgO、MgAlxOy或Al2O3等，其厚度为0.5nm~3nm。

进一步地，记忆层具有可变磁极化，根据其是面内型（iSTT-MRAM）或垂直（pSTT-MRAM）结构又所不同。

面内型iSTT-MRAM的记忆层一般为CoFe/CoFeB或CoFe/NiFe，其优选厚度为2nm~6nm，垂直型pSTT-MRAM记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB（Ta，W，Mo）/CoFeB，其优选厚度为0.8nm~2nm。

顶电极膜层500的厚度为20nm~100nm，选择Ta、TaN、Ti、TiN、W、WN或它们的任意组合等以期在卤素电浆中获得更好刻轮廓。顶电极膜层500也是刻蚀磁性隧道结硬掩模的一部分。

牺牲硬掩模600的总厚度为30nm~200nm，可以选择SiO2、SiN、SiON、SiC、SiCN，C或它们任意组合的多层结构。

步骤3：图形化定义磁性隧道结图案，并对牺牲硬掩模600和顶电极膜层500进行刻蚀，如图3所示。

在此过程中，可以采用一层光刻胶（Photo Resist，PR）或者光刻胶（PR）/抗反射层（ARC，Anti-reflective Coating）/含碳层的三层结构完成对磁性隧道结的定义。同时采用反应离子刻蚀（RIE）工艺对牺牲硬掩模600和顶电极膜层500进行刻蚀。其中，对顶电极膜层进行刻蚀的气体主要是氟（F）的化合物或Cl2等。刻蚀之后采用RIE和/或湿法工艺除去残留的聚合物，以使图案转移到磁性隧道结的顶部。

步骤4：以牺牲掩模和/或顶电极为硬掩模刻蚀磁性隧道结多层膜400，使刻蚀停止在底电极金属层300之上并保持部分过刻蚀，如图4所示。

其中，采用反应离子刻蚀和／或者离子束刻蚀的工艺完成对磁性隧道结多层膜400的刻蚀；

其中，离子束刻蚀主要采用Ne，Ar，Kr或者Xe等作为刻蚀的气体；反应离子刻蚀主要采用CH3OH，CH4/Ar，C2H5OH，CH3OH/Ar或者CO/NH3等作为主要刻蚀气体。

步骤5：刻蚀去除磁性隧道结周围的磁性隧道结刻蚀损伤/沉积层410，如图4、5所示。

刻蚀工艺一般采用IBE工艺来实现，其刻蚀气体为Ne、Ar、Kr或者Xe等，严格控制工艺参数，例如：离子入射角度、功率、气体种类和温度等参数，以使得所有的磁性隧道结刻蚀损伤/沉积层410都能被有效的去除掉。

步骤6：沉积底电极刻蚀自对准掩模710，如图6所示。该底电极刻蚀自对准掩模710也是磁性隧道结侧壁的保护层。其中，底电极刻蚀自对准掩模710一般为SiON、SiN、SiC或SiCN等，其形成方法一般为化学气相沉积（Chemical Vapor Deposition，CVD）工艺，严格控制工艺参数以使得底电极刻蚀自对准掩模710保形地覆盖层磁性隧道结的周围和底电极之上。同时可以通过调整自对准掩模的厚度来控制底电极的大小。

步骤7：选择性刻蚀掉沉积在底电极之上的底电极刻蚀自对准掩模710，同时保留侧壁的底电极刻蚀自对准掩模710，如图7所示。其中，刻蚀工艺选用RIE工艺，其刻蚀一起可以选自CF4、CHF3、CH2F2、CH3F、C4F8、CO、O2、Ar或者He等，反应气体的工作压强为1mTorr~100mTorr，严格控制各项参数，如气压、气体种类或射频功率及底偏压以使得沉积在底电极之上的底电极刻蚀自对准掩模710完全被移除掉，而侧壁还有大量的底电极刻蚀自对准掩模710。

选择性的可以重复性的步骤6和7，通过调整侧壁的底电极刻蚀自对准掩模710的厚度来控制底电极的大小。

步骤8：以侧壁的底电极刻蚀自对准掩模为掩模刻蚀底电极金属层300，如图8所示。

其中，刻蚀工艺采用RIE工艺，其主要刻蚀气体为Cl2、BCl3或HBr等，并采用CF4、CHF3、CH2F2、CH3F、Ar、N2、O2或He等作为辅助刻蚀气体。通常在刻蚀之后，选用干法或/和湿法工艺去除刻蚀工艺中的残留物。

步骤9：沉积侧壁覆盖层720，如图9所示。其中侧壁覆盖层720材料为SiON、SiC、SiN或者SiCN等，其形成方法可以采用化学气相沉积（CVD）、原子层沉积（ALD）或者离子束沉积（IBD）等方式实现。

步骤10：沉积磁性隧道结电介质730在侧壁覆盖层周围720，如图10所示。其中，磁性隧道结电介质730可以为SiO2或low-k等。

实施本发明，具有如下有益效果：

（1）本发明的制作磁性随机存储器单元阵列的方法，在磁性隧道结以及其底电极刻蚀的时候采用一次光刻，一次真空PUMP-DOWN，两步刻蚀工艺，分别对磁性隧道结和底电极进行单独刻蚀，通过调整沉积/刻蚀工艺参数和沉积/刻蚀循环次数来调控自对准掩模的侧壁厚度，从而控制底电极的关键尺寸；

（2）本发明的制作磁性随机存储器单元阵列的方法，能够保证底电极的关键尺寸始终大于下面通孔的顶部开口的关键尺寸，有效地避免了金属Cu引入带来的一系列的问题；

（3）本发明的制作磁性随机存储器单元阵列的方法，有利于制造超小型磁性随机存储器的结构单元元件，制造成本低，方法简单，提高磁性随机存储器器件的电学性能、磁学性能及产品良率。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种制作磁性随机存储器单元阵列的方法，其特征在于，包括如下步骤：

步骤1：提供表面抛光的带金属连线Mx的CMOS基底，并在其上制作底电极通孔；x≧1；

步骤2：沉积底电极金属层、磁性隧道结多层膜、顶电极膜层和牺牲硬掩模；

步骤3：图形化定义磁性隧道结图案，并对牺牲硬掩模和顶电极膜层进行刻蚀；

步骤4：以牺牲硬掩模和/或顶电极膜层为硬掩模刻蚀磁性隧道结多层膜，使刻蚀停止在所述底电极金属层上并保持部分过刻蚀；

步骤5：刻蚀去除磁性隧道结周围的磁性隧道结刻蚀损伤/沉积层；

步骤6：沉积底电极刻蚀自对准掩模；

步骤7：选择性刻蚀掉沉积在底电极之上的底电极刻蚀自对准掩模，并保留侧壁的底电极刻蚀自对准掩模；

步骤8：以侧壁的底电极刻蚀自对准掩模为掩模刻蚀所述底电极金属层以形成底电极；

通过调整步骤6的沉积底电极刻蚀自对准掩模的沉积工艺参数、步骤7的选择性刻蚀掉沉积在底电极之上的底电极刻蚀自对准掩模的刻蚀工艺参数，以及步骤6至步骤7的沉积/刻蚀循环次数来调控所述自对准掩模的侧壁厚度，以控制步骤8形成的底电极的关键尺寸始终大于所述底电极通孔的顶部开口的关键尺寸；所述循环次数为n，其中n≥0；

步骤6中的沉积工艺为化学气相沉积工艺，所述自对准掩模为磁性隧道结侧壁的保护层，自对准掩模的材料为SiN、SiON、SiC或SiCN；步骤7中的刻蚀工艺为反应离子刻蚀工艺，反应离子刻蚀工艺采用CF4、CHF3、CH2F2、CH3F、C4F8、CO、O2、Ar或者He作为刻蚀气体，刻蚀气体的工作压强为1mTorr～100mTorr；

步骤9：沉积侧壁覆盖层；

步骤10：沉积磁性隧道结电介质在侧壁覆盖层周围。

2.根据权利要求1所述的制作磁性随机存储器单元阵列的方法，其特征在于，步骤2中，所述底电极金属层采用化学气相沉积、物理气相沉积、原子层沉积或离子束沉积方式实现，所述底电极金属层的厚度为5nm～80nm，所述底电极金属层的材料是Ta、TaN、Ru、Ti、TiN、W、WN或者它们的任意组合；

所述磁性隧道结多层膜为由依次向上叠加的参考层、势垒层和记忆层形成的底部钉扎结构或者是由依次向上叠加的记忆层、势垒层和参考层的顶部钉扎结构，所述磁性隧道结多层膜的厚度为5nm～40nm；

所述顶电极膜层的厚度为20nm～100nm，所述顶电极膜层的材料为Ta、TaN、Ti、TiN、W、WN或它们的任意组合；

所述牺牲硬掩模的厚度为30nm～200nm，所述牺牲硬掩模的材料为SiO2、SiN、SiON、SiC、SiCN、C或它们的任意组合。

3.根据权利要求2所述的制作磁性随机存储器单元阵列的方法，其特征在于，步骤2中，在底电极金属层沉积后，对底电极金属层进行平坦化处理，用于获得在磁性隧道结多层膜沉积之前最佳的表面平坦度。

4.根据权利要求1所述的制作磁性随机存储器单元阵列的方法，其特征在于，步骤3中，对所述顶电极膜层进行刻蚀气体为含氟化合物或Cl2，对所述顶电极膜层刻蚀后再采用反应离子刻蚀和/或湿法工艺除去残留的聚合物，用于使图案转移到磁性隧道结的顶部。

5.根据权利要求1所述的制作磁性随机存储器单元阵列的方法，其特征在于，步骤4中的刻蚀工艺为反应离子刻蚀和／或者离子束刻蚀，

其中，反应离子刻蚀采用CH3OH、CH4/Ar、C2H5OH、CH3OH/Ar或者CO/NH3作为刻蚀气体，离子束刻蚀采用Ne、Ar、Kr或者Xe作为刻蚀气体。

6.根据权利要求1所述的制作磁性随机存储器单元阵列的方法，其特征在于，步骤5中的刻蚀工艺为离子束刻蚀，离子束刻蚀采用Ne、Ar、Kr或者Xe作为刻蚀气体。

7.根据权利要求1所述的制作磁性随机存储器单元阵列的方法，其特征在于，步骤8中的刻蚀工艺为反应离子刻蚀工艺，反应离子刻蚀工艺采用Cl2、BCl3或HBr作为主刻蚀气体，采用CF4、CHF3、CH2F2、CH3F、Ar、N2、O2或He作为辅刻蚀气体，刻蚀后，采用干法或/和湿法工艺去除刻蚀工艺中的残留物；步骤9中，所述侧壁覆盖层的材料为SiC、SiON、SiN或者SiCN。