CN108075037B - 一种制备磁性隧道结的方法 - Google Patents
一种制备磁性隧道结的方法 Download PDFInfo
- Publication number
- CN108075037B CN108075037B CN201611035734.9A CN201611035734A CN108075037B CN 108075037 B CN108075037 B CN 108075037B CN 201611035734 A CN201611035734 A CN 201611035734A CN 108075037 B CN108075037 B CN 108075037B
- Authority
- CN
- China
- Prior art keywords
- layer
- tunnel junction
- magnetic tunnel
- hard mask
- memory layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明公开了一种制备磁性隧道结的方法,包括:在表面抛光的CMOS基底上,依次形成底电极、磁性隧道结多层膜和硬掩模膜层;图形化定义磁性隧道结图案,并转移图案到磁性隧道结的顶部;沉积一层氧离子俘获层在硬掩模的周围,并覆盖磁性隧道结记忆层;氧离子注入到没有被硬掩模覆盖的磁性隧道结记忆层,并对其进行热退火;沉积一层电介质在在硬掩模的周围,并覆盖被氧化的记忆层;以沉积在硬掩模周围的电介质为掩模,对被氧化的记忆层、势垒层、参考层和底电极进行离子束刻蚀;采用电介质填充未被刻蚀硬掩模周围的空隙,并采用化学机械抛光磨平直到未被氧化的硬掩模顶部。
Description
技术领域
本发明涉及磁性随机存储器(MRAM,Magnetic Radom Access Memory)制造技术领域,具体来说,本发明涉及采用一次氧离子注入(OII,Oxygen Ion Implantation)一次离子束刻蚀(IBE,Ion Beam Etching)的方法来制备磁性隧道结(MTJ,Magnetic TunnelJunction)结构单元的方法。
背景技术
近年来,采用磁性隧道结的磁电阻效应的MRAM被人们认为是未来的固态非易失性记忆体,它具有高速读写、大容量以及低能耗的特点。铁磁性磁性隧道结通常为三明治结构,其中有磁性记忆层,它可以改变磁化方向以记录不同的数据;位于中间的绝缘的隧道势垒层;磁性参考层,位于隧道势垒层的另一侧,它的磁化方向不变。
为能在这种磁电阻元件中记录信息,建议使用基于自旋动量转移或称自旋转移矩(STT,Spin Transfer Torque)转换技术的写方法,这样的MRAM称为STT-MRAM。根据磁极化方向的不同,STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM),后者有更好的性能。依此方法,即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外,随着磁性记忆层的体积的缩减,写或转换操作需注入的自旋极化电流也越小。因此,这种写方法可同时实现器件微型化和降低电流。
同时,鉴于减小磁性隧道结元件尺寸时所需的切换电流也会减小,所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此,期望是将pSTT-MRAM元件做成极小尺寸,并具有非常好的均匀性,以及把对磁性隧道结磁性的影响减至最小,所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗,以及保持适于数据良好保存的温度系数。同时,非易失性记忆体中写操作是基于阻态变化,从而需要控制由此引起的对磁性隧道结记忆器件寿命的破坏与缩短。然而,制备一个小型磁性隧道结元件可能会增加磁性隧道结电阻的波动,使得pSTT-MRAM的写电压或电流也会随之有较大的波动,这样会损伤MRAM的性能。
在现在的MRAM制造工艺中,一般采用一步刻蚀工艺对磁性隧道结,即:对记忆层,势垒层和参考层进行刻蚀。具体的方案可以采用反应离子刻蚀(RIE,Reactive IonEtching)或离子束刻蚀(IBE,Ion Beam Etching)的方法来实现,刻蚀带来的物理损伤,化学损伤以及由于刻蚀副产物的再次沉积造成的参考层和记忆 层之间的短路都是不可避免的问题,这将会影响MRAM器件的磁性和电学性能,不利于MRAM回路良率的提高。
发明内容
有鉴于现有技术的上述缺陷,本发明所要解决的技术问题是提供一种有利于MRAM回路良率的提高的制备磁性隧道结的方法。
为实现上述目的,本发明提供了一种制备磁性隧道结的方法,包括:在表面抛光的CMOS基底上,依次形成底电极、磁性隧道结多层膜和硬掩模膜层,其中磁性隧道结多层膜包括依次向上叠加的参考层、势垒层和记忆层;图形化定义磁性隧道结图案,并转移图案到磁性隧道结的顶部;沉积一层氧离子俘获层在硬掩模的周围,并覆盖磁性隧道结记忆层;氧离子注入到没有被硬掩模覆盖的磁性隧道结记忆层,并对其进行热退火;沉积一层电介质在在硬掩模的周围,并覆盖被氧化的记忆层;以沉积在硬掩模周围的电介质为掩模,对被氧化的记忆层、势垒层、参考层和底电极进行离子束刻蚀;采用电介质填充未被刻蚀硬掩模周围的空隙,并采用化学机械抛光磨平直到未被氧化的硬掩模顶部。
优选地,所述底电极包括种子层和导电层,种子层为Ta、TaN、W、WN、Ti或TiN等,种子层的厚度为0.5nm-5nm;导电层为Cu、CuN、Mo、W或者Ru等,导电层的厚度为5nm-30nm。
优选地,磁性隧道结多层膜的总厚度为15nm-40nm。
优选地,磁性隧道结多层膜是由参考层、势垒层和记忆层依次向上叠加的底部嵌固结构。
优选地,在磁性隧道记忆层中间单次或多次插入氧离子俘获层,氧离子俘获层的厚度小于0.3nm,氧离子俘获层的材料选自Mg、Zr、Y、Th、Ti、Al和Ba等。
优选地,硬掩模层的厚度为40nm-100nm。
优选地,氧离子俘获层选自Mg、Zr、Y、Th、Ti、Al和Ba等,氧离子俘获层的厚度为1nm~5nm。
优选地,在第四步骤中,采用离子注入机进行氧离子注入,调节氧离子的注入剂量和能量以使得没有被硬掩模覆盖的记忆层被注入足够多的氧原子,实现被氧化层隔绝的磁性隧道结记忆阵列结构单元。
优选地,在第四步骤中,氧气离子注入后的真空退火温度为250℃~400℃,退火时间为30秒到30分钟;以活化氧离子注入氧化层中的金属-氧键,并使得氧离子注入氧化层更加均匀致密,同时,修复在氧离子注入过程中产生的损伤或缺陷。
优选地,电介质为SiO、SiN、SiON、SiC、SiCN、Al2O3或者MgO中的一种。
优选地,第六步骤的离子束刻蚀的主要刻蚀气体为Ar、Kr或Xe。
优选地,第六步骤的离子束刻蚀采用发射光谱仪或者二次离子质谱的方法侦测刻蚀终点。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明,以充分地了解本发明的目的、特征和效果。
附图说明
图1示出了根据本发明的一种一次氧离子注入一次离子束刻蚀制备磁性隧道结的方法的流程图;
图2A示出了本发明的较佳实施例中,在表面抛光的CMOS基底上,依次形成底电极,磁性隧道结多层膜和硬掩模膜层之后的示意图;
图2B示出了本发明的较佳实施例中,在磁性隧道结记忆层中插入一层超薄离子氧离子俘获层之后的结构示意图
图3示出了本发明的较佳实施例中,图形化定义磁性隧道结图案,并转移图案到磁性隧道结的顶部之后的示意图;
图4示出了本发明的较佳实施例中,沉积一层氧离子俘获层在硬掩模的周围,并覆盖磁性隧道结记忆层之后的示意图;
图5示出了本发明的较佳实施例中,氧离子注入到没有被硬掩模覆盖的磁性隧道结记忆层,并对其进行热退火之后的结构示意图;
图6示出了本发明的较佳实施例中,以沉积在硬掩模周围的电介质为掩模,对被氧化的记忆层,势垒层,参考层和底电极进行离子束刻蚀之后的示意图;
图7示出了本发明的较佳实施例中,电介质填充未被刻蚀的硬掩模周围的空隙,并采用化学机械抛光磨平直到未被氧化的硬掩模顶部之后的示意图;
图8示出了本发明的较佳实施例中,采用电介质填充未被刻蚀的硬掩模周围的空隙,并采用化学机械抛光磨平直到未被氧化的硬掩模顶部之后的示意图。
附图标记说明:
100-表面抛光的CMOS衬底,110-底电极,120-磁性隧道结多层膜,121-参考层,122-势垒层,123-记忆层,1231-超薄氧离子俘获层,130-硬掩模层,140-沉积氧离子俘获层,150-氧离子注入氧化层(氧化的记忆层),160-沉积电介质,170-填充电介质层。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了解决上述问题,本发明的一种一次氧离子注入一次离子束刻蚀制备磁性隧道结的方法,采用氧离子注入的工艺对磁性隧道结记忆层进行氧化加工,紧接着, 采用离子束刻蚀的方法使被氧化了的记忆层,势垒层,参考层和底电极自对准硬掩模和记忆层并完成对磁性隧道结和底电极的制作。
图1示出了根据本发明的一种一次氧离子注入一次离子束刻蚀制备磁性隧道结的方法的流程图。
如图1所示,根据本发明的一种一次氧离子注入一次离子束刻蚀制备磁性隧道结的方法包括:
第一步骤S1:在表面抛光的CMOS基底100上,依次形成底电极110、磁性隧道结多层膜120和硬掩模膜层130,如图2A所示;
优选地,所述底电极110包括种子层和导电层,种子层为Ta、TaN、W、WN、Ti或TiN等,种子层的厚度为0.5nm-5nm;导电层为Cu、CuN、Mo、W或者Ru等,导电层的厚度为5nm-30nm。
作为优选,磁性隧道结多层膜120的总厚度为15nm-40nm,为由参考层121、势垒层122和记忆层123的依次向上叠加的底部嵌固(Bottom Pinned)结构。
进一步地,参考层121具有磁极化不变性,根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构有所不同。面内型(iSTT-MRAM)的参考层一般具有(IrMn或PtMn)/CoFe/Ru/CoFe结构,其优选总厚度为10-30nm;垂直型(pSTT-MRAM)的参考层一般具有TbCoFe或[Co/Pt]nCo/Ru/[CoPt]m超晶格多层膜结构,其优选总厚度为8-20nm。
进一步地,势垒层122为非磁性金属氧化物,优选MgO,MgZnO或Al2O3,其厚度为0.5nm-3nm。
进一步地,记忆层123具有可变磁极化,根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构又所不同。面内型iSTT-MRAM的记忆层一般为CoFe/CoFeB或CoFe/NiFe,其优选厚度为2nm-6nm,垂直型pSTT-MRAM记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta,W,Mo)/CoFeB,其优选厚度为0.8nm-2nm
更进一步地,为了获得更好的氧离子俘获性能,通常在磁性隧道记忆层123中间单次或多次插入超薄氧离子俘获层1231,如图2B所示,其厚度小于0.3nm,其材料选自Mg、Zr、Y、Th、Ti、Al和Ba等,更进一步,选择Mg作为氧离子俘获层材料,以期获与CoFe层有更好的晶格匹配度。
作为优选,硬掩模层150的厚度为40nm-100nm,沉积材料选自Ta,TaN,W或者WN等,以期在卤素族电浆中获得更好刻轮廓。
第二步骤S2:图形化定义磁性隧道结120图案,并转移图案到磁性隧道结120的顶部,如图3所示;
在此过程中,采用一次光刻一次刻蚀(LE,lithography-etching)或者两次光刻两次刻蚀(LELE,lithography-etching-lithography-etching)的方法完成对磁性隧道 结120的定义和掩模层130的反应离子刻蚀,并同时采用反应离子刻蚀工艺除去残留的聚合物,以使图案转移到磁性隧道结120的顶部。
第三步骤S3:沉积一层氧离子俘获层140在硬掩模130的周围,并覆盖磁性隧道结记忆层123如图4所示;
氧离子俘获层(OGL,oxygen getting layer)140选自Mg、Zr、Y、Th、Ti、Al和Ba等,其厚度为1nm~5nm;作为优选,选择Mg以期获与磁性层有更好的晶格匹配度。其沉积方法可以采用溅射或者原子束沉积的方法。
第四步骤S4:氧离子注入到没有被硬掩模130覆盖的磁性隧道结记忆层123,并对其进行热退火,如图5所示;
采用离子注入机进行氧离子注入,调节氧离子的注入剂量和能量以使得没有被硬掩模覆盖的记忆层完全被氧化。
在没有被掩模130覆盖的记忆层123区域,磁性金属与氧反应生成新的氧离子注入氧化层150,这样形成了被氧离子注入氧化层隔绝的磁性隧道结记忆阵列结构单元,同时,硬掩模层130的顶部也将会被氧化;
在真空环境中,氧离子注入后的磁性隧道结120记忆单元阵列进行250℃~400℃的高温热退火,以活化氧离子注入氧化层150中的金属-氧键,并使得氧离子注入氧化层150更加均匀致密,同时,修复在氧离子注入过程中产生的损伤或缺陷,其中,退火时间为30秒到30分钟。
第五步骤S5:沉沉积一层电介质160在在硬掩模130的周围,并覆盖被氧化的记忆层150,如图6所示;
作为优选,其中,电介质160为SiO、SiN、SiON、SiC、SiCN、Al2O3或者MgO中的一种。
第六步骤S6:以沉积在硬掩模130周围的电介质160为掩模,对被氧化的记忆层150、势垒层122、参考层121和底电极110进行离子束刻蚀,如图7所示;
第六步骤的离子束刻蚀的主要刻蚀气体为Ar、Kr或Xe等;同时,采用发射光谱仪或者二次离子质谱的方法侦测刻蚀终点。
第七步骤S7:采用电介质170填充未被刻蚀的硬掩模130周围的空隙,并采用化学机械抛光磨平直到未被氧化的硬掩模130顶部,如图8所示。
作为优选,在第七步骤中,电介质为SiO、SiN、SiON、SiC、SiCN、Al2O3或者MgO中的一种。
由此,本发明提供的一种一次氧离子注入一次离子束刻蚀制备磁性隧道结的方法,采用氧离子注入的工艺对磁性隧道结记忆层进行氧化加工,紧接着,采用离子束刻蚀的方法使被氧化的记忆层,势垒层,参考层和底电极自对准硬掩模和记忆层并完成对磁性隧道结和底电极的制作。由于采用氧离子注入的工艺,这样可以有效的避免刻蚀过程产生的物理或化学损伤,同时,由于采用自对准离子束刻蚀的工艺, 这样消除了由于刻蚀副产物再次沉积造成的记忆层和参考层之间的短路。
在工艺过程中,由于氧离子俘获介质的引入和后续的高温热退火,都非常有利于MRAM电学和磁学性能的改善;同时,由于离子注入良好的方向性,解决了采用刻蚀工艺的器件微型化问题,非常有利于MRAM电路得小型化。
上述说明示出并描述了本发明的优选实施例,如前所述,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述发明构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。
Claims (6)
1.一种通过一次氧离子注入一次离子束刻蚀制备磁性隧道结的方法,其特征在于包括:在表面抛光的CMOS基底上,依次形成底电极、磁性隧道结多层膜和硬掩模膜层,其中磁性隧道结多层膜是由参考层、势垒层和记忆层依次向上叠加的底部嵌固结构;图形化定义磁性隧道结图案,并转移图案到磁性隧道结的顶部;沉积一层氧离子俘获层在硬掩模的周围,并覆盖磁性隧道结记忆层,其中在磁性隧道记忆层中间单次或多次插入氧离子俘获层,氧离子俘获层的厚度小于0.3nm,氧离子俘获层的材料选自Mg、Zr、Y、Th、Ti、Al和Ba;氧离子注入到没有被硬掩模覆盖的磁性隧道结记忆层,并对其进行热退火,其中调节氧离子的注入剂量和能量以使得没有被硬掩模覆盖的记忆层被注入足够多的氧原子,实现被氧化层隔绝的磁性隧道结记忆阵列结构单元;沉积一层电介质在在硬掩模的周围,并覆盖被氧化的记忆层,其中电介质为SiO、SiN、SiON、SiC、SiCN、Al2O3或者MgO中的一种;以沉积在硬掩模周围的电介质为掩模,对被氧化的记忆层、势垒层、参考层和底电极进行离子束刻蚀;采用电介质填充未被刻蚀硬掩模周围的空隙,并采用化学机械抛光磨平直到未被氧化的硬掩模顶部。
2.如权利要求1所述的制备磁性隧道结的方法,其特征在于,所述底电极包括种子层和导电层,种子层为Ta、TaN、W、WN、Ti或TiN,种子层的厚度为0.5nm-5nm;导电层为Cu、CuN、Mo、W或者Ru,导电层的厚度为5nm-30nm;所述磁性隧道结多层膜的总厚度为15nm-40nm;所述掩模层的厚度为40nm-100nm。
3.如权利要求1所述的制备磁性隧道结的方法,其特征在于,图形化后硬掩模外的氧离子俘获层选自Mg、Zr、Y、Th、Ti、Al和Ba,氧离子俘获层的厚度为1nm~5nm。
4.如权利要求1所述的制备磁性隧道结的方法,其特征在于,氧气离子注入后的真空退火温度为250℃~400℃,退火时间为30秒到30分钟。
5.如权利要求1所述的制备磁性隧道结的方法,其特征在于,用硬掩模作保护,对被氧化后的记忆层、势垒层、参考层和底电极进行离子束刻蚀;离子束刻蚀的主要刻蚀气体为Ar、Kr或Xe;离子束刻蚀采用发射光谱仪或者二次离子质谱的方法侦测刻蚀终点。
6.如权利要求1所述的制备磁性隧道结的方法,其特征在于,采用电介质填充未被刻蚀硬掩模周围的空隙,并采用化学机械抛光磨平直到未被氧化的硬掩模顶部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611035734.9A CN108075037B (zh) | 2016-11-09 | 2016-11-09 | 一种制备磁性隧道结的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611035734.9A CN108075037B (zh) | 2016-11-09 | 2016-11-09 | 一种制备磁性隧道结的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108075037A CN108075037A (zh) | 2018-05-25 |
CN108075037B true CN108075037B (zh) | 2021-01-12 |
Family
ID=62161366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611035734.9A Active CN108075037B (zh) | 2016-11-09 | 2016-11-09 | 一种制备磁性隧道结的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108075037B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109698267B (zh) * | 2018-12-26 | 2022-09-27 | 中国科学院微电子研究所 | 一种自旋轨道转矩磁阻式随机存储器及其制造方法 |
CN110364425A (zh) * | 2019-07-26 | 2019-10-22 | 江苏鲁汶仪器有限公司 | Pzt图形化方法 |
CN112563412B (zh) * | 2019-09-25 | 2023-06-23 | 浙江驰拓科技有限公司 | 磁性隧道结刻蚀方法 |
CN111933791A (zh) * | 2020-09-07 | 2020-11-13 | 浙江驰拓科技有限公司 | 磁性随机存储器件及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9275713B2 (en) * | 2013-01-17 | 2016-03-01 | Yimin Guo | Magnetoresistive element and method of manufacturing the same |
US20150137286A1 (en) * | 2013-05-31 | 2015-05-21 | T3Memory, Inc. | Method to form mram by dual ion implantation |
KR102259870B1 (ko) * | 2014-07-30 | 2021-06-04 | 삼성전자주식회사 | 자기 메모리 장치 및 그의 형성방법 |
-
2016
- 2016-11-09 CN CN201611035734.9A patent/CN108075037B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108075037A (zh) | 2018-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9437811B2 (en) | Method for making a magnetic random access memory element with small dimension and high quality | |
CN108232009B (zh) | 一种制作磁性随机存储器的方法 | |
CN108242502B (zh) | 一种制备磁性隧道结的方法 | |
CN109994602B (zh) | 一种制备磁性随机存储器存储单元与逻辑单元的方法 | |
CN107623069B (zh) | 一种刻蚀磁性隧道结及其底电极的方法 | |
CN108232008B (zh) | 一种磁性随机存储器底电极接触及其制备方法 | |
CN108075037B (zh) | 一种制备磁性隧道结的方法 | |
US20160172585A1 (en) | An improved method to make of fabricating ic/mram using oxygen ion implantation | |
US20140295579A1 (en) | Method of patterning mtj stack | |
CN108063184A (zh) | 一种防止磁性随机存储器记忆层和参考层短路的制造方法 | |
CN107527994B (zh) | 一种磁性隧道结双层侧墙及其形成方法 | |
US11342496B2 (en) | Semiconductor memory structure with magnetic tunneling junction stack and method for forming the same | |
US20150137286A1 (en) | Method to form mram by dual ion implantation | |
CN108232000A (zh) | 一种制造超小型磁性随机存储记忆单元的方法 | |
US9054301B2 (en) | Method of making an integrated device using oxygen ion implantation | |
CN111613572A (zh) | 一种磁性随机存储器存储单元及其外围电路的制备方法 | |
CN111613719B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
CN109994600B (zh) | 一种磁性随机存储器的制作方法 | |
CN111490151B (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
CN111613571B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
CN110098321B (zh) | 一种制备磁性随机存储器导电硬掩模的方法 | |
US11114611B2 (en) | Method to make MRAM with small footprint | |
CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
CN110098320B (zh) | 一种刻蚀磁性隧道结导电硬掩模的方法 | |
US11329217B2 (en) | Method for manufacturing a magnetic random-access memory device using post pillar formation annealing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |