CN109994600B - 一种磁性随机存储器的制作方法 - Google Patents

Abstract

本发明提供了一种磁性随机存储器的制作方法，包括如下步骤：(1)在基底上沉积底电极金属层、磁性隧道结多层膜和硬掩模；(2)图形化并刻蚀硬掩模和磁性隧道结多层膜，以形成存储器记忆单元，然后沉积第一覆盖层覆盖磁性隧道结和剩余的硬掩模；(3)图形化并刻蚀形成底电极和假底电极，然后沉积第二覆盖层覆盖被刻蚀暴露的底电极和假底电极边缘；(4)沉积电介质并磨平，然后在存储区域制作位线通孔，在逻辑区域制作逻辑通孔。由于在图案化磁性隧道结之后，才对底电极进行图案化，将会避免先进行图案化带来的底电极顶部的表面不平整；由于多加了一道底电极掩模，可以随意调整底电极的大小，有效避免了底电极太小带来的铜损伤或刻蚀不足。

Description

一种磁性随机存储器的制作方法

技术领域

本发明涉及一种磁性随机存储器(MRAM，Magnetic Radom Access Memory)的制作方法，属于磁性随机存储器制造技术领域。

背景技术

近年来，采用磁性隧道结(MTJ，Magnetic Tunnel Junction)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有：磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。

在现在的MRAM制造工艺中，通常采用先对磁性隧道结底电极(BE，BottomElectrode)进行图案化，然后再对磁性隧道结(MTJ)单元进行图案化的工艺来进行MRAM的微加工，然而这种工艺通常会带来被图案化的底电极表面不平整，这将会造成纳米级别的磁性隧道结势垒层的不平整，非常不利于MRAM回路磁性，电性以及良率的提高。

现在，也有采用自对准的方式加工底电极，然而这种工艺很难达到避免CMOS铜通孔(VIA)的损伤和底电极之间电介质的有效被隔断之间的平衡；如果在磁性隧道结及其底电极的刻蚀过程中，工艺控制的不是很好，离子轰击(IonBombardment)将会把铜原子及其形成化合物溅射到磁性隧道结的侧壁和被刻蚀的低电介质常数(low-k)材料的表面，进而对整个MRAM器件造成污染。抑或，在磁性隧道结及其底电极过刻蚀过程中，刻蚀不是很充分，那么将会造成不同磁性隧道结(MTJ)单元之间的短路。

发明内容

为了解决上述技术问题，本发明提供了一种磁性随机存储器的制作方法：首先，在存储区域先进行磁性隧道结(MTJ)的制作；然后，再采用一道掩模，在存储区域进行磁性隧道结(MTJ)底电极(BE)的制作，在逻辑区域进行假底电极(Dummy-BE)的制作；最后，在存储区域和逻辑区域分别制作磁性隧道结位线通孔(BLV，Bit LineVia)和逻辑通孔(LV，LogicVia)。在存储区域，磁性隧道结底电极、磁性隧道结、磁性隧道结顶电极(TE，TopElectrode)和磁性隧道结位线通孔(BLV)和存储区域CMOS通孔对齐；在逻辑区域，假底电极、逻辑通孔和逻辑区域CMOS通孔对齐。具体技术方案如下：

一种磁性随机存储器的制作方法，包括如下步骤：

步骤一、提供表面抛光的带金属通孔的CMOS基底，并在基底上沉积底电极金属层、磁性隧道结多层膜和硬掩模，硬掩模同时作为顶电级膜层；

步骤二、图形化并刻蚀硬掩模和磁性隧道结多层膜，以形成存储器记忆单元，然后沉积第一覆盖层覆盖刻蚀形成的磁性隧道结和刻蚀剩余的硬掩模；

步骤三、图形化底电极图案，并刻蚀底电极金属层形成底电极和假底电极，然后沉淀第二覆盖层覆盖被刻蚀暴露的底电极和假底电极边缘；

步骤四、在第二覆盖层上沉积电介质，并采用平坦化工艺磨平电介质，然后在存储区域制作位线通孔，在逻辑区域制作逻辑通孔。

进一步地，底电极金属层选用Ta、TaN、Ti、TiN、W或WN。底电极金属层厚度范围为20nm～80nm，采用物理气象沉积形成底电极金属层。选择性地对沉积形成的底电极金属层进行表面平坦化处理。

进一步地，第一覆盖层的材料为SiC、SiN或者SiCN，采用化学气相沉积、原子层沉积或者离子束沉积方式形成第一覆盖层。

进一步地，采用含碳膜层、抗反射层和光刻胶的三层结构完成对存储区域的底电极和逻辑区域的假底电极的图案化。其中，含碳膜层作为此步骤的碳硬掩模。

进一步地，步骤三中，刻蚀工艺采用Cl₂、HBr、CF₄、SF₆或者NF₃作为主刻蚀步骤的主刻蚀气体。采用含氟气体作为过刻蚀步骤的主刻蚀气体。采用O₂或者O₃去除含碳膜层。

进一步地，第二覆盖层的材料为SiC、SiN或者SiCN，采用化学气相沉积、原子层沉积或者离子束沉积方式形成第二覆盖层。

本发明的有益效果：由于在图案化磁性隧道结之后，才对磁性隧道结底电极进行图案化，那么，将会避免先进行图案化带来的磁性隧道结底电极顶部的表面不平整，同时，还可以采用一道平坦化工艺在底电极金属层沉积之后对其表面进行处理，进一步提高表面平整度；由于多加了一道底电极掩模，这样就可以随意调整底电极的大小，有效避免了底电极太小带来的铜损伤或刻蚀不足；非常有利于磁性随机存储器磁性、电性和良率的提高。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明由更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1(a)是本发明一个较佳实施例中基底的示意图；

图1(b)是本发明一个较佳实施例中在基底上沉积底电极金属层的示意图；

图2是本发明一个较佳实施例中磁性隧道结和第一覆盖层的示意图；

图3(a)和图3(b)是本发明一个较佳实施例中刻蚀形成底电极和假底电极的示意图；

图4(a)至图4(c)是本发明一个较佳实施例中制作位线通孔和逻辑通孔的示意图；

附图标记说明：100-表面抛光的带金属通孔(V_x(x>＝1))的CMOS基底，101-CMOS电介质，102-CMOS电介质，1031-存储区域CMOS通孔金属扩散阻挡层，1032-逻辑区域CMOS通孔金属扩散阻挡层，1041-存储区域CMOS通孔金属，1042-逻辑区域CMOS通孔金属，201-磁性隧道结底电极金属层，202-磁性隧道结种子层，203-磁性隧道结多层膜，204-硬掩模(顶电极膜层)，205-第一磁性隧道结覆盖层，206-含碳膜层，207-抗反射层，208-光刻胶，301-第二磁性隧道结覆盖层，302-磁性隧道结电介质，3031-存储区域位线通孔，3032-逻辑区域逻辑通孔，3041-位线通孔金属扩散阻挡层，3042-逻辑通孔金属扩散阻挡层，3051-位线通孔金属，3052-逻辑通孔金属。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明包括但不只限于制备磁性随机存储器(MRAM)，也不限于任何工艺顺序或流程，只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似方法，其具体步骤如下：

步骤一：提供表面抛光的带金属通孔(V_x(x>＝1))的CMOS基底100，如图1(a)所示；并在基底100上沉积底电极金属，如图1(b)所示；再沉淀磁性隧道结多层膜203和硬掩模(顶电级膜层)204；其中，CMOS通孔的材料一般为Cu。底电极(BE)金属层201采用Ta、TaN、Ti、TiN、W或WN等材料，其厚度范围为20nm～80nm，一般采用物理气象沉积(PVD，PhysicalVapor Deposition)等方式实现；更进一步为，为了提高其表面平整度可以对其进行表面平坦化处理。

作为优选，在沉积磁性隧道结多层膜203之前，预先沉积一层种子层202；

其中，磁性隧道结(MTJ)多层膜203的总厚度为15nm～40nm，可以是由参考层、势垒层和记忆层的依次向上叠加的Bottom Pinned结构或者是由记忆层、势垒层和参考层的依次向上叠加的Top Pinned结构。

进一步地，参考层具有磁极化不变性，根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构有所不同。面内型(iSTT-MRAM)的参考层一般具有(IrMn或PtMn)/CoFe/Ru/CoFe/CoFeB结构，其优选总厚度为10～30nm；垂直型(pSTT-MRAM)的参考层一般具有TbCoFe或[Co/Pt]/Co/Ru/[CoPt]/CoFeB_m超晶格多层膜结构，通常下面需要一层种子层，例如Ta/Pt，其优选参考层总厚度为8～20nm。

进一步地，势垒层为非磁性金属氧化物，优选MgO或Al₂O₃，其厚度为0.5nm～3nm。

更进一步地，可以采用双层MgO的结构。

进一步地，记忆层具有可变磁极化，根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构又所不同。面内型iSTT-MRAM的记忆层一般为CoFe/CoFeB或CoFe/NiFe，其优选厚度为2nm～6nm，垂直型pSTT-MRAM记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta，W，Mo)/CoFeB，其优选厚度为0.8nm～2nm。

通常，在沉积磁性隧道结多层膜203之前，一般会沉积一层超薄种子层202，以获得更好的磁性隧道结多层膜203的生长。

硬掩模(顶电级膜层)204的厚度为20nm～100nm，选择Ta、TaN、W或WN等以期在卤素电浆中获得更好刻轮廓。

步骤二：图形化磁性隧道结图案，并对其进行刻蚀，并立即进行电介质覆盖，如图2所示；此步骤可以进一步分为如下步骤：

具体为：图形化定义磁性隧道结图案，并对硬掩模204和磁性隧道结多层膜203以及种子层202进行刻蚀，并保持一定过刻蚀，然后，沉积第一磁性隧道结覆盖层205。

在此过程中，采用一次光刻一次刻蚀(LE，lithography-etching)或者两次光刻两次刻蚀(LELE，lithography-etching-lithography-etching)的方法完成对磁性隧道结的定义和硬掩模204的反应离子刻蚀(RIE)，并同时采用反应离子刻蚀或湿法工艺除去残留的聚合物，以使图案转移到磁性隧道结的顶部。

采用反应离子刻蚀(RIE，Reactive Ion Etching)和/或者离子束刻蚀(IBE，IonBeam Etching)的方法完成对磁性隧道结(MTJ)刻蚀并维持一定过刻蚀；最终，在存储区域形成磁性隧道结(MTJ)阵列单元。

其中，IBE主要采用Ar、Kr或者Xe等作为离子源；RIE主要采用CH₃OH、CH₄/Ar，C₂H₅OH、CH₃OH/Ar或者CO/NH₃等作为主要刻蚀气体。

其中，第一磁性隧道结覆盖层205材料为SiC、SiN或者SiCN等，其形成方法可以采用化学气相沉积(CVD，Chemical Vapor Deposition)、原子层沉积(ALD，Atomic LayerDeposition)或者离子束沉积(IBD，Ion Beam Deposition)等方式实现。

步骤三，图形化底电极图案，并刻蚀底电极金属层形成底电极和假底电极，然后使第二覆盖层覆盖被刻蚀暴露底电极和假底电极边缘，如图3(a)和图3(b)所示；其中，采用含碳膜层206、抗反射层(ARC，Anti-Reflective Coating)207和光刻胶(PR，Photo Resist)208的三层结构完成对存储区域磁性隧道结底电极(BE)和逻辑区域假底电极(Dummy-BE)的图案化；刻蚀工艺可以采用Cl₂、HBr、CF₄、SF₆或者NF₃等作为主刻蚀步骤的主刻蚀气体，并采用含氟气体作为过刻蚀步骤的主要气体，以使不同磁性隧道结的底电极之间进行有效的隔断，然后用氧气(O₂或者O₃)烧掉含碳膜层206(碳硬掩模)。在此过程中，采用干法或湿法的清洗工艺去掉残留的聚合物。

最后，进行第二磁性隧道结覆盖层301的制作，其中，第二磁性隧道结覆盖层301材料为SiC、SiN或者SiCN等，其形成方法可以采用化学气相沉积(CVD，Chemical VaporDeposition)、原子层沉积(ALD，Atomic Layer Deposition)或者离子束沉积(IBD，IonBeam Deposition)等方式实现。

步骤四：在存储区域和逻辑区域，分别制作磁性隧道结位线通孔(BLV)和逻辑通孔(LV)，在此步骤中，采用镶嵌(Damascene)工艺实现。其步骤如下：

步骤4.1：在第二磁性隧道结覆盖层301上，沉积磁性隧道结电介质302，最后，采用平坦化工艺磨平磁性隧道结电介质302，如图4(a)所示；磁性隧道结电介质302为SiO₂、SiON或低介电常数(low-k)电介质等材料，其厚度为120nm～400nm。

其中，低介电常数(low-k)电介质是指介电常数(k)低于二氧化硅(k＝3.9)的材料，在具体实施时，low-k材料可以是含氢硅酸盐(Hydrogen Silsequioxane，HSQ，k＝2.8～3.0)，含有Si-CH₃官能基的含甲基硅酸盐类(Methylsilsesquioxane，MSQ，k＝2.5～2.7)，综合含氢硅酸盐类HSQ和含甲基硅酸盐类MSQ所合成的混合式有机硅氧烷聚合物(HybridOrganic Siloxane Polymer，HOSP)薄膜(k＝2.5)，多孔SiOCH薄膜(k＝2.3～2.7)，甚至可以采用超低介电常数(k<2.0)的多孔性硅酸盐(Porous Silicate)等有机类高分子化合物及介电常数(k)为1.9的多孔SiOCH薄膜。

步骤4.2：图形化定义并采用刻蚀工艺形成存储区域位线通孔(BLV)3031和逻辑区域逻辑通孔(LV)3032；在逻辑区域，使逻辑区域逻辑通孔3032连接到假底电极，在存储区域，使存储区域位线通孔3031连接到顶电极，通常，在刻蚀之后采用清洗工艺除去聚合物，如图4(b)所示。

步骤4.3：填充存储区域位线通孔金属3051、逻辑区域逻辑通孔金属3052，并采用化学机械抛光(CMP)将其磨平，如图4(c)所示；其中，通常在电镀(ECP，Electro ChemicalPlating)通孔金属铜之前，在存储区域位线通孔内事先沉积一层位线通孔金属扩散阻挡层3041和铜种子层，位线通孔金属扩散阻挡层3041选用Ti/TiN或Ta/TaN；同样的，在逻辑区域逻辑通孔内事先沉积一层逻辑通孔金属扩散阻挡层3042和铜种子层，逻辑通孔金属扩散阻挡层3042选用Ti/TiN或Ta/TaN。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (9)

1.一种磁性随机存储器的制作方法，其特征在于，包括如下步骤：

步骤一、提供表面抛光的带金属通孔的CMOS基底，并在所述基底上的存储区域和逻辑区域同时沉积底电极金属层、磁性隧道结多层膜和硬掩模；

步骤二、图形化并刻蚀所述硬掩模和所述磁性隧道结多层膜，以形成存储器记忆单元，然后沉积第一覆盖层覆盖刻蚀形成的磁性隧道结和刻蚀剩余的硬掩模；

步骤三、图形化底电极图案，并刻蚀所述底电极金属层，以形成底电极和假底电极，然后沉积第二覆盖层覆盖被刻蚀暴露的所述底电极和所述假底电极边缘，其中采用含碳膜层、抗反射层和光刻胶的三层结构完成对存储区域的所述底电极和逻辑区域的所述假底电极的图案化；

步骤四、在所述第二覆盖层上沉积电介质，并采用平坦化工艺磨平所述电介质，然后在存储区域制作位线通孔，在逻辑区域制作逻辑通孔，其步骤如下：

步骤4.1：在第二磁性隧道结覆盖层上，沉积磁性隧道结电介质，最后，采用平坦化工艺磨平磁性隧道结电介质；

步骤4.2：图形化定义并采用刻蚀工艺形成存储区域位线通孔和逻辑区域逻辑通孔；在逻辑区域，使逻辑区域逻辑通孔连接到假底电极，在存储区域，使存储区域位线通孔连接到顶电极；

步骤4.3：填充存储区域位线通孔金属、逻辑区域逻辑通孔金属，并采用化学机械抛光将其磨平。

2.根据权利要求1所述的一种磁性随机存储器的制作方法，其特征在于，所述底电极金属层选用Ta、TaN、Ti、TiN、W或WN。

3.根据权利要求1所述的一种磁性随机存储器的制作方法，其特征在于，所述底电极金属层厚度范围为20nm～80nm，采用物理气象沉积形成所述底电极金属层。

4.根据权利要求3所述的一种磁性随机存储器的制作方法，其特征在于，选择性地对所述底电极金属层进行表面平坦化处理。

5.根据权利要求1所述的一种磁性随机存储器的制作方法，其特征在于，所述第一覆盖层的材料为SiC、SiN或者SiCN，采用化学气相沉积、原子层沉积或者离子束沉积方式形成所述第一覆盖层。

6.根据权利要求1所述的一种磁性随机存储器的制作方法，其特征在于，步骤三中，刻蚀工艺采用Cl₂、HBr、CF₄、SF₆或者NF₃作为主刻蚀步骤的主刻蚀气体。

7.根据权利要求1所述的一种磁性随机存储器的制作方法，其特征在于，步骤三中，采用含氟气体作为过刻蚀步骤的主刻蚀气体。

8.根据权利要求5所述的一种磁性随机存储器的制作方法，其特征在于，采用O₂或者O₃去除所述含碳膜层。

9.根据权利要求1所述的一种磁性随机存储器的制作方法，其特征在于，所述第二覆盖层的材料为SiC、SiN或者SiCN，采用化学气相沉积、原子层沉积或者离子束沉积方式形成所述第二覆盖层。

Images