CN109713119A - 一种磁性随机存储器单元阵列及周边电路连线的制造方法 - Google Patents
一种磁性随机存储器单元阵列及周边电路连线的制造方法 Download PDFInfo
- Publication number
- CN109713119A CN109713119A CN201711007715.XA CN201711007715A CN109713119A CN 109713119 A CN109713119 A CN 109713119A CN 201711007715 A CN201711007715 A CN 201711007715A CN 109713119 A CN109713119 A CN 109713119A
- Authority
- CN
- China
- Prior art keywords
- tunnel junction
- magnetic tunnel
- hearth electrode
- hole
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 50
- 238000003860 storage Methods 0.000 claims abstract description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052802 copper Inorganic materials 0.000 claims abstract description 22
- 239000010949 copper Substances 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000005498 polishing Methods 0.000 claims abstract description 12
- 230000008021 deposition Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 40
- 238000001020 plasma etching Methods 0.000 claims description 10
- 238000010884 ion-beam technique Methods 0.000 claims description 9
- 238000001459 lithography Methods 0.000 claims description 9
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 8
- 230000005641 tunneling Effects 0.000 claims description 8
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 description 31
- 238000009792 diffusion process Methods 0.000 description 22
- 239000000463 material Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910019236 CoFeB Inorganic materials 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910003321 CoFe Inorganic materials 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000007737 ion beam deposition Methods 0.000 description 4
- 230000005415 magnetization Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- 150000004760 silicates Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018979 CoPt Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- QRJOYPHTNNOAOJ-UHFFFAOYSA-N copper gold Chemical compound [Cu].[Au] QRJOYPHTNNOAOJ-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005307 ferromagnetism Effects 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供了一种磁性随机存储器单元阵列及周边电路连线的制造方法，包括如下步骤：(1)提供表面抛光的带金属连线的CMOS基底，并在基底上制作底电极通孔，然后在底电极通孔中填充金属铜；(2)在底电极通孔上沉积底电极接触和磁性隧道结多层膜，并制作存储区域底电极接触和磁性隧道结记忆单元阵列；制作逻辑区域底电极接触和假磁性隧道结(dummy‑MTJ)单元；(3)在逻辑区域制作假磁性隧道结开口；(4)制作顶电极通孔和实现逻辑单元/存储单元相连接的铜金属连线。在磁性隧道结的下面增加了一层底电极接触，避免了CMOS后段铜通孔与制作磁性隧道结阵列中的刻蚀工艺直接接着，有利于器件电学性能和良率的提升。
Description
技术领域
本发明涉及一种磁性随机存储器(MRAM)单元阵列及周边电路连线的制造方法，属于磁性随机存储器(MRAM，Magnetic Radom Access Memory)制造技术领域。
背景技术
近年来，采用磁性隧道结(MTJ，Magnetic Tunnel Junction)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。
为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。
同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。
在现在的MRAM制造工艺中，在制作MTJ的时候，通常会选择和CMOS Via不对齐的方式，即：所谓的off-axis结构，这种和CMOS电路集成的方式，非常不利于MRAM电路的缩微化要求，非常不利于制作超小型磁性存储器要求。
最近，为了实现MRAM电路缩微化的要求，通常在表面抛光的CMOS通孔(VIAx(x>＝1))上直接制作MTJ单元，即：所谓的on-axis结构。在采用铜制程的CMOS电路中，所有通孔(VIA)和连线(M，Metal)所采用的材料都是金属铜。然而，由于MTJ结构单元的尺寸要比VIAx(x>＝1)顶部开口尺寸小，在刻蚀磁性隧道结及其底电极的时候，为了使MTJ单元之间完全隔断，必须进行过刻蚀，在过刻蚀中，没有被磁性隧道结及其底电极覆盖的铜VIAx(x>＝1)的区域将会被部分刻蚀，同时也会损伤其扩散阻挡层(Ta/TaN)，这样将会形成铜VIAx(x>＝1)到其外面的low-k电介质的扩散通道，Cu原子将会扩散到low-k电介质中，这势必会对磁性随机存储器的电学性能，比如：时间相关介质击穿(TDDB，Time Dependent DielectricBreakdown)和电子迁移率(EM，Electron Mobility)等，造成损伤。
另外，在磁性隧道结及其底电极过刻蚀过程中，由于离子轰击(IonBombardment)，将会把铜原子及其形成化合物溅射到磁性隧道结的侧壁和被刻蚀的low-k材料的表面，从而对整个MRAM器件造成污染。
发明内容
本发明的一种制作磁性随机存储器单元阵列及其周围电路的方法，提供在两层金属之间，进行磁性随机存储器件及其周围逻辑电路的制作工艺，和对准方式。在存储区域，采用在金属连线(Mx，Metalx(x>＝1)上，依次制作底电极通孔(BEV，Bottom ElectrodeVia)、底电极接触(BEC，Bottom Electrode Contact)、磁性隧道结结构单元(MTJ)和顶电极通孔(TEV，Top Electrode Via)；BEV、BEC、MTJ和TEV依次对齐；在逻辑电路区域，则采用顶电极通孔(TEV)和底电极接触(BEC)直接相连接的方式实现，BEV、BEC和TEV依次对齐；最后，在顶电极通孔(TEV)上制作一层金属连线(Mx+1，x>＝1)以实现磁性随机存储器逻辑区域和存储区域之间的连接。
本发明包括但不只限于制备磁性随机存储器(MRAM)，也不限于任何工艺顺序或流程，只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似方法，其具体步骤如下：
一种磁性随机存储器单元阵列及周边电路连线的制造方法，包括如下步骤：
步骤1：提供表面抛光的带金属连线的CMOS基底，并在基底上制作底电极通孔，然后在底电极通孔中填充金属铜；
步骤2：在底电极通孔上，沉积底电极接触金属和磁性隧道结多层膜，并在存储区域制作磁性隧道结记忆单元阵列；在逻辑区域底电极通孔上，制作逻辑区域底电极接触和假磁性隧道结(dummy-MTJ)单元；
步骤3：在逻辑区域制作假磁性隧道结开口；
步骤4：制作顶电极通孔和实现逻辑单元/存储单元相连接的铜金属连线。
进一步地，步骤2包括如下细分步骤：
步骤2.1：在磨平的底电极通孔上依次沉积底电极接触金属、磁性隧道结多层膜和顶硬掩模层；
步骤2.2：图形化定义磁性隧道结图案，并对顶硬掩模层、磁性隧道结多层膜和底电极接触金属进行刻蚀，在存储区域形成存储区域底电极接触和磁性隧道结记忆单元阵列，在逻辑区域形成逻辑区域底电极接触和假磁性隧道结单元；
步骤2.3：在刻蚀后的底电极接触金属、磁性隧道结多层膜和顶硬掩模层的周围填充磁性隧道结电介质层，磨平磁性隧道结电介质层直到顶硬掩模层的顶部。
更进一步地，底电极接触金属为Ta、TaN、Ti、TiN、W或WN，其厚度范围为20nm～80nm。
更进一步地，磁性隧道结电介质的材料选自SiC、SiN或SiCN。
进一步地，步骤3中，采用一次光刻一次刻蚀的方法完成对假磁性隧道结开口的定义和磁性隧道结电介质层的反应离子刻蚀。
进一步地，步骤3中，采用反应离子刻蚀和/或者离子束刻蚀的方法完成对假磁性隧道结的刻蚀，最终停止在底电极接触金属的顶部。离子束刻蚀主要采用Ar、Kr或者Xe作为离子源。反应离子刻蚀主要采用CH3OH、CH4/Ar、C2H5OH、CH3OH/Ar或者CO/NH3作为主要刻蚀气体。
进一步地，步骤3中，严格控制光刻和刻蚀工艺参数，以使得假磁性隧道结开口的尺寸比假磁性隧道结单元的尺寸小但比后续的顶电极通孔的尺寸大。
进一步地，步骤4中，采用两次单镶嵌或者单次双镶嵌工艺实现顶电极通孔和铜金属连线的制作。
本发明的有益效果：由于在磁性隧道结下面增加了一层底电极接触(BEC)，有效的隔断了CMOS后段铜和磁性隧道结阵列，有利于器件电学性能和良率的提升。同时，在制作MTJ单元和底电极接触的时候，采用了一次光刻和刻蚀工艺，这样降低了工艺的复杂程度和制作成本。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明由更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1(a)至图1(c)是制作底电极通孔填充的步骤示意图；
图2(a)至图2(c)是制作底电极接触的步骤示意图；
图3(a)至图3(b)是制作假磁性隧道结开口的步骤示意图；
图4(a)至图4(d)是采用两次单镶嵌工艺制作金属连线的步骤示意图；
图5是采用单次双镶嵌工艺制作金属连线的示意图；
附图标记说明：100-表面抛光的带金属连线(Mx(x>＝1)的CMOS基底，201-底电极通孔(BEV)扩散阻挡层，202-底电极通孔(BEV)电介质，2031-底电极通孔(BEV)(存储区域)，2032-底电极通孔(BEV)(逻辑区域)，2041-底电极通孔(BEV)填充扩散阻挡层(存储区域)，2041-底电极通孔(BEV)填充扩散阻挡层(逻辑区域)，2051-底电极通孔(BEV)填充(存储区域)，2052-底电极通孔(BEV)填充(逻辑区域)，301-底电极接触(BEC)金属层，302-包括种子层的磁性隧道结(MTJ)多层膜，303-顶硬掩模层，304-磁性隧道结电介质层，305-假磁性隧道结(Dummy-MTJ)开口刻蚀掩模，306-假磁性隧道结(Dummy-MTJ)开口，401-顶电极通孔(TEV)电介质，4021-顶电极通孔(TEV)(存储区域)，4022-顶电极通孔(TEV)(逻辑区域)，4031-顶电极通孔(TEV)填充扩散阻挡层(存储区域)，4032-顶电极通孔(TEV)填充扩散阻挡层(逻辑区域)，4041-顶电极通孔(TEV)填充(存储区域)，4042-顶电极通孔(TEV)填充(逻辑区域)，405-金属连线(Mx+1(x>＝1)刻蚀阻挡层，406-金属连线(Mx+1(x>＝1)电介质，4071-金属连线(Mx+1(x>＝1)扩散阻挡层(存储区域)，4072-金属连线(Mx+1(x>＝1)扩散阻挡层(逻辑区域)，4081-金属连线(Mx+1(x>＝1)(存储区域)，4082-金属连线(Mx+1(x>＝1)(逻辑区域)。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的一种制作磁性随机存储器单元阵列及其周围电路的方法，提供在两层金属之间，进行磁性随机存储器件及其周围逻辑电路的制作工艺，和对准方式。在存储区域，采用在金属连线(Mx，Metalx(x>＝1)上，依次制作底电极通孔(BEV，Bottom ElectrodeVia)、底电极接触(BEC，Bottom Electrode Contact)、磁性隧道结结构单元(MTJ)和顶电极通孔(TEV，Top Electrode Via)；BEV、BEC、MTJ和TEV依次对齐；在逻辑电路区域，则采用顶电极通孔(TEV)和底电极接触(BEC)直接相连接的方式实现，BEV、BEC和TEV依次对齐；最后，在顶电极通孔(TEV)上制作一层金属连线(Mx+1，x>＝1)以实现磁性随机存储器逻辑区域和存储区域之间的连接。由于在磁性隧道结下面，增加了一层底电极接触(BEC)，有效的隔断了CMOS后段铜和磁性隧道结阵列，有利于器件电学性能和良率的提升。由于，在制作MTJ单元和底电极接触的时候，采用了一次光刻和刻蚀工艺，这样降低了工艺的复杂程度和制作成本。本发明包括但不只限于制备磁性随机存储器(MRAM)，也不限于任何工艺顺序或流程，只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似方法，其具体步骤如下：
步骤1：提供表面抛光的带金属连线(Mx(x>＝1)的CMOS基底100，并在其上制作底电极通孔(BEV，Bottom Electrode Via)203，然后，采用标准的单镶嵌(SD，SingleDamascene)工艺进行金属铜的填充。
更进一步地，步骤1可以分为如下的形成步骤：
步骤1.1：沉积扩散阻挡层201和底电极通孔电介质202，如图1(a)所示，其中，扩散阻挡层201既可以作为阻挡金属连线(Mx)中铜向底电极通孔电介质202的扩散保护层，又可以做为BEV刻蚀的刻蚀阻挡层，其厚度为10nm～50nm，形成材料可以为SiN、SiC或SiCN等；底电极通孔电介质202的厚度为60nm～150nm，形成材料可以为SiO2、SiON或low-k等。
其中，低介电常数(low-k)介电质是指介电常数(k)低于二氧化硅(k＝3.9)的材料，在具体实施时，low-k材料可以是含氢硅酸盐(Hydrogen Silsequioxane，HSQ，k＝2.8～3.0)，含有Si-CH3官能基的含甲基硅酸盐类(Methylsilsesquioxane，MSQ，k＝2.5～2.7)，综合含氢硅酸盐类HSQ和含甲基硅酸盐类MSQ所合成的混合式有机硅氧烷聚合物(HybridOrganic Siloxane Polymer，HOSP)薄膜(k＝2.5)，多孔SiOCH薄膜(k＝2.3～2.7)，甚至可以采用超低介电常数(k<2.0)的多孔性硅酸盐(Porous Silicate)等有机类高分子化合物及介电常数(k)为1.9的多孔SiOCH薄膜。
步骤1.2：在存储区域和逻辑区域同时图形化定义底电极通孔(BEV)2031与底电极通孔2032图案，刻蚀形成底电极通孔(BEV)2031与底电极通孔2032，如图1(b)所示。在刻蚀之后，一般采用干法工艺和/或湿法清洗工艺除去残留的聚合物。
步骤1.3：填充金属铜到底电极通孔(BEV)2031、底电极通孔2032里面，并采用化学机械抛光(CMP，Chemical Mechanical Planarization)磨平，形成底电极通孔填充2051、底电极通孔填充2052，如图1(c)所示。其中，通常在电镀铜之前，都会事先沉积一层Ti/TiN或Ta/TaN扩散阻挡层2041、扩散阻挡层2042和铜种子层。
步骤2：在底电极通孔上沉积底电极接触和磁性隧道结多层膜，并在存储区域制作磁性隧道结(MTJ)单元阵列及其下面的底电极接触(BEC)；在逻辑区域制作假磁性隧道结(Dummy-MTJ)以及下面的底电极接触(BEC)。
更进一步地，步骤2可以分为如下的形成步骤：
步骤2.1：在磨平的底电极通孔(BEV)上，依次沉积底电极接触(BEC)金属层301、磁性隧道结多层膜302和顶硬掩模层303，如图2(a)所示。
其中，沉积底电极接触(BEC)金属层301为Ta、TaN、Ti、TiN、W或WN等，其厚度范围为20nm～80nm，可以采用化学气相沉积(CVD，Chemical Vapor Deposition)、物理气相沉积(PVD，Physical Vapor Deposition)、原子层沉积(ALD，Atomic Layer Deposition)或离子束沉积(IBD，Ion Beam Deposition)等方式实现。
磁性隧道结(MTJ)多层膜302的总厚度为15nm～40nm，可以是由参考层、势垒层和记忆层的依次向上叠加的Bottom Pinned结构或者是由记忆层、势垒层和参考层的依次向上叠加的Top Pinned结构。
进一步地，参考层具有磁极化不变性，根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构有所不同。面内型(iSTT-MRAM)的参考层一般具有(IrMn或PtMn)/CoFe/Ru/CoFe/CoFeB结构，其优选总厚度为10～30nm；垂直型(pSTT-MRAM)的参考层一般具有TbCoFe或[Co/Pt]/Co/Ru/[CoPt]/CoFeBm超晶格多层膜结构，通常下面需要一层种子层，例如Ta/Pt，其优选参考层总厚度为8～20nm。
进一步地，势垒层为非磁性金属氧化物，优选MgO或Al2O3，其厚度为0.5nm～3nm。
更进一步地，可以采用双层MgO的结构。
进一步地，记忆层具有可变磁极化，根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构又所不同。面内型iSTT-MRAM的记忆层一般为CoFe/CoFeB或CoFe/NiFe，其优选厚度为2nm～6nm，垂直型pSTT-MRAM记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta，W，Mo)/CoFeB，其优选厚度为0.8nm～2nm。
顶硬掩模层303的厚度为20nm～100nm，选择Ta、TaN、W或WN等以期在卤素电浆中获得更好刻轮廓。
步骤2.2：图形化定义磁性隧道结图案，并对顶硬掩模层303、磁性隧道结多层膜302和底电极接触金属层301进行刻蚀，如图2(b)所示。
在此过程中，采用一次光刻一次刻蚀(LE，lithography-etching)或者两次光刻两次刻蚀(LELE，lithography-etching-lithography-etching)的方法完成对磁性隧道结的定义和顶硬掩模层303的反应离子(RIE)刻蚀，并同时采用RIE或湿法工艺除去残留的聚合物，以使图案转移到磁性隧道结的顶部。
采用反应离子刻蚀(RIE，Reactive Ion Etching)和/或者离子束刻蚀(IBE，IonBeam Etching)的方法完成对磁性隧道结(MTJ)和底电极接触(BEC)的刻蚀；最终，在存储区域形成磁性隧道结(MTJ)阵列单元及其下面的底电极接触(BEC)，在逻辑电路区域，形成假磁性隧道结单元(Dummy-MTJ)单元及其下面的底电极接触(BEC)。
严格控制光刻和刻蚀工艺参数，以使得假磁性隧道结单元(Dummy-MTJ)单元及其下面的底电极接触(BEC)的尺寸要比后续的假磁性隧道结单元(Dummy-MTJ)开口306和顶电极通孔4022大得多。
其中，IBE主要采用Ar、Kr或者Xe等作为离子源；RIE主要采用CH3OH、CH4/Ar，C2H5OH、CH3OH/Ar或者CO/NH3等作为主要刻蚀气体。
步骤2.3：填充磁性隧道结电介质层304，在底电极接触(BEC)金属层301、磁性隧道结多层膜302和顶硬掩模层303的周围，化学机械抛光(CMP)磨平磁性隧道结电介质层304直到顶硬掩模层303顶部，如图2(c)所示。其中，磁性隧道结电介质层304的材料为SiC、SiN或者SiCN等，其形成方法可以采用化学气相沉积(CVD，Chemical Vapor Deposition)，原子层沉积(ALD，Atomic Layer Deposition)或者离子束沉积(IBD，Ion Beam Deposition)等方式实现。
步骤3：在逻辑区域，制作假磁性隧道结(Dummy-MTJ)开口306，如图3(a)至图3(b)所示。在此过程中，采用一次光刻一次刻蚀(LE，lithography-etching)的方法完成对假磁性隧道结(Dummy-MTJ)开口306的定义和其刻蚀掩模305和磁性隧道结电介质层304的反应离子(RIE)刻蚀，并同时采用RIE工艺除去残留的聚合物，以使图案转移到假磁性隧道结的顶部。
采用反应离子刻蚀(RIE，Reactive Ion Etching)和/或者离子束刻蚀(IBE，IonBeam Etching)的方法完成对假磁性隧道结(MTJ)的刻蚀；最终，停止在底电极接触(BEC)金属层301的顶部。
其中，IBE主要采用Ar、Kr或者Xe等作为离子源；RIE主要采用CH3OH、CH4/Ar、C2H5OH、CH3OH/Ar或者CO/NH3等作为主要刻蚀气体。
严格控制光刻和刻蚀工艺参数，以使得对假磁性隧道结(Dummy-MTJ)开口306尺寸要比对假磁性隧道结(Dummy-MTJ)的尺寸小得多以及比后续的顶电极通孔(TEV)大。
步骤4：制作顶电极通孔(TEV，Top Electrode Via)和实现逻辑单元/存储单元相连接的铜金属连线(Mx+1)。在此步骤中，可以采用两次单镶嵌(SD，Single Damascene)或者单次双镶嵌(DD，Dual Damascene)工艺实现。
实施案例一：两次单镶嵌(SD，Single Damascene)工艺，其步骤如下：
步骤4.1.1：在磁性隧道结电介质层304上，沉积顶电极通孔电介质401并对假磁性隧道结(Dummy-MTJ)开口306进行填充，最后，采用平坦化工艺磨平顶电极通孔(TEV)电介质401，如图4(a)所示；顶电极通孔(TEV)电介质401为SiO2、SiON或low-k等材料，其厚度为120nm～400nm。
步骤4.1.2：图形化定义并采用刻蚀工艺形成顶电极通孔(TEV)4021与顶电极通孔4022。在逻辑区域，使之连接到底电极接触金属层301，严格控制工艺参数，使顶电极通孔(TEV)4022和假磁性隧道结(Dummy-MTJ)开口306侧壁保持足够的距离；在存储区域，使之连接到顶硬掩模层303，通常，在刻蚀之后采用清洗工艺除去聚合物，如图4(b)所示；
严格控制光刻和刻蚀工艺参数，在逻辑区域，以使得顶电极通孔(TEV)4022要比假磁性隧道结(Dummy-MTJ)开口306尺寸和假磁性隧道结(Dummy-MTJ)的尺寸小得多。
步骤4.1.3：填充金属形成顶电极通孔填充4041、顶电极通孔填充4042，并采用化学机械抛光(CMP)将其磨平，如图4(c)所示；其中，通常在电镀(ECP，Electro ChemicalPlating)铜之前，都会事先沉积一层Ti/TiN或Ta/TaN扩散阻挡层4031、扩散阻挡层4032和铜种子层。
步骤4.1.4：沉积金属连线(Mx+1)电介质406，图形化定义并刻蚀形成连接逻辑区域和存储区域的金属连线槽，电镀铜到连线槽里面，并采用化学机械抛光磨平，以形成连接逻辑区域和存储区域的金属连线(Mx+1)4081、金属连线4082，如图4(d)所示。其中，金属连线(Mx+1)电介质406的厚度为50nm～300nm，其材料为SiO2、SiON或low-k等，通常在沉积之前，都会沉积一层厚度为几十纳米的刻蚀阻挡层405，其材料为SiN、SiC或SiCN等；在电镀铜之前，都会事先沉积一层Ti/TiN或Ta/TaN扩散阻挡层4071、扩散阻挡层4072和铜种子层。
实施案例二：单次双镶嵌(DD，Dual Damascene)工艺，如图5所示；其步骤如下：
步骤4.2.1：在磁性隧道结电介质层304上，沉积顶电极通孔电介质401并对假磁性隧道结(Dummy-MTJ)开口306进行填充，然后，采用平坦化工艺磨平顶电极通孔(TEV)电介质401；顶电极通孔(TEV)电介质401为SiO2、SiON或low-k等材料，其厚度为120nm～400nm；最后，沉积金属连线(Mx+1)电介质406的厚度为50nm～300nm，其材料为SiO2、SiON或low-k等，通常在沉积之前，都会沉积一层厚度为几十纳米的刻蚀阻挡层405，其材料为SiN、SiC或SiCN等；
步骤4.2.2：图形化定义并采用刻蚀工艺形成顶电极通孔(TEV)和连接逻辑区域和存储区域的金属连线槽，在逻辑区域，使金属连线4082连接到底电极接触金属层301，在存储区域，使金属连线4081连接到顶硬掩模层303，通常，在刻蚀之后采用清洗工艺除去聚合物；
严格控制光刻和刻蚀工艺参数，在逻辑区域，以使得顶电极通孔(TEV)4022要比假磁性隧道结(Dummy-MTJ)开口306尺寸和假磁性隧道结(Dummy-MTJ)的尺寸小得多以。
步骤4.2.3：填充金属形成顶电极通孔填充4041、顶电极通孔填充4042和金属连线(Mx+1)4081、金属连线4082，并采用化学机械抛光磨平；其中，通常在电镀铜之前，都会事先沉积一层Ti/TiN或Ta/TaN扩散阻挡层4031、扩散阻挡层4032、扩散阻挡层4071、扩散阻挡层4072和铜种子层。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。
Claims (10)
1.一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，包括如下步骤：
步骤1：提供表面抛光的带金属连线的CMOS基底，并在所述基底上制作底电极通孔，然后在所述底电极通孔中填充金属铜；
步骤2：在所述底电极通孔上，沉积底电极接触金属和磁性隧道结多层膜,并在存储区域制作磁性隧道结记忆单元阵列；在逻辑区域的所述底电极通孔上制作逻辑区域底电极接触和假磁性隧道结单元；
步骤3：在逻辑区域制作假磁性隧道结开口；
步骤4：制作顶电极通孔和实现逻辑单元/存储单元相连接的铜金属连线。
2.根据权利要求1所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，步骤2包括如下细分步骤：
步骤2.1：在磨平的所述底电极通孔上依次沉积底电极接触金属、所述磁性隧道结多层膜和顶硬掩模层；
步骤2.2：图形化定义磁性隧道结图案，并对所述顶硬掩模层、所述磁性隧道结多层膜和所述底电极接触金属进行刻蚀，在存储区域形成存储区域底电极接触和所述磁性隧道结记忆单元阵列，在逻辑区域形成所述逻辑区域底电极接触和所述假磁性隧道结单元；
步骤2.3：在刻蚀后的所述底电极接触金属、所述磁性隧道结多层膜和所述顶硬掩模层的周围填充磁性隧道结电介质层，磨平所述磁性隧道结电介质层直到所述顶硬掩模层的顶部。
3.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，所述底电极接触金属为Ta、TaN、Ti、TiN、W或WN，其厚度范围为20nm～80nm。
4.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，所述磁性隧道结电介质的材料选自SiC、SiN或SiCN。
5.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，步骤3中，采用一次光刻一次刻蚀的方法完成对所述假磁性隧道结开口的定义和所述磁性隧道结电介质层的反应离子刻蚀。
6.根据权利要求5所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，步骤3中，采用反应离子刻蚀和/或者离子束刻蚀的方法完成对假磁性隧道结的刻蚀，最终停止在所述底电极接触金属的顶部。
7.根据权利要求6所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，所述离子束刻蚀主要采用Ar、Kr或者Xe作为离子源。
8.根据权利要求6所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，所述反应离子刻蚀主要采用CH3OH、CH4/Ar、C2H5OH、CH3OH/Ar或者CO/NH3作为主要刻蚀气体。
9.根据权利要求1所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，步骤3中，严格控制光刻和刻蚀工艺参数，以使得所述假磁性隧道结开口的尺寸比所述假磁性隧道结单元的尺寸小但比后续的顶电极通孔的尺寸大。
10.根据权利要求1所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，步骤4中，采用两次单镶嵌或者单次双镶嵌工艺实现所述顶电极通孔和所述铜金属连线的制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711007715.XA CN109713119A (zh) | 2017-10-25 | 2017-10-25 | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711007715.XA CN109713119A (zh) | 2017-10-25 | 2017-10-25 | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109713119A true CN109713119A (zh) | 2019-05-03 |
Family
ID=66252989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711007715.XA Pending CN109713119A (zh) | 2017-10-25 | 2017-10-25 | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109713119A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112288A (zh) * | 2019-06-14 | 2019-08-09 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结单元阵列的方法 |
| CN112186096A (zh) * | 2019-07-01 | 2021-01-05 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器及其制备方法 |
| CN116723704A (zh) * | 2023-08-09 | 2023-09-08 | 苏州凌存科技有限公司 | 一种磁性随机储存器及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1774816A (zh) * | 2003-04-16 | 2006-05-17 | 飞思卡尔半导体公司 | 磁电阻式随机存取存储器件结构及其制造方法 |
| US20160133828A1 (en) * | 2014-11-07 | 2016-05-12 | Qualcomm Incorporated | Embedded magnetoresistive random access memory (mram) integration with top contacts |
| US20160163970A1 (en) * | 2014-12-05 | 2016-06-09 | Shanghai CiYu Information Technologies Co., LTD | Method for makinga magnetic random access memory element with small dimension and high qulity |
| CN107017338A (zh) * | 2015-12-31 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体结构和其形成方法 |
-
2017
- 2017-10-25 CN CN201711007715.XA patent/CN109713119A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1774816A (zh) * | 2003-04-16 | 2006-05-17 | 飞思卡尔半导体公司 | 磁电阻式随机存取存储器件结构及其制造方法 |
| US20160133828A1 (en) * | 2014-11-07 | 2016-05-12 | Qualcomm Incorporated | Embedded magnetoresistive random access memory (mram) integration with top contacts |
| US20160163970A1 (en) * | 2014-12-05 | 2016-06-09 | Shanghai CiYu Information Technologies Co., LTD | Method for makinga magnetic random access memory element with small dimension and high qulity |
| CN107017338A (zh) * | 2015-12-31 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体结构和其形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112288A (zh) * | 2019-06-14 | 2019-08-09 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结单元阵列的方法 |
| CN112186096A (zh) * | 2019-07-01 | 2021-01-05 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器及其制备方法 |
| CN112186096B (zh) * | 2019-07-01 | 2023-03-21 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器及其制备方法 |
| CN116723704A (zh) * | 2023-08-09 | 2023-09-08 | 苏州凌存科技有限公司 | 一种磁性随机储存器及制备方法 |
| CN116723704B (zh) * | 2023-08-09 | 2023-10-17 | 苏州凌存科技有限公司 | 一种磁性随机储存器及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108232009B (zh) | 一种制作磁性随机存储器的方法 | |
| CN106549102A (zh) | 磁阻式随机存取存储器单元及其制造方法 | |
| WO2016200510A1 (en) | De-integrated trench formation for advanced mram integration | |
| CN109994602B (zh) | 一种制备磁性随机存储器存储单元与逻辑单元的方法 | |
| CN109713006B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
| CN112234139B (zh) | 磁阻式随机存取存储器及其制作方法 | |
| CN108232008B (zh) | 一种磁性随机存储器底电极接触及其制备方法 | |
| CN109713121B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
| CN109545744B (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| CN109545745A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| CN109545957A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| CN109545958A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| CN109087996A (zh) | 一种制作磁性随机存储器顶电极沟槽的方法 | |
| CN109713119A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| CN109713120A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| JP2024518876A (ja) | 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ） | |
| CN109994600B (zh) | 一种磁性随机存储器的制作方法 | |
| CN108735895B (zh) | 磁性随机存储器底电极接触及其形成方法 | |
| CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
| CN111613571B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
| CN108232010A (zh) | 一种气体团簇离子束平坦化磁性隧道结底电极的方法 | |
| CN109994601A (zh) | 一种制作磁性随机存储器电路连接的方法 | |
| CN108735893B (zh) | 一种磁性随机存储器底电极接触及其形成方法 | |
| CN109994476B (zh) | 一种制备磁性随机存储器阵列单元的方法 | |
| CN111816224B (zh) | 一种磁性隧道结存储阵列单元及其外围电路的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190503 |
|
| RJ01 | Rejection of invention patent application after publication |