CN1774816A - 磁电阻式随机存取存储器件结构及其制造方法 - Google Patents

磁电阻式随机存取存储器件结构及其制造方法 Download PDF

Info

Publication number
CN1774816A
CN1774816A CNA2004800100004A CN200480010000A CN1774816A CN 1774816 A CN1774816 A CN 1774816A CN A2004800100004 A CNA2004800100004 A CN A2004800100004A CN 200480010000 A CN200480010000 A CN 200480010000A CN 1774816 A CN1774816 A CN 1774816A
Authority
CN
China
Prior art keywords
parts
magnetic tunnel
junction components
layer
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800100004A
Other languages
English (en)
Other versions
CN100449788C (zh
Inventor
格雷格里·格里恩柯维奇
马克·德赫雷拉
马克·A·德尔拉姆
克拉伦斯·J·特雷希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1774816A publication Critical patent/CN1774816A/zh
Application granted granted Critical
Publication of CN100449788C publication Critical patent/CN100449788C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种MRAM器件结构(10)的制造方法包括提供衬底(12)，在所述衬底上形成第一晶体管(14)和第二晶体管(14)。形成与第一晶体管(14)电接触的有效磁隧道结元器件(60)。形成与第二晶体管(14)电接触的至少一部分假磁隧道结元器件(58)。将第一电介质层(62)淀积在至少一部分假磁隧道结元器件和有效磁隧道结元器件上。对第一电介质层进行蚀刻，从而同时形成至少一部分假磁隧道结元器件(58)的第一通路(64)，和有效磁隧道结元器件(60)的第二通路(66)。淀积导电互连层(68)，以便使所述导电互连层从至少一部分假磁隧道结元器件(58)延伸到所述有效存储元件(64)。

Description

磁电阻式随机存取存储器件结构及其制造方法
技术领域
本发明通常涉及磁电子器件，更具体地说，是涉及采用假磁隧道结元器件的磁电阻式随机存取存储器件结构的制造方法，以及采用假磁隧道结元器件的磁电阻式随机存取存储器件的结构。
背景技术
磁电子器件、自旋电子器件和自旋式器件，是利用由电子自旋显著产生的效应的器件的同义词。磁电效应用于许多信息设备中，并提供非易失性、可靠、防辐射和高密度的数据存储和恢复性能。磁电阻式随机存取存储(MRAM)器件是公知的磁电信息器件。
一类MRAM器件是由多个被称作磁隧道结(MTJ)元件的存储元件阵列和多个一般被称作位线和数字线的编程线组成的，每个编程线用来产生给MTJ元件编程序的磁场部分。阵列中的MTJ元件通过互连叠层一般与晶体管(一般为N-通路场效应晶体管(FET))发生电耦合。互连叠层是利用采用许多通路和金属层的标准CMOS工艺形成的，互连叠层的形成需要许多掩模和蚀刻步骤。通路和金属层的数目根据与在同一芯片上制造的与存储器相关的具体器件的不同而不同。与互连叠层偶连的MTJ元器件的形成以及该元件与MRAM器件的连接的形成，也采用许多掩模和蚀刻步骤。每个掩模和蚀刻步骤都增大了生产MRAM器件所需的成本和时间。因此，甚至取消一个这样的步骤都能够节省制造成本和时间。
据此，期望提供改进的、用于制造MRAM器件的方法。此外，期望提供采用较少处理步骤的MRAM器件的制造方法。而且，期望提供用采用较少处理步骤的方法制造的MRAM器件。而且，本发明的其它所需特性和特征，从下面结合附图和此发明背景对本发明及所附权利要求书的详细描述中，将变得显而易见。
附图说明
随后将结合以下附图来描述本发明，其中相同的附图标记表示相同的元件，并且
图1-6用截面图示意性表示出按照本发明一个示范性实施例的磁电阻式随机存取存储器件结构的制造方法；
图7用截面图示意性表示出按照本发明另一个示范性实施例的磁电阻式随机存取存储器件结构；
图8用截面图示意性表示出按照本发明再一个示范性实施例的磁电阻式随机存取存储器件结构；
图9用截面图示意性表示出按照本发明又一个示范性实施例的磁电阻式随机存取存储器件结构；
图10用截面图示意性表示出按照本发明再一个示范性实施例的磁电阻式随机存取存储器件结构；
图11用截面图示意性表示出按照本发明另一个示范性实施例的磁电阻式随机存取存储器件的一部分阵列。
具体实施方式
本发明的以下详细描述实际上仅仅是为了举例说明，并无意限定本发明或本发明的应用和用途。而且，也无意用本发明上述背景或本发明下述详细描述中提到的任何理论来加以界定。
现在翻到附图，图1-6表示出按照本发明一个示范性实施例的MRAM器件的制造方法，该方法在制造过程中采用假磁隧道结元器件，以减少处理步骤。
图1是MRAM器件的部分制造阵列的截面10的剖面图。该方法是通过提供具有多个晶体管14(例如开关晶体管和/或隔离晶体管)的半导体衬底12(例如硅衬底)而开始的。其它电路元件例如输入/输出电路、数据/地址解码器和比较器都可包含在MRAM器件中；然而，为了简便起见，这些元件从附图中省略掉了。
按照标准和公知的CMOS工艺，通路和金属层的第一互连叠层16和第二互连叠层18在衬底12上以线和叠层的形式形成，且一般在一种或多种电介质材料20的内部，以便为集成电路和包括截面10的存储器件阵列提供互连。正如本文所用的，术语“层”是指一层或亚层组合或多个亚层。互连叠层16和18是通过以公知的方式提供电介质层、掩模和蚀刻以及金属淀积而形成的。还是按照标准和公知的工艺，在晶体管14的源极端子和漏极端子上包括第一通路的金属被称作接触层22(CNT)。形成互连第一层的金属层被称作第一金属层24(M1)。在M124上形成的通路被称作第一通路层26(通路1)，下一个金属层是第二金属层28(M2)，随后依次是第二通路层30(通路2)、第三金属层32(M3)，如果需要的话，还有或多或少的附加通路层和金属层，以便为具体的器件和应用提供所需的互连。虽然互连叠层16和18是用两个通路层和三个金属层表示出的，但是应该理解，互连叠层16和18可以具有一个或任何适当数目的通路层及金属层。随后将讨论的互连叠层16和18的最后金属层，盖在被标为B通路的通路层34上。
参照图2，被标为MDL的另一金属层38然后利用金属镶嵌工艺进行淀积。电介质材料层36在界面10上形成。电介质材料层36可包括任何适宜的电介质材料例如二氧化硅(SiO2)。电介质材料层36按照标准和公知的半导体工艺进行适当构图和蚀刻。淀积MDL38并利用任何适当的技术例如化学机械剖光(CMP)除去多余的金属材料。MDL38包括将要与随后形成的磁隧道结(MTJ)元件相联的数字线40(以下更详细地描述)。数字线40垂直于图2延伸。MDL38和数字线40可包括任何适宜的导电材料例如铝(Al)、铝合金、铜(Cu)及铜合金。
在本发明的一个优选实施例中，材料的覆盖和/或阻挡层42可以在淀积MDL38之前进行淀积。覆盖层用来会聚在电流施加到数字线40上时产生的磁通量。阻挡层用来改善MDL38的粘附性并用作防止MDL38和覆盖层材料扩散的壁垒。在本发明的一个更优选实施例中，首先淀积阻挡层，随后淀积覆盖层，然后在淀积MDL38之前淀积第二阻挡层。阻挡层可包括钽(Ta)、氮化钽(TaN)或任何其它适宜的材料。覆盖材料可包括镍-铁合金或具有高渗透性的其它类似材料。
在本发明的一个替换型实施例中，应该意识到，不是采用金属镶嵌工艺，而是利用减除工艺来形成MDL38，在减除工艺过程中，金属层淀积在界面10上，然后进行构图和蚀刻，从而形成MDL38(包括数字线40)。电介质材料层36淀积在电介质材料20和MDL38上，然后利用合适的技术例如CMP被平面化。
在形成MDL38之后，电介质材料层44在电介质材料层36、MDL38和数字线40上形成。电介质材料层44然后利用标准的掩模和蚀刻技术进行适当构图和蚀刻，从而在第一互连叠层16上形成第一通路(例如顶部通路46或T-通路)，在第二互连叠层18上形成第二通路(例如存储通路48或M-通路)。在本发明的一个优选实施例中，同时蚀刻T-通路46和M-通路48，尽管应该理解，通路可能在单独的掩模和蚀刻工艺中进行蚀刻。
现在参照图3，第一导电层50、存储元件层52和第二导电层54淀积在电介质材料44上并位于T-通路46和M-通路48的内部。第一导电层50包括形成随后将要形成的MTJ元器件的较低电接触的非磁导体，并且淀积厚度为约100至约4000埃。第一导电层50可以用任何适宜的导电材料形成。优选的是，第一导电层50是用钽(Ta)、钨(W)、钛(Ti)、铝(Al)、氮化钽(TaN)或它们的组合或合金形成。更优选的是，第一导电层50是用钽形成的。存储元件层52包括形成MTJ元器件的材料(下面将要解释)。具体地说，存储元件层52包括采用磁性材料例如钴铁(CoFe)和镍铁钴(NiFeCo)的第一磁性层和第二磁性层。第一磁性层用作硬磁性层，牵制或固定其中的磁化，而第二磁性层的磁化方向在两个磁态之间自由切换。夹在第一和第二磁性层之间的隧道阻挡层采用非导电、非磁性材料例如氧化铝(AlOx，其中0≤x≤1.5)。存储元件层52中的这些层较薄，其中磁性层在5-400埃之间，隧道阻挡层在5-30埃之间。关于MTJ存储元件的制造和工作的附加信息参见题为“多层磁隧道结存储单元”的U.S.5,734,606(1998年5月31日发布)，该文献从此作为参考引入本文。第二导电层54淀积在存储元件层52上。第二导电层54一般具有约100至约4000埃的厚度。第二导电层54可以用任何适宜的导电材料形成。优选的是，第二导电层54是用钽、钨、钛、铝、氮化钽或它们的组合或合金形成的。更优选的是，第二导电层54是用钽形成的。
然后利用标准的掩模和蚀刻技术对层50，52和54进行构图和蚀刻，以便如图4所示，使“假”MTJ元器件58在T-通路46内形成，并与互连叠层16电耦合。包括第一导电层50、存储元件层52和第二导电层54的假MTJ元器件58，与覆盖M-通路48以及覆盖其它互连叠层(未示出)的其它通路的剩余第一导电层50隔离开。据此，正如本文所使用的，术语“假”的意思是，T-通路46上的MTJ元器件58作为MTJ元器件是不起作用的，并用作电导体。而且，由于T-通路46的不连续形态，无效的MTJ元器件58的隧道阻挡层是间断的并因此是电短路的。
对层52和54进行构图和蚀刻，以便使包括同期形成的MTJ元件52’的有效MTJ元器件60在第一导电层50上形成，并进行淀积，以便与数字线40发生磁耦合。层52和54从M-通路48进行蚀刻，第一导电层50进行构图和蚀刻，以便使第二互连叠层18与有效MTJ元器件60电耦合，并将有效MTJ元器件60与其它MTJ元器件(未示出)隔离开。
参照图5，电介质材料层62淀积在假MTJ元器件58、有效MTJ元器件60和M-通路48上。然后，电介质材料层62进行构图和蚀刻，从而限定出通向第一互连叠层16的孔66和通向有效MTJ元器件60的孔64。一般，孔66从电介质材料层62的表面70蚀刻得比孔64深(如图5所示)。据此，利用单独的掩模和蚀刻步骤形成孔64和孔66。或者是，在本发明的一个优选实施例中，孔64和孔66同时进行蚀刻，以取消掩模和蚀刻步骤。由于孔64和孔66的深度差异，在蚀刻孔64之后，有效MTJ元器件60的第二导电层54不期望承受蚀刻组分，而孔66仍然进行蚀刻，从而潜在地导致优选MTJ元件52’的损坏。然而，由于假MTJ元器件58(导电并由此不干扰互连叠层16的工作)的存在，孔66无需蚀刻得象假MTJ元器件58不存在时所需的那样深。因此，第二导电层54承受蚀刻组分、同时蚀刻孔66的时间得以减小。
孔64和66在蚀刻之后，随后淀积导电材料，从而形成第三导电层68(被称作金属局部互连(MLI))。MLI 68的厚度一般为约100至约4000埃。MLI 68使第一互连叠层16与有效MTJ元器件60电耦合。应该理解，假MTJ元器件58的存在使孔66的纵横比减小，借此使孔66的分级覆盖比假MTJ元器件58不存在时更均匀。
参照图6，电介质材料层72然后淀积在MLI 68上并位于孔64和66内，并达到合适的厚度，而且进行构图和蚀刻，从而形成位线74的沟槽。位线74是通过将金属诸如铝(Al)、钨(W)或铜(Cu)或它们的合金淀积在沟槽内而形成的。在本发明的一个实施例中，位线74可以用围绕位线的一个或多个侧面的合适包层材料(未示出)形成，以便将磁场从位线会聚到有效MTJ元器件60。
在本发明的另一个示范性实施例中，参照图7，一旦孔64和66已经蚀刻，就随后淀积导电材料，以便填充孔64和66，并在绝缘层62上进一步将导电材料淀积到合适的厚度，一般为约1000至约8000埃。然后利用公知技术对该导电材料进行构图。然后使绝缘材料(未示出)淀积、构图和蚀刻，从而形成位线74的沟槽。随后利用如上所述的方法制造位线74。
参照图8，在本发明的进一步示范性实施例中，用梯台(landing)90(即在绝缘层44上延伸的层50，52和54的一部分)制造假MTJ元器件58，从而蚀刻到假MTJ元器件58上的孔66能够蚀刻到梯台90上。如图8所示，梯台90与有效MTJ元器件60同时形成，二者由此与绝缘层62的表面70的距离相同。这样，孔64和孔66花费大约相同的蚀刻时间。因此，假MTJ元件的存在、尤其是梯台90的存在，大大减少了蚀刻孔66所需的时间，并由此减少第二导电层54承受蚀刻组分的时间。
在本发明的另一个示范性实施例中，如果仅有一部分假MTJ元器件在T-通路46上制造的话，那么有效MTJ元器件60的第二导电层54承受蚀刻组分的时间就可减少。参照图9，当层50，52和54淀积到电介质材料层44上之后，第二导电层54和存储元件层52就进行构图和蚀刻，从而使有效MTJ元器件60形成在第一导电层50上，并进行蚀刻，以便与数字线40发生磁耦合。层52和54从M-通路48进行蚀刻，第一导电层50进行构图和蚀刻，以便使第二互连叠层18与有效MTJ元器件60电耦合，并使有效MTJ元器件60与其它MTJ元器件(未示出)隔离开。层52和54也从T-通路46附近和T-通路46内部的第一导电层50进行蚀刻，从而形成第一导电层50’。第一导电层50'进行适当构图和蚀刻，从而使其与剩余的第一导电层50隔离开，而剩余的第一导电层50与M-通路48和有效MTJ元器件60电耦合。
电介质材料层62然后淀积在第一导电层50’、第一导电层50和有效MTJ元器件60上，并位于T-通路46和M-通路48之内。然后，电介质材料层62进行构图和蚀刻，从而限定出通向第一互连叠层16的孔66和通向有效MTJ元器件60的孔64。再者，虽然孔64和孔66可以利用单独的掩模和蚀刻步骤形成，但是在本发明的一个优选实施例中，孔64和孔66同时进行蚀刻，以取消掩模和蚀刻步骤。由于在T-通路46存在第一导电层50’，因此孔66不象第一导电层50不存在时那么深。据此，第二导电层54承受蚀刻组分、同时蚀刻孔66的时间得以减小。
在本发明的进一步替换型实施例中，用梯台90’(即在绝缘层44上延伸的层50'的一部分)制造第一导电层50’，从而孔66被蚀刻到梯台90'上。因此，第一导电层50’的存在、尤其是梯台90’的存在，大大减少了蚀刻孔66所需的时间，并由此减少第二导电层54承受蚀刻组分的时间。
图11表示出按照本发明一个示范性实施例的MRAM器件的磁存储元件阵列100的一部分的简化截面图。与图1-6具有相同附图标记的图11的元件，与相应的图1-6的元件相同。虽然为了方便起见，仅有一个MRAM器件的磁存储元件阵列的一部分在图11中示出，但是应该理解，MRAM器件可包括任何合适数目的这样的阵列。
磁存储元件阵列100包括具有多个晶体管14的衬底12。每个阵列100包括第一互连叠层16和多个第二互连叠层18，叠层16和18具有如上解释的通路层和金属层，并且每个叠层都与衬底12的晶体管14的源极和漏极电耦合。每个阵列100的第一互连叠层16和多个互连叠层18用金属层MDL 38来形成。在制造MDL 38的过程中，还制造数字线40。一个数字线40与阵列100的每个互连叠层18相联。
假MTJ元器件58与互连叠层16电耦合，MLI 68与假MTJ元器件58电耦合。有效MTJ元件52'通过第一导电层50与每个互连叠层18电耦合，而通过第二导电层54与MLI 68电耦合。与阵列100的一行(或列)相联的位线74通过互连叠层(未示出)与其中一个晶体管14(未示出)相连。虽然为了方便起见，线40和70分别被称作“数字线”和“位线”，但是应该理解，这些名称在具体应用(例如程序线)中可以逆转或改变，并且绝无限定本发明的意思。
因此，本发明提供了一种磁电阻式随机存取存储器件结构和一种磁电阻式随机存取存储器件结构的制造方法，该方法具有在掩模和蚀刻处理过程中利用了假磁性隧道结元件的优点。虽然在本发明的上述详细描述中已经呈现了至少一个示范性实施例，但是应该理解，存在大量的变型。还应该理解，这个示范性实施例或若干示范性实施例仅仅是举例，并无意限定本发明的范围、应用或构造。而且，上述详细描述为本领域的技术人员提供了实施本发明示范性实施例的便利路线。应该理解，在不脱离如所附权利要求书列出的本发明范围的前提下，可以对示范性实施例中所述部件的功能和布置作出多种变型。

Claims (27)

1、一种磁电阻式随机存取存储器件结构的制造方法，所述方法包括如下步骤：
提供半导体衬底，所述衬底具有在其内形成的第一晶体管和第二晶体管；
形成与所述第一晶体管电接触的有效磁隧道结元器件；
形成与所述第二晶体管电接触的至少一部分假磁隧道结元器件；
淀积第一电介质层使其上覆所述至少一部分假磁隧道结元器件和所述有效磁隧道结元器件；
对所述第一电介质层进行构图和蚀刻，从而同时形成通向所述至少一部分假磁隧道结元器件的第一通路，和通向所述有效磁隧道结元器件的第二通路；以及
淀积导电互连层，使所述导电互连层从所述至少一部分假磁隧道结元器件延伸到所述有效磁隧道结元器件。
2、如权利要求1所述的方法，其特征在于，形成至少一部分假磁隧道结元器件的所述步骤包括：形成具有第一导电层、磁隧道结元件层和第二导电层的假磁隧道结元器件。
3、如权利要求1所述的方法，其特征在于，形成至少一部分假磁隧道结元器件的所述步骤包括：淀积第一导电层。
4、如权利要求1所述的方法，其特征在于，所述构图和蚀刻步骤包括：将所述第一通路蚀刻到所述至少一部分假磁隧道结元器件的梯台上。
5、如权利要求1所述的方法，其特征在于，还包括形成数字线，所述数字线与所述有效磁隧道结元器件发生磁耦合。
6、如权利要求1所述的方法，其特征在于，还包括：
提供覆盖所述导电互连层的第二电介质层；
对所述第二电介质层进行构图和蚀刻，从而形成沟槽；以及
在所述沟槽内形成位线。
7、如权利要求1所述的方法，其特征在于，淀积导电互连层的所述步骤包括：淀积厚度为约100至约4000埃的导电层。
8、如权利要求1所述的方法，其特征在于，在所述构图和蚀刻步骤中，蚀刻所述第一电介质层，使所述第一通路和所述第二通路具有大约相同的深度。
9、如权利要求1所述的方法，其特征在于，形成有效磁隧道结元器件的所述步骤包括：形成具有第一导电层、磁隧道结元件和第二导电层的有效磁隧道结元器件。
10、一种磁电阻式随机存取存储器件结构，包括：
半导体衬底，所述衬底具有位于其内的第一晶体管和第二晶体管；
与所述第一晶体管电耦合的有效磁隧道结元器件；
与所述第二晶体管电耦合的至少一部分假磁隧道结元器件；
从所述至少一部分假磁隧道结元器件延伸到所述有效磁隧道结元器件的金属互连层。
11、如权利要求10所述的磁电阻式随机存取存储器件结构，其特征在于，所述至少一部分假磁隧道结元器件包括：第一导电层、磁隧道结元件层和第二导电层。
12、如权利要求10所述的磁电阻式随机存取存储器件结构，其特征在于，所述至少一部分假磁隧道结元器件是第一导电层，所述金属互连层从所述第一导电层延伸到所述有效磁隧道结元器件。
13、如权利要求12所述的磁电阻式随机存取存储器件结构，其特征在于，所述第一导电层包括梯台，所述金属互连层从所述梯台延伸到所述有效磁隧道结元器件。
14、如权利要求10所述的磁电阻式随机存取存储器件结构，其特征在于，所述至少一部分假磁隧道结元器件包括梯台，所述金属互连层从所述梯台延伸到所述有效磁隧道结元器件。
15、如权利要求14所述的磁电阻式随机存取存储器件结构，其特征在于，还包括在所述金属互连层下面的电介质材料层，所述电介质材料层具有一个表面，其中所述有效磁隧道结元器件和所述梯台距所述表面大致相同的距离。
16、如权利要求10所述的磁电阻式随机存取存储器件结构，其特征在于，还包括与所述有效磁隧道结元器件磁耦合的数字线。
17、如权利要求10所述的磁电阻式随机存取存储器件结构，其特征在于，所述有效磁隧道结元器件包括第一导电层、磁隧道结元件和第二导电层。
18、如权利要求10所述的磁电阻式随机存取存储器件结构，其特征在于，还包括与所述有效磁隧道结元器件磁耦合的位线。
19、一种磁电阻式随机存取存储器件，包括多个电耦合的磁存储元件阵列，每个阵列包括：
半导体衬底，所述衬底在其内具有第一晶体管和多个第二晶体管；
形成在所述半导体衬底上并且耦接至所述第一晶体管的端子的第一互连叠层；
在所述半导体衬底上形成的多个第二互连叠层，每个第二互连叠层与所述多个第二晶体管之一的端子耦接；
多个有效磁隧道结元器件，所述多个有效磁隧道结元器件的每一个都与所述多个第二互连叠层之一电接触；
与所述第一互连叠层电耦合的至少一部分假磁隧道结元器件；以及
从所述至少一部分假磁隧道结元器件延伸到所述多个有效磁隧道结元器件的每一个的金属互连层。
20、如权利要求19所述的磁电阻式随机存取存储器件，其特征在于，所述衬底具有第三晶体管，所述磁电阻式随机存取存储器件还包括：
在所述半导体衬底上形成并与所述第三晶体管的端子耦接的第三互连叠层；以及
与所述第三互连叠层电耦合的位线，所述位线与所述多个有效磁隧道结元器件的每一个发生磁耦合。
21、如权利要求19所述的磁电阻式随机存取存储器件，其特征在于，还包括多个数字线，每个数字线与所述多个有效磁隧道结元器件之一发生磁耦合。
22、如权利要求19所述的磁电阻式随机存取存储器件，其特征在于，所述至少一部分假磁隧道结元器件包括第一导电层、磁隧道结元件层和第二导电层。
23、如权利要求19所述的磁电阻式随机存取存储器件，其特征在于，所述至少一部分假磁隧道结元器件是第一导电层，所述金属互连层从所述第一导电层延伸到所述多个有效磁隧道结元器件中的每一个。
24、如权利要求23所述的磁电阻式随机存取存储器件，其特征在于，所述第一导电层包括梯台，所述金属互连层从所述梯台延伸到所述多个有效磁隧道结元器件中的每一个。
25、如权利要求19所述的磁电阻式随机存取存储器件，其特征在于，所述至少一部分假磁隧道结元器件包括梯台，所述金属互连层从所述梯台延伸到所述多个有效磁隧道结元器件中的每一个。
26、如权利要求25所述的磁电阻式随机存取存储器件，其特征在于，还包括在所述金属互连层下面的电介质材料层，所述电介质材料层具有一个表面，其中所述多个有效磁隧道结元器件中的每一个和所述梯台距所述表面大致相同的距离。
27、如权利要求19所述的磁电阻式随机存取存储器件，其特征在于，所述多个有效磁隧道结元器件中的每一个包括第一导电层、磁隧道结元件层和第二导电层。
CNB2004800100004A 2003-04-16 2004-04-16 磁电阻式随机存取存储器件结构及其制造方法 Expired - Fee Related CN100449788C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/417,851 2003-04-16
US10/417,851 US6784510B1 (en) 2003-04-16 2003-04-16 Magnetoresistive random access memory device structures

Publications (2)

Publication Number Publication Date
CN1774816A true CN1774816A (zh) 2006-05-17
CN100449788C CN100449788C (zh) 2009-01-07

Family

ID=32908347

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800100004A Expired - Fee Related CN100449788C (zh) 2003-04-16 2004-04-16 磁电阻式随机存取存储器件结构及其制造方法

Country Status (6)

Country Link
US (2) US6784510B1 (zh)
JP (1) JP2006523963A (zh)
KR (1) KR101036722B1 (zh)
CN (1) CN100449788C (zh)
TW (1) TWI349980B (zh)
WO (1) WO2004095459A2 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376737A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 嵌入mram的集成电路及该集成电路的制备方法
CN101606316B (zh) * 2006-11-01 2012-12-19 杜比实验室特许公司 用于动态特性处理的分层控制方法
CN104067343A (zh) * 2011-12-19 2014-09-24 朗姆研究公司 制造器件的方法
CN109713119A (zh) * 2017-10-25 2019-05-03 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109713120A (zh) * 2017-10-25 2019-05-03 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109873009A (zh) * 2017-12-01 2019-06-11 上海磁宇信息科技有限公司 一种使用接地哑元的mram芯片
CN109994600A (zh) * 2017-12-29 2019-07-09 上海磁宇信息科技有限公司 一种磁性随机存储器的制作方法
CN110391266A (zh) * 2018-04-20 2019-10-29 三星电子株式会社 半导体器件
CN111668368A (zh) * 2019-03-08 2020-09-15 上海磁宇信息科技有限公司 一种假磁性隧道结单元结构制备方法
CN111816763A (zh) * 2019-04-11 2020-10-23 上海磁宇信息科技有限公司 一种磁性隧道结存储阵列单元及其外围电路的制备方法
CN111816761A (zh) * 2019-04-11 2020-10-23 上海磁宇信息科技有限公司 一种赝磁性隧道结单元
CN111863865A (zh) * 2019-04-24 2020-10-30 上海磁宇信息科技有限公司 一种赝磁性隧道结单元
CN111987216A (zh) * 2019-05-23 2020-11-24 上海磁宇信息科技有限公司 一种替代通孔的赝磁性隧道结单元制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1113497A3 (en) * 1999-12-29 2006-01-25 Texas Instruments Incorporated Semiconductor package with conductor impedance selected during assembly
US6921953B2 (en) * 2003-04-09 2005-07-26 Micron Technology, Inc. Self-aligned, low-resistance, efficient MRAM read/write conductors
KR100500450B1 (ko) * 2003-05-13 2005-07-12 삼성전자주식회사 분할된 서브 디지트 라인들을 갖는 자기 램 셀들
TWI249842B (en) * 2003-07-22 2006-02-21 Ali Corp Integrated circuit structure and design method
KR100561859B1 (ko) * 2004-01-16 2006-03-16 삼성전자주식회사 컨택홀이 없는 나노 크기의 자기터널접합 셀 형성 방법
US7005379B2 (en) * 2004-04-08 2006-02-28 Micron Technology, Inc. Semiconductor processing methods for forming electrical contacts
JP2005340300A (ja) * 2004-05-24 2005-12-08 Sony Corp 磁気メモリ装置及びその製造方法
US7705340B2 (en) * 2004-10-05 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Inflected magnetoresistive structures and memory cells having inflected magnetoresistive structures
FR2880473B1 (fr) * 2004-12-30 2007-04-06 St Microelectronics Rousset Memoire vive magnetique
US7087972B1 (en) * 2005-01-31 2006-08-08 Freescale Semiconductor, Inc. Magnetoelectronic devices utilizing protective capping layers and methods of fabricating the same
US7635884B2 (en) * 2005-07-29 2009-12-22 International Business Machines Corporation Method and structure for forming slot via bitline for MRAM devices
KR100990143B1 (ko) * 2008-07-03 2010-10-29 주식회사 하이닉스반도체 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법
US8208290B2 (en) * 2009-08-26 2012-06-26 Qualcomm Incorporated System and method to manufacture magnetic random access memory
US8390283B2 (en) 2009-09-25 2013-03-05 Everspin Technologies, Inc. Three axis magnetic field sensor
US8518734B2 (en) * 2010-03-31 2013-08-27 Everspin Technologies, Inc. Process integration of a single chip three axis magnetic field sensor
JP2013058521A (ja) 2011-09-07 2013-03-28 Toshiba Corp 記憶装置及びその製造方法
US8456883B1 (en) * 2012-05-29 2013-06-04 Headway Technologies, Inc. Method of spin torque MRAM process integration
JP6148450B2 (ja) * 2012-10-29 2017-06-14 株式会社東芝 積層構造、スピントランジスタおよびリコンフィギャラブル論理回路
US10522591B2 (en) * 2013-03-13 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of magneto-resistive random access memory and capacitor
CN104122514B (zh) * 2013-04-24 2018-01-02 上海矽睿科技有限公司 磁传感装置的制备工艺
KR102399342B1 (ko) * 2015-08-21 2022-05-19 삼성전자주식회사 메모리 장치 및 그 제조 방법
CN108713261B (zh) * 2016-03-07 2023-06-02 英特尔公司 用于将自旋霍尔mtj器件嵌入逻辑处理器中的方法和所得到的结构
US11469268B2 (en) * 2016-03-18 2022-10-11 Intel Corporation Damascene-based approaches for embedding spin hall MTJ devices into a logic processor and the resulting structures

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
US6365419B1 (en) * 2000-08-28 2002-04-02 Motorola, Inc. High density MRAM cell array
US6487110B2 (en) * 2000-09-27 2002-11-26 Canon Kabushiki Kaisha Nonvolatile solid-state memory device using magnetoresistive effect and recording and reproducing method of the same
JP4712204B2 (ja) * 2001-03-05 2011-06-29 ルネサスエレクトロニクス株式会社 記憶装置
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
JP3892736B2 (ja) * 2001-03-29 2007-03-14 株式会社東芝 半導体記憶装置
KR100403313B1 (ko) * 2001-05-22 2003-10-30 주식회사 하이닉스반도체 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법
JP2002359355A (ja) * 2001-05-28 2002-12-13 Internatl Business Mach Corp <Ibm> 多層構造の不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロック
JP3844117B2 (ja) * 2001-06-27 2006-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法
JP4434527B2 (ja) * 2001-08-08 2010-03-17 株式会社東芝 半導体記憶装置
JP4046513B2 (ja) * 2002-01-30 2008-02-13 株式会社ルネサステクノロジ 半導体集積回路

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101606316B (zh) * 2006-11-01 2012-12-19 杜比实验室特许公司 用于动态特性处理的分层控制方法
CN102376737A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 嵌入mram的集成电路及该集成电路的制备方法
CN102376737B (zh) * 2010-08-24 2014-03-19 中芯国际集成电路制造(北京)有限公司 嵌入mram的集成电路及该集成电路的制备方法
CN104067343A (zh) * 2011-12-19 2014-09-24 朗姆研究公司 制造器件的方法
CN104067343B (zh) * 2011-12-19 2017-03-01 朗姆研究公司 制造器件的方法
CN109713119A (zh) * 2017-10-25 2019-05-03 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109713120A (zh) * 2017-10-25 2019-05-03 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109873009A (zh) * 2017-12-01 2019-06-11 上海磁宇信息科技有限公司 一种使用接地哑元的mram芯片
CN109994600A (zh) * 2017-12-29 2019-07-09 上海磁宇信息科技有限公司 一种磁性随机存储器的制作方法
CN110391266B (zh) * 2018-04-20 2023-08-18 三星电子株式会社 半导体器件
CN110391266A (zh) * 2018-04-20 2019-10-29 三星电子株式会社 半导体器件
CN111668368A (zh) * 2019-03-08 2020-09-15 上海磁宇信息科技有限公司 一种假磁性隧道结单元结构制备方法
CN111668368B (zh) * 2019-03-08 2023-12-29 上海磁宇信息科技有限公司 一种假磁性隧道结单元结构制备方法
CN111816763A (zh) * 2019-04-11 2020-10-23 上海磁宇信息科技有限公司 一种磁性隧道结存储阵列单元及其外围电路的制备方法
CN111816761A (zh) * 2019-04-11 2020-10-23 上海磁宇信息科技有限公司 一种赝磁性隧道结单元
CN111816761B (zh) * 2019-04-11 2024-04-12 上海磁宇信息科技有限公司 一种赝磁性隧道结单元
CN111816763B (zh) * 2019-04-11 2024-04-23 上海磁宇信息科技有限公司 一种磁性隧道结存储阵列单元及其外围电路的制备方法
CN111863865A (zh) * 2019-04-24 2020-10-30 上海磁宇信息科技有限公司 一种赝磁性隧道结单元
CN111863865B (zh) * 2019-04-24 2024-04-12 上海磁宇信息科技有限公司 一种赝磁性隧道结单元
CN111987216A (zh) * 2019-05-23 2020-11-24 上海磁宇信息科技有限公司 一种替代通孔的赝磁性隧道结单元制备方法
CN111987216B (zh) * 2019-05-23 2024-04-16 上海磁宇信息科技有限公司 一种替代通孔的赝磁性隧道结单元制备方法

Also Published As

Publication number Publication date
JP2006523963A (ja) 2006-10-19
US6890770B2 (en) 2005-05-10
CN100449788C (zh) 2009-01-07
US6784510B1 (en) 2004-08-31
WO2004095459A3 (en) 2005-03-24
WO2004095459A2 (en) 2004-11-04
TW200509312A (en) 2005-03-01
KR20060009844A (ko) 2006-02-01
US20040257902A1 (en) 2004-12-23
TWI349980B (en) 2011-10-01
KR101036722B1 (ko) 2011-05-24

Similar Documents

Publication Publication Date Title
CN100449788C (zh) 磁电阻式随机存取存储器件结构及其制造方法
US6783999B1 (en) Subtractive stud formation for MRAM manufacturing
EP1495470B1 (en) Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in mram processing
JP4378631B2 (ja) Ｍｒａｍ素子の製造方法
US7001783B2 (en) Mask schemes for patterning magnetic tunnel junctions
CN1262000C (zh) 自对齐磁性包层位线及其制造方法
US8644063B2 (en) Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
US6713802B1 (en) Magnetic tunnel junction patterning using SiC or SiN
US7211446B2 (en) Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
US7122386B1 (en) Method of fabricating contact pad for magnetic random access memory
US6627913B2 (en) Insulation of an MRAM device through a self-aligned spacer
US7144744B2 (en) Magnetoresistive random access memory device structures and methods for fabricating the same
CN100524872C (zh) 与半导体元件的上面电极电连接的方法和结构
US8133809B2 (en) Method to fabricate thin metal via interconnects on copper wires in MRAM devices
US10170692B2 (en) Semiconductor device with integrated magnetic tunnel junction
US6849465B2 (en) Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
US7169622B2 (en) Magnetoresistive random access memory devices and methods for fabricating the same
US7087438B2 (en) Encapsulation of conductive lines of semiconductor devices
US7334317B2 (en) Method of forming magnetoresistive junctions in manufacturing MRAM cells
US20090218644A1 (en) Integrated Circuit, Memory Device, and Method of Manufacturing an Integrated Circuit
CN115513367A (zh) 存储装置的制作方法
US7579196B2 (en) Interconnect connecting a diffusion metal layer and a power plane metal and fabricating method thereof
CN115249726A (zh) 半导体存储器元件及其制作方法
TW202213825A (zh) 磁穿隧接面記憶裝置及其形成方法、記憶裝置的形成方法
CN1708811A (zh) 磁隧道结存储单元结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090306

Address after: Arizona USA

Patentee after: Everspin Technologies Inc.

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

ASS Succession or assignment of patent right

Owner name: EVERSPIN TECHNOLOGIES, INC.

Free format text: FORMER OWNER: FREESCALE SEMICONDUCTOR INC.

Effective date: 20090306

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20160416