KR100990143B1 - 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법 - Google Patents
자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법 Download PDFInfo
- Publication number
- KR100990143B1 KR100990143B1 KR20080064396A KR20080064396A KR100990143B1 KR 100990143 B1 KR100990143 B1 KR 100990143B1 KR 20080064396 A KR20080064396 A KR 20080064396A KR 20080064396 A KR20080064396 A KR 20080064396A KR 100990143 B1 KR100990143 B1 KR 100990143B1
- Authority
- KR
- South Korea
- Prior art keywords
- tunnel junction
- magnetic tunnel
- film
- electrode
- layer
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 326
- 238000000034 method Methods 0.000 title claims description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000005530 etching Methods 0.000 claims description 66
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 21
- 229910052799 carbon Inorganic materials 0.000 claims description 21
- 239000000126 substance Substances 0.000 claims description 21
- 238000005498 polishing Methods 0.000 claims description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 9
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 220
- 239000010408 film Substances 0.000 description 216
- 230000008569 process Effects 0.000 description 42
- 230000005415 magnetization Effects 0.000 description 27
- 239000005368 silicate glass Substances 0.000 description 15
- 230000005294 ferromagnetic effect Effects 0.000 description 13
- 230000010354 integration Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 12
- 239000010949 copper Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 230000005290 antiferromagnetic effect Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 239000003302 ferromagnetic material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- -1 FeCl 2 Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000006227 byproduct Substances 0.000 description 7
- 150000002736 metal compounds Chemical class 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000003486 chemical etching Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 6
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical compound CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910003321 CoFe Inorganic materials 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 4
- 239000002885 antiferromagnetic material Substances 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 150000003609 titanium compounds Chemical class 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910052692 Dysprosium Inorganic materials 0.000 description 2
- 229910015475 FeF 2 Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910016629 MnBi Inorganic materials 0.000 description 2
- 229910016964 MnSb Inorganic materials 0.000 description 2
- 229910017231 MnTe Inorganic materials 0.000 description 2
- 229910019041 PtMn Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910000424 chromium(II) oxide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
본 발명은 인접한 자기터널접합 장치(Magnetic Tunnel Junction device, MTJ device)간 간섭현상을 방지할 수 있는 자기터널접합 장치에 관한 것으로, 이를 위한 본 발명의 자기터널접합 장치는, 기둥형 제2전극; 상기 제2전극의 측면 및 하부면을 감싸는 자기터널접합층 및 상기 자기터널접합층의 측면 및 하부면을 감싸는 제1전극을 포함하고, 상기 제1전극 및 상기 자기터널접합층은 실린더(cylinder) 형태를 갖는 것을 특징으로 하고 있으며, 상술한 본 발명에 따르면, 자기터널접합 장치의 측벽이 경사짐에 따른 간섭현상 및 전기적단락을 방지할 수 있는 효과가 있다.
자기터널접합, 간섭, 스핀전달토크, MRAM, MTJ
Description
본 발명은 반도체 장치 제조 기술에 관한 것으로, 특히 인접한 자기터널접합 장치(Magnetic Tunnel Junction device, MTJ device)간 간섭현상을 방지할 수 있는 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그 제조방법에 관한 것이다.
최근 반도체 장치가 고집적화됨에 따라 셀 면적 축소에 유리하고, 고속동작 및 비휘발성을 갖는 차세대 반도체 메모리 장치로서 자기 메모리 장치(Magnetic Random Access Memory, MRAM)가 주목받고 있다. 자기 메모리 장치는 스윗칭 동작을 수행하는 트랜지스터와 정보를 저장하는 자기터널접합 장치(Magnetic Tunnel Junction device, MTJ device)로 구성된다. 자기터널접합 장치는 두 개의 강자성막의 자화방향(magnetization direction)에 따라 자기저항비(magnetoresistance, MR)가 달라지는데, 이러한 자기저항비 변화에 따른 전압변화 또는 전류량의 변화를 이 용하여 자기터널접합 장치에 저장된 정보가 논리 "1" 또는 논리 "0"인지를 판별할 수 있다.
도 1은 종래기술에 따른 자기터널접합 장치를 도시한 단면도이다.
도 1을 참조하여 종래기술에 따른 자기터널접합 장치의 제조방법을 살펴보면, 소정의 구조물이 구비된 기판(101) 상부에 제1전극(102), 자기터널접합층(107) 및 제2전극(108)을 순차적으로 형성한다. 이때, 자기터널접합층(107)은 제1전극(101) 상에서 반강자성(antiferromagnetic) 물질로 이루어진 피닝막(pinning layer, 103), 강자성(ferromagnetic) 물질로 이루어지고 피닝막(103)에 의하여 자화방향이 고정된 핀드막(pinned layer, 104), 터널절연막(tunnel insulator, 105) 및 강자성 물질로 이루어지고 자화방향이 외부자극 예컨대, 자기장(magnetic field) 또는 스핀전달토크(Spin Transfer Torque, STT) 의하여 변화되는 자유막(free layer, 106)이 순차적으로 적층된 적층막으로 이루어진다.
다음으로, 제2전극(108) 상에 감광막패턴을 형성한 후, 감광막패턴을 식각장벽으로 제2전극(108), 자기터널접합층(107) 및 제1전극(102)을 순차적으로 식각하여 스택(stack) 구조의 자기터널접합 장치를 형성한다.
하지만, 상술한 종래기술에서는 자기터널접합 장치를 형성하기 위한 식각공정시 자기터널접합 장치의 측벽이 수직 프로파일을 갖는 것이 가장 바람직하나, 실제로는 각 박막간 식각선택비 차이로 인하여 측벽이 경사진 사다리꼴 형상의 자기터널접합 장치가 형성된다. 이처럼, 자기터널접합 장치의 경사진 측벽으로 인해 인접한 자기터널접합 장치간 간격(S2)이 기설정된 간격(S1)보다 작아지는 문제점이 발생한다(T1 > T2). 인접한 자기터널접합 장치간 간격이 감소할 경우, 이들 사이에 간섭이 발생하여 자기터널접합 장치의 특성이 열화되는 문제점이 발생한다. 또한, 인접한 자기터널접합 장치 간의 간격이 더욱더 감소할 경우, 이들 사이에 전기적 단락(short)이 발생하여 자기터널접합 장치의 특성이 열화되거나, 정상적으로 동작하지 않는 치명적인 문제점이 발생한다. 상술한 문제점은 반도체 장치의 디자인 룰이 감소함에 따라 더욱더 심화되는 문제점이 있다.
또한, 도 1의 'X'에 나타낸 바와 같이, 자기터널접합 장치를 형성하기 위한 식각공정시 발생한 도전성 식각부산물(etch byproduct, 109)이 자기터널접합 장치의 측벽에 재증착(redeposition)되어 자기터널접합 장치의 특성이 열화되는 문제점이 발생한다. 특히, 도전성 식각부산물(109)이 자유막(106)과 핀드막(104) 측벽에 재증착 될 경우, 자유막(106)과 핀드막(104) 사이에 전기적단락이 발생하여 자기터널접합 장치의 특성이 열화되거나, 심할 경우 정상적으로 동작하지 않는 문제점이 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 인접한 자기터널접합 장치 간의 간섭현상 및 전기적 단락을 방지할 수 있는 자기터널접합 장치 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 자기터널접합 장치를 형성하기 위한 식각공정시 발생된 도전성 식각부산물로 인하여 자기터널접합 장치의 특성이 열화되는 것을 방지할 수 있는 자기터널접합 장치 및 그 제조방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 자기터널접합 장치를 구비하는 메모리 셀을 제공하는데 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 자기터널접합 장치는, 기둥형 제2전극; 상기 제2전극의 측면 및 하부면을 감싸는 자기터널접합층 및 상기 자기터널접합층의 측면 및 하부면을 감싸는 제1전극을 포함한다. 이때, 상기 제1전극 및 상기 자기터널접합층은 실린더(cylinder) 형태를 가질 수 있다.
상기 자기터널접합층은, 상기 제2전극의 측면 및 하부면을 감싸는 자유막; 상기 자유막의 측면 및 하부면을 감싸는 터널절연막; 상기 터널절연막의 측면 및 하부면을 감싸는 핀드막 및 상기 핀드막의 측면 및 하부면을 감싸는 피닝막을 포함할 수 있다. 또한, 상기 자기터널접합층은, 상기 제2전극의 측면 및 하부면을 감싸 는 피닝막; 상기 피닝막의 측면 및 하부면을 감싸는 핀드막; 상기 핀드막의 측면 및 하부면을 감싸는 터널절연막 및 상기 터널절연막의 측면 및 하부면을 감싸는 자유막을 포함할 수도 있다. 이때, 상기 자유막, 상기 터널절연막, 상기 핀드막 및 상기 피닝막은 실린더 형태를 가질 수 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 자기터널접합 장치를 구비하는 메모리 셀은, 기둥형 제2전극, 상기 제2전극의 측면 및 하부면을 감싸는 자기터널접합층 및 상기 자기터널접합층의 측면 및 하부면을 감싸는 제1전극을 포함하는 기둥형 자기터널접합 장치; 상기 제1전극과 연결된 접합영역을 포함하는 트랜지스터 및 상기 제2전극에 연결된 도전라인을 포함한다. 또한, 상기 제1전극에 연결되지 않은 상기 트랜지스터의 접합영역에 연결된 소스라인을 더 포함할 수 있다.
상기 소스라인과 상기 도전라인 사이의 전압차이에 의해 상기 자기터널접합 장치에 흐르는 전류의 방향에 따라 상기 자기터널접합 장치의 자기저항비가 변화하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 자기터널접합 장치를 구비하는 메모리 셀은, 기둥형 제2전극, 상기 제2전극의 측면 및 하부면을 감싸는 자기터널접합층 및 상기 자기터널접합층의 측면 및 하부면을 감싸는 제1전극을 포함하는 기둥형 자기터널접합 장치; 상기 제1전극과 연결된 접합영역을 포함하는 트랜지스터; 상기 제1전극의 측면 및 하부면을 일부 감싸되, 상기 제1전극과 전기적으로 분리된 제1도전라인 및 상기 제1도전라인과 교차하고, 상기 제2전극에 연결 제2도전라인을 포함한다. 또한, 상기 제1전극에 연결되지 않은 상기 트랜지스터의 접합영역에 연결된 소스라인을 더 포함할 수 있다.
상기 제1도전라인 및 상기 제2도전라인을 흐르는 전류에 의해 상기 제1도전라인 및 상기 제2도전라인에 유도된 자기장을 이용하여 상기 자기터널접합 장치의 자기저항비를 변화시키는 것을 특징으로 한다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 자기터널접합 장치의 제조방법은, 소정의 간격을 갖는 복수의 개구부를 구비하는 절연막을 형성하는 단계; 상기 개구부의 저면 및 측벽에 제1전극을 형성하는 단계; 상기 제1전극 상에 자기터널접합층을 형성하는 단계 및 상기 자기터널접합층 상에 나머지 상기 개구부를 매립하는 제2전극을 형성하는 단계를 포함한다. 이때, 상기 제1전극 및 상기 자기터널접합층은 실린더 형태를 가질 수 있다.
상기 제1전극을 형성하는 단계는, 상기 개구부를 포함하는 절연막 전면에 제1전극용 도전막을 형성하는 단계 및 상기 절연막 상부면에 형성된 상기 제1전극용 도전막을 선택적으로 식각하여 상기 개구부의 저면 및 측벽에 상기 제1전극용 도전막을 잔류시키는 단계를 포함할 수 있다.
상기 자기터널접합층을 형성하는 단계는, 상기 제1전극을 포함하는 절연막 전면에 제1자성막을 형성하는 단계; 상기 절연막 상부면에 형성된 제1자성막을 선택적으로 식각하여 상기 제1전극 상에 상기 제1자성막을 잔류시키는 단계; 패턴된 상기 제1자성막을 포함하는 절연막 전면에 터널절연막 및 제2자성막을 순차적으로 형성하는 단계 및 상기 절연막 상부면에 형성된 제2자성막 및 터널절연막은 선택적 으로 식각하여 상기 제1자성막 상에 상기 제2자성막 및 터널절연막을 잔류시키는 단계를 포함할 수 있다.
상기 선택적으로 식각하는 단계는, 샐로우에치백 또는 화학적기계적연마법을 사용하여 실시할 수 있다.
상기 화학적기계적연마법을 사용하여 상기 선택적으로 식각하는 단계는, 상기 개구부 내부를 매립하고 상기 절연막의 상부면을 덮는 희생막을 형성하는 단계; 상기 절연막의 상부면이 노출될 때까지 화학적기계적연마하는 단계 및 상기 희생막을 제거하는 단계를 포함할 수 있다.
상기 희생막은 탄소함유막 또는 산화막으로 형성할 수 있으며, 상기 탄소함유막은 포토레지스트, 비정질탄소막, SiOC 및 SOC로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다.
상기 희생막이 탄소함유막일 경우 상기 희생막을 제거하는 단계는, 산소 플라즈마 처리를 사용하여 실시할 수 있으며, 상기 희생막이 산화막일 경우 상기 희생막을 제거하는 단계는, BOE(Buffered Oxide Echant)용액 또는 불산(HF)용액을 사용하여 실시할 수 있다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 기둥형태의 콘케이브 구조의 자기터널접합 장치를 제공함으로써, 측벽이 경사진 자기터널접합 장치가 형성되는 것을 방지함과 동시에 인접한 자기터널접합 사이의 간격을 확보할 수 있다. 이를 통하여 자기터널접합 장치간 간섭현상 및 전기적단락을 방지할 수 있는 효과가 있다. 또한, 본 발명은 자기터널접합 장치의 집적도를 향상시킴과 동시에 자기터널접합 장치의 특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명의 메모리 셀은 고집적화가 가능한 기둥형 자기터널접합 장치를 구비함으로써, 메모리 셀의 집적도를 향상시킴과 동시에 소비전력을 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 자기터널접합층을 복수회의 증착 및 식각공정을 통하여 형성함으로써, 도전성 식각부산물에 기인한 자기터널접합 장치의 특성 열화를 방지할 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술한 본 발명은 자기터널접합 장치(Magnetic Tunnel Junction device, MTJ device), 이를 구비하는 메모리 셀 및 그 제조방법에 관한 것으로, 인접한 자기터널접합 장치 사이의 간격을 확보하여 이들 사이의 간섭현상 및 전기적단락을 방지할 수 있는 자기터널접합 장치를 제공한다. 이를 위해 본 발명은 자기터널접합 장치를 기둥(pillar)형태의 콘케이브(concave) 구조로 형성하는 것을 기술적 원리로 한다.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 자기터널접합 장치를 도시한 도면이다. 도 2a는 단위(unit) 자기터널접합 장치의 사시도, 도 2b는 자기터널접합 장치의 각 구성요소를 분리하여 도시한 사시도, 도 2c는 도 2a에 도시된 X-X` 절취선을 따라 도시한 단면도, 도 2d는 콘케이브 구조를 갖는 자기터널접합 장치의 단면도이다.
도 2a 내지 도 2d에 도시된 바와 같이, 본 발명의 자기터널접합 장치는 기둥형태의 콘케이브 구조를 갖는다. 구체적으로, 본 발명의 자기터널접합 장치는 기둥형(pillar type) 제2전극(117), 제2전극(117)의 측면 및 하부면을 감싸는 자기터널접합층(116) 및 자기터널접합층(116)의 측면 및 하부면을 감싸는 제1전극(111)을 포함한다. 이때, 제2전극(117)은 원기둥, 삼각기둥, 사각기둥 및 다각기둥으로 이루어진 그룹으로부터 선택된 어느 한 형태를 일 수 있으며, 제1전극(111) 및 자기터널접합층(116)은 실린더(cylinder) 형태일 수 있다.
또한, 본 발명의 자기터널접합 장치는, 소정의 구조물이 구비된 기판(110), 기판(110) 상에서 소정의 간격(S)을 갖는 복수의 개구부(118)을 구비하는 절연막(118)을 더 포함할 수 있다. 이때, 자기터널접합 장치는 개부부(118) 내부에 매립된 콘케이브(concave) 구조를 가질 수 있다.
절연막(118)은 자기터널접합 장치 사이를 전기적으로 분리하는 역할을 수행하는 것으로, 산화막, 질화막, 산화질화막(oxynitride) 및 탄소함유막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막일 수 있다. 산화막 으로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 또는 SOD(Spin On Dielectric)를 사용할 수 있다. 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다. 산화질화막으로는 실리콘산화질화막(SiON)을 사용할 수 있다. 그리고, 탄소함유막으로는 비정질탄소막(amorphous carbon layer), 카본리치폴리머막(carbon rich polymer), SiOC 또는 SOC 등을 사용할 수 있다.
소정의 간격(S)을 갖는 개구부(119)는 인접한 자기터널접합 장치간 간섭현상 및 전기적단락이 발생하는 것을 방지하기 위한 것으로, 측벽이 경사진 자기터널접합 장치가 형성되는 것을 방지하는 역할을 수행함과 동시에 인접한 자기터널접합 장치간 간격(S)을 확보하는 역할을 수행한다. 이때, 자기터널접합 장치의 측벽이 경사짐에 따른 간섭현상 및 전기적단락을 보다 효과적으로 방지하기 위하여 개구부(119)의 측벽은 수직 프로파일을 갖는 것이 바람직하다.
자기터널접합층(116)은, 제2전극(117)의 측면 및 하부면을 감싸는 자유막(free layer, 115), 자유막(115)의 측면 및 하부면을 감싸는 터널절연막(tunnel insulator, 114), 터널절연막(114)의 측면 및 하부면을 감싸는 핀드막(pinned layer, 113) 및 핀드막(113)의 측면 및 하부면을 감싸는 피닝막(112)을 포함할 수 있다(도 2d의 A). 또한, 자기터널접합층(116)은 제2전극(117)의 측면 및 하부면을 감싸는 피닝막(112), 피닝막(112)의 측면 및 하부면을 감싸는 핀드막(113), 핀드 막(113)의 측면 및 하부면을 감싸는 터널절연막(114) 및 터널절연막(114)의 측면 및 하부면을 감싸는 자유막(115)을 포함할 수도 있다(도 2d의 B). 이때, 자유막(115), 터널절연막(114), 핀드막(113) 및 피닝막(112)은 실린더 형태를 가질 수 있다.
제1전극(111) 및 제2전극(117)은 도전물질 예컨대, 금속물질 또는 금속화합물을 사용하여 형성할 수 있다. 금속물질로는 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)을 사용할 수 있고, 금속화합물로는 티타늄질화막(TiN), 탄탈륨질화막(TaN) 또는 텅스텐실리사이드(WSi)를 사용할 수 있다. 또한, 제1전극(111) 및 제2전극(117)은 동일 물질일 수 있다.
피닝막(112)은 핀드막(113)의 자화방향을 고정시키는 역할을 수행하며, 반강자성(antiferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 반강자성을 갖는 물질로는 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 또는 NiO를 사용할 수 있다. 이때, 피닝막(112)은 상술한 반강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 또는 이들이 적층된 적층막으로 형성할 수 있다.
피닝막(112)에 의하여 자화방향이 고정된 핀드막(113) 및 외부자극 예컨대, 자기장(magnetic field) 또는 스핀전달토크(Spin Transfer Torque, STT)에 의하여 자화방향이 변화하는 자유막(115)은 강자성(ferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 강자성을 갖는 물질로는 Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 또는 Y3Fe5O12 를 사용할 수 있다. 이때, 핀드막(113) 및 자유막(115)은 상술한 강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 이들이 적층된 적층막으로 형성할 수 있다. 또한, 핀드막(113) 및 자유막(115)은 상술한 강자성 물질들 중 어느 하나와 루테늄막(Ru)이 적층된 적층막으로 형성할 수 있다(예컨대, CdFe/Ru/CoFe). 또한, 핀드막(113) 및 자유막(115)은 강자성막, 반강자성 커플링 스페이서막(anti-ferromagnetic coupling spacer layer) 및 강자성막이 순차적으로 적층된 합성 반강자성막(synthetic anti-ferromagnetic layer, SAF layer)으로 형성할 수도 있다.
터널절연막(114)은 핀드막(113)과 자유막(115) 사이의 터널링장벽(tunneling barrier)으로 작용한다. 터널절연막(114)은 마그네슘산화막(MgO), 알루미늄산화막(Al2O3), 실리콘질화막(Si3N4), 실리콘질화산화막(SiON), 실리콘산화막(SiO2), 하프늄산화막(HfO2) 또는 지르코늄산화막(ZrO2)을 사용할 수 있다. 이외에도 터널절연막(114)은 절연특성을 갖는 물질은 모두 사용할 수 있다.
또한, 본 발명의 자기터널접합 장치는 제2전극(117)과 자기터널접합층(116) 사이에 게재된 캡핑막(미도시)을 더 포함할 수 있다. 캡핑막은 자기터널접합 장치를 형성하는 과정에서 발생하는 공정상의 오류로 인하여 자유막(115)을 구성하는 물질(즉, 금속물질 또는 금속화합물질)이 산화 또는 부식되는 것을 방지하는 역할을 수행하며, 탄탈륨(Ta) 또는 탄탈륨질화막(TaN)으로 형성할 수 있다.
구체적으로, 공정상의 오류로 인하여 자유막(115)을 구성하는 물질이 산화 혹은 부식될 경우, 자기터널접합 장치의 자기저항(magnetoresistance , MR) 비가 저하될 수 있다. 이로 인하여 자기터널접합 장치를 구비하는 메모리 셀의 특성이 열화 될 수 있는바, 캡핑막을 구비함으로써 이를 방지할 수 있다. 참고로, 자기저항비는 자기터널접합 장치가 고저항 상태일 때와 저저항 상태일 때의 저항차이를 저저항 상태일 때의 저항값에 대한 백분율로 정의한 값을 말한다.
또한, 본 발명의 자기터널접합 장치는 제2전극(117)과 자기터널접합층(116) 사이에 게재되거나, 또는 자기터널접합층(116)과 제1전극(111) 사이에 게재된 발열막(미도시)을 더 포함할 수 있다. 발열막은 자기터널접합 장치에 열에너지를 공급하여 자기터널접합 장치의 임계전류밀도(critical current density, Jc)를 감소시키는 역할을 수행한다. 참고로, 임계전류밀도는 자기터널접합 장치의 자기저항비를 변화시키는데 필요한 최소한의 전류밀도를 의미하며, 임계전류밀도가 감소할수록 자기터널접합 장치를 구동하는데 소모되는 소비전력을 감소시킬 수 있다. 발열막은 알루미늄산화막(Al2O3), 언도프드 실리콘막(undoped silicon layer), 실리콘탄화막(silicon carbide layer, SiC), 실리콘산화막(SiO2), 실리콘산화질화막(SiON) 및 칼코게나이드막(chalcogenide layer)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다. 여기서, 칼코게나이드막은 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te)를 함유하는 화합물(compound layer containing germanium, stibium and tellurium), 즉 지에스티막(GST layer)일 수 있다.
이와 같이, 본 발명은 실린더 형태 자기터널접합층(116)을 구비하는 자기터널접합 장치를 제공함으로써, 자기터널접합 장치의 측벽이 경사짐에 따른 간섭현상 및 전기적단락을 방지할 수 있다. 이는 후술할 본 발명의 자기터널접합 장치 제조방법에서 자세히 설명한다.
또한, 본 발명의 자기터널접합 장치는 개구부(119)에 매립된 콘케이브 구조를 가짐으로써, 자기터널접합 장치의 측벽이 경사짐에 따른 간섭현상 및 전기적인 단락을 보다 효과적으로 방지함과 동시에 인접한 자기터널접합 장치간 간격(S)을 안정적으로 확보할 수 있다.
또한, 본 발명의 자기터널접합 장치는 기둥형태를 가짐으로써, 자기터널접합 장치의 집적도를 향상시킴과 동시에 자기터널접합 장치의 특성을 향상시킬 수 있다. 이를 도 3을 참조하여 자세히 설명한다.
도 3은 종래기술에 따른 스택구조의 자기터널접합 장치와 본 발명의 제1실시예에 따른 기둥형 자기터널접합 장치를 비교하여 도시한 개략도이다. 여기서, 설명의 편의를 위하여 종래기술에 따른 스택구조의 자기터널접합 장치는 도 1에 도시된 도면부호를 사용한다. 그리고, 종래기술에 따른 스택구조의 자기터널접합 장치와 본 발명의 기둥형 자기터널접합 장치의 체적은 동일하다.
먼저, 스택구조의 자기터널접합 장치와 본 발명의 기둥형 자기터널접합 장치를 비교하기에 앞서, 반도체 장치의 디자인 룰이 감소함에 따른 스택구조의 자기터널접합 장치의 문제점에 대하여 설명하면 다음과 같다.
반도체 장치의 디자인 룰이 감소함에 따라 자기터널접합 장치를 구비하는 메 모리 셀의 성능 즉, 동작 속도(operation speed) 및 저장 용량(storage capacity)을 향상시키기 위해서는 자기터널접합 장치의 고집적화가 필수적으로 요구된다. 이로 인하여 자기터널접합 장치의 면적(A1)이 점점 감소하고 있으며, 자기터널접합 장치의 면적(A1)이 감소함에 따라 자기터널접합층(107)의 면적(A2)도 감소하고 있다. 이는 자기터널접합 장치가 스택구조를 갖기 때문에 자기터널접합 장치의 면적(A1)과 자기터널접합층(107)의 면적(A2)이 동일하기 때문이다(A1=A2).
이와 같이, 자기터널접합 장치의 면적이 감소함에 따라 자기터널접합층(107)의 면적이 감소할수록 자기터널접합 장치의 전기적인 특성이 열화되는 문제점이 발생한다. 구체적으로, 자기터널접합 장치는 강자성박막인 핀드막(미도시) 및 자유막(미도시)의 자화방향에 의하여 자기저항비가 결정된다. 이때, 강자성박막은 면적이 감소함에 따라 박막내 자구(Magnetic domain) 크기가 작아지면서 포화자화율(Saturation Magnetization)이 증가한다. 이러한 포화자화율을 증가는 자기터널접합 장치의 임계전류밀도(critical current density, Jc)를 증가시킨다. 자기터널접합 장치의 임계전류밀도가 증가할수록 자기터널접합 장치의 자기저항비를 변화시키는데 필요한 구동전류밀도(operation current density, Jo)가 증가하고, 이로 인하여 자기터널접합 장치를 구비하는 자기 메모리 소자의 소비전력이 증가하는 문제점이 발생한다. 또한, 자기터널접합 장치의 임계전류밀도가 증가함에 따라 요구되는 구동전류밀도를 제공하기 위해서는 트랜지스터의 크기 및 배선의 크기를 축소하기 어려워지며, 이로 인하여 자기터널접합 장치를 구비하는 메모리 셀의 집적도가 저하되는 문제점이 있다.
본 발명의 자기터널접합 장치는 기둥형태를 갖기 때문에 상술한 반도체 장치의 디자인 룰이 감소함에 따른 스택구조의 자기터널접합 장치의 문제점을 해결할 수 있다.
구체적으로, 종래기술에 따른 스택구조의 자기터널접합 장치와 본 발명의 기둥형 자기터널접합 장치가 동일한 체적을 가질 때, 도 3에 도시된 바와 같이, 본 발명의 기둥형 자기터널접합 장치는 종래의 스택구조를 갖는 자기터널접합 장치보다 손쉽게 면적을 감소시킬 수 있다. 즉, 종래의 스택구조를 갖는 자기터널접합 장치의 면적(A1) 보다 본 발명의 기둥형 자기터널접합 장치의 면적(A3)이 작은 것을 확인할 수 있다(A1 > A3).
또한, 종래의 스택구조를 갖는 자기터널접합 장치에서 자기터널접합층(107)의 면적(A2)은 자기터널접합 장치의 면적(A1)과 동일하며(A1=A2), 자기터널접합 장치의 면적(A1)이 감소함에 따라 자기터널접합층(107)의 면적(A2)도 감소한다.
이에 비하여 본 발명의 기둥형 자기터널접합 장치는 자기터널접합 장치의 면적(A3)이 감소하여도 자기터널접합 장치의 높이(H)를 증가시킴으로써, 자기터널접합층(116)의 면적(A4)은 증가시킬 수 있다. 왜냐하면, 본 발명의 자기터널접합 장치에서 자기터널접합층(116)의 면적(A4)은 원둘레(R)와 높이(H)에 의해서 결정되기 때문이다.
한편, 본 발명의 자기터널접합 장치에서 자기터널접합층(116) 면적(A4)을 증가시키기 위하여 원둘레(R)를 증가시킬 경우, 자기터널접합 장치의 면적(A3)이 증 가할 수 있기 때문에 높이(H)를 증가시켜서 자기터널접합층(116)의 면적(A4)을 증가시키는 것이 바람직하다.
이와 같이, 본 발명의 기둥형 자기터널접합 장치는 자기터널접합 장치의 면적(A3)을 감소시킴과 동시에 자기터널접합층(116)의 면적(A4)은 증가시킬 수 있다. 이를 통하여 자기터널접합층(116)의 면적(A3) 특히, 강자성박막으로 이루어진 핀드막 및 자유막의 면적감소에 따른 자기터널접합 장치의 임계전류밀도의 증가를 방지할 수 있다.
상술한 바와 같이, 본 발명의 자기터널접합 장치는 기둥형태를 가짐으로써, 자기터널접합 장치의 집적도를 향상시킴과 동시에 자기터널접합 장치의 전기적인 특성을 향상시킬 수 있다.
이하, 본 발명의 기둥형 자기터널접합 장치를 구비하는 메모리 셀에 대하여 첨부된 도면을 참조하여 설명한다. 통상적으로, 자기터널접합 장치의 자기저항비는 자유막의 자화방향에 따라 결정된다. 따라서, 자유막의 자화방향을 변화시키는 구동원리 예컨대, 자기장(magnetic field) 또는 스핀전달토크(Spin Transfer Torque, STT)에 따라서 자기터널접합 장치를 구비하는 메모리 셀의 구조가 상이할 수 있다. 후술한 본 발명의 제2실시예에서는 자유막의 자화방향을 변화시키기 위한 구동원리로 스핀전달토크를 사용하는 메모리 셀을 예시하였다. 참고로, 스핀전달토크란, 거대자기저항(Giant Magneto Resistive, GMR)의 반작용으로 설명할 수 있다. 뉴턴의 제3법칙 즉, 작용/반작용의 법칙에 의하면 모든 작용은 크기가 같고 방향이 반대인 반작용을 수반하게 된다. 이때, 거대자기저항은 자화방향에 의해 전류의 양을 조절할 수 있기 때문에 발생하는 현상으로, 이에 대한 반작용으로 전류(예컨대, 스핀전류)를 통하여 자화방향을 조절하는 것이 가능한데 이것을 스핀전달토크라 한다.
도 4a는 본 발명의 제2실시예에 따른 자기터널접합 장치를 구비하는 메모리 셀을 도시한 단면도이고, 도 4b는 도 4a에 도시된 메모리 셀의 단위셀을 도시한 사시도이다.
도 4a 및 도 4b에 도시된 바와 같이, 기판(201)의 소정영역에는 소자분리막(202)이 배치되어 활성영역(203)을 정의한다. 소자분리막(202)을 포함하는 기판(201) 상부에는 활성영역(203) 및 소자분리막(202)을 동시에 가로지르는 복수의 게이트전극(204) 즉, 워드라인(word line)이 배치된다. 이때, 활성영역(203)의 방향을 행 방향(x축 방향)이라고 할 때, 게이트전극(204)은 열 방향(y축 방향)으로 배치된다. 게이트전극(204) 사이의 활성영역(203) 기판(201)에는 공통 소스영역(205S)이 배치되고, 공통 소스영역(205S) 양측 활성영역(203) 기판(201)에는 드레인영역(205D)이 배치된다. 이에 따라, 활성영역(203)과 게이트전극(204)이 교차하는 지점(point)에는 스위칭 동작을 수행하는 트랜지스터(T)가 형성된다.
트랜지스터(T)가 형성된 기판(201) 전면은 층간절연막(206)으로 덮여진다. 층간절연막(206) 상에는 게이트전극(204)을 가로지르고 자기터널접합장치(MTJ)의 제2전극(117)과 연결된 도전라인(210)이 배치된다. 도전라인(210)은 통상적으로 비트라인(bit line)이라 불리운다.
또한, 층간절연막(206) 내에는 자기터널접합 장치(MTJ)의 제1전극(111)과 트랜지스터(T)의 드레인영역(205D)을 전기적으로 연결하는 수직배선(209)이 배치된다. 수직배선(209)은 차례로 적층된 복수의 플러그(plug)를 포함할 수 있다. 그리고, 공통 소스영역(205S) 상부에는 소스라인(208)이 차례로 연결된다.
자기터널접합 장치(MTJ)는 기둥형태의 콘케이브 구조일 수 있다. 구체적으로, 자기터널접합 장치는(MTJ)는 기둥형 제2전극(117), 제2전극(117)의 측면 및 하부면을 감싸는 자기터널접합층(116) 및 자기터널접합층(116)의 측면 및 하부면을 감싸는 제1전극(111)을 포함한다. 이때, 제2전극(117)은 원기둥, 삼각기둥, 사각기둥 및 다각기둥으로 이루어진 그룹으로부터 선택된 어느 한 형태를 일 수 있으며, 제1전극(111) 및 자기터널접합층(116)은 실린더(cylinder) 형태일 수 있다(도 2a 내지 도 2c 참조). 또한, 자기터널접합 장치(MTJ)는 제2전극(117)과 자기터널접합층(116) 사이에 게재된 캡핑막(미도시)을 더 포함할 수 있다. 또한, 자기터널접합 장치(MTJ)는 제2전극(117)과 자기터널접합층(116) 사이에 게재되거나, 자기터널접합층(116)과 제1전극(111) 사이에 게재된 발열막(미도시)을 더 포함할 수 있다.
본 발명의 제2실시예에 적용된 기둥형 자기터널접합 장치(MTJ)에 대해서는 앞서 도 2a 내지 도 2d를 통하여 자세히 설명하였기 때문에 여기서는 자세한 설명을 생략한다.
게이트전극(204), 소스라인(208). 도전라인(210) 및 수직배선(209)은 도전성 물질 예컨대, 폴리실리콘, 금속막, 도전성 금속질화막, 도전성 금속산화막 및 금속실리사이드막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적 층막일 수 있다. 금속막으로는 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)을 사용할 수 있다. 도전성 금속질화막으로는 티타늄질화막(TiN) 또는 탄탈륨질화막(TaN)을 사용할 수 있다. 도전성 금속산화막으로는 이리듐산화막(IrO2)을 사용할 수 있다. 그리고, 금속실리사이드막으로는 티타늄실리사이드(TiSi) 또는 텅스텐실리사이드(WSi)를 사용할 수 있다.
층간절연막(206)은 산화막, 질화막, 산화질화막(oxynitride) 및 탄소함유막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막일 수 있다. 산화막으로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 또는 SOD(Spin On Dielectric)를 사용할 수 있다. 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다. 산화질화막으로는 실리콘산화질화막(SiON)을 사용할 수 있다. 그리고, 탄소함유막으로는 비정질탄소막(amorphous carbon layer), 카본리치폴리머막(carbon rich polymer), SiOC 또는 SOC를 사용할 수 있다.
이와 같이, 본 발명의 메모리 셀은 고집적화가 가능한 기둥형 자기터널접합 장치(MTJ)를 구비함으로써, 메모리 셀의 집적도를 향상시킬 수 있다. 이를 통하여 메모리 셀의 동작속도(operation speed) 및 저장 용량(storage capacity)을 향상시킬 수 있다.
또한, 본 발명의 자기터널접합 장치(MTJ)는 기둥형태를 갖기 때문에 임계전 류밀도를 감소시킬 수 있으며, 이를 통해 메모리 셀의 구동전류밀도(operation current density, Jo)를 감소시킬 수 있다. 메모리 셀의 구동전류밀도가 감소함에 따라 메모리 셀의 소비전력도 감소시킬 수 있다. 또한, 구동전류밀도를 감소시킴으로써, 메모리 셀을 구성하는 트랜지스터(T) 및 배선(도전라인, 워드라인 등)의 크기를 감소시킬 수 있으며, 이를 통하여 메모리 셀의 집적도를 보다 향상시킬 수 있다.
이하, 상술한 구조를 갖는 본 발명의 제2실시예에 따른 메모리 셀은 자기터널접합 장치(MTJ)를 흐르는 전류의 스핀전달토크에 의하여 자유막의 자화방향이 변화하게 되며, 자유막에 흐르는 전류의 방향에 따라서 자유막의 자화방향이 결정된다. 이러한, 본 발명의 제2실시예에 따른 메모리 셀의 구동방법에 대하여 도 5a 및 도 5b는 참조하여 자세히 설명한다.
도 5a 및 도 5b는 본 발명의 제2실시예에 따른 메모리 셀의 구동방법을 설명하기 위한 개략도이다. 여기서는, 설명의 편의를 위하여 자기터널접합 장치(MTJ)를 계단형으로 도시하였으며, 피닝막은 도시하지 않았다. 그리고, 초기상태에서 자유막(115)의 자화방향은 오른쪽. 핀드막(113)의 자화방향은 왼쪽으로 고정된 것으로 가정하였다.
먼저, 도 5a를 참조하여, 소스라인(208)이 접지된 상태에서 트랜지스터(T)의 게이트전극(204)에 워드라인 신호 예컨대, 전압을 인가하여 트랜지스터(T)를 활성화(On)시킨다. 워드라인 신호에 의하여 트랜지스터(T)가 활성화된 상태에서 도전라 인(210)에 도전라인 신호 예컨대, 전압을 인가한다. 이때, 도전라인 신호의 크기가 접지보다 큰 경우 즉, 도전라인(210)에 양의 전압(positive voltage)을 인가한 경우, 도전라인(210)과 소스라인(208) 사이의 전압차이에 의하여 자기터널접합 장치(MTJ)에 전류가 흐르게 된다. 이때, 발생된 전류는 자기터널접합 장치(MTJ)의 제2전극(117)에서 제1전극(111) 방향으로 흐르게 된다. 발생된 전류의 전류밀도가 자기터널접합 장치(MTJ)의 임계전류밀도보다 큰 경우 자유막(115)의 자화방향이 왼쪽 또는 오른쪽으로 변화하게 된다. 여기서는, 제2전극(117)에서 제1전극(111) 방향으로 흐르는 전류에 의하여 자유막(115)의 자화방향이 오른쪽에서 왼쪽으로 변화하는 것으로 가정하였다.
도 5b를 참조하여, 소스라인(208)이 접지되고, 트랜지스터(T)가 활성화된 상태에서 도전라인(210)에 음의 전압(negative voltage)을 갖는 도전라인 신호를 인가한 경우, 도전라인(210)과 소스라인(208) 사이의 전압차이에 의하여 자기터널접합 장치(MTJ)에 전류가 흐르게된다. 이때, 발생된 전류는 자기터널접합 장치(MTJ)의 제1전극(111)에서 제2전극(117) 방향으로 흐르게된다. 발생된 전류의 전류밀도가 자기터널접합 장치(MTJ)의 임계전류밀도보다 큰 경우 자유막(115)의 자화방향이 왼쪽 또는 오른쪽으로 변화하게 된다. 여기서는, 제1전극(111)에서 제2전극(117) 방향으로 흐르는 전류에 의하여 자유막(115)의 자화방향이 왼쪽에서 오른쪽으로 변화하는 것으로 가정하였다.
여기서, 핀드막(113)과 자유막(115)의 자화방향이 동일한 경우(도 5a 참조)에 자기터널접합 장치(MTJ)의 자기저항은 핀드막(113)과 자유막(115)의 자화방향이 서로 다른 경우(도 5b 참조)의 자기저항보다 작다. 이를 센싱하여 논리 '0' 또는 논리 '1'을 판별할 수 있다. 논리 '0' 또는 '1'을 판별(또는 읽기)하기 위해서는 트랜지스터(T) 활성화된 상태에서 소스라인(208)과 도전라인(210) 사이의 전압차이에 의하여 생성된 전류의 전류밀도가 자기터널접합 장치(MTJ)의 임계전류밀도 보다 작은것이 바람직하다.
또한, 도면에 도시하지는 않았지만, 게이트전극(204)에 워드라인 신호를 인가하지 않은 상태 즉, 트랜지스터가 비활성화(Off)된 상태에서는 도전라인(210)에 도전라인 신호를 인가하여도 자기터널접합 장치(MTJ)에 전류가 흐르지 않는다. 따라서, 트랜지스터(T)가 비활성화된 상태에서는 자유막(115)의 자화방향을 변화시킬 수 없다.
이하, 본 발명의 기둥형 자기터널접합 장치를 구비하고, 자기장을 이용하여 자기터널접합 장치의 자기저항비를 변화시키는 메모리 셀에 대하여 도 6a 및 도 6b를 참조하여 자세히 설명한다.
도 6a는 본 발명의 제3실시예에 따른 자기터널접합 장치를 구비하는 메모리 셀을 도시한 단면도이고, 도 6b는 도 6a에 도시된 메모리 셀의 단위 셀을 도시한 사시도이다.
도 6a 및 도 6b에 도시된 바와 같이, 기판(201)의 소정영역에는 소자분리막(202)이 배치되어 활성영역(203)을 정의한다. 소자분리막(202)을 포함하는 기판(201) 상부에는 활성영역(203) 및 소자분리막(202)을 동시에 가로지르는 복수의 게이트전극(204) 즉, 워드라인(word line)이 배치된다. 이때, 활성영역(203)의 방향을 행 방향(x축 방향)이라고 할 때, 게이트전극(204)은 열 방향(y축 방향)으로 배치된다. 게이트전극(204) 사이의 활성영역(203) 기판(201)에는 공통 소스영역(205S)이 배치되고, 공통 소스영역(205S) 양측 활성영역(203) 기판(201)에는 드레인영역(205D)이 배치된다. 이에 따라, 활성영역(203)과 게이트전극(204)이 교차하는 지점(point)에는 스위칭 동작을 수행하는 트랜지스터(T)가 형성된다.
트랜지스터(T)가 형성된 기판(201) 전면은 층간절연막(206)으로 덮여진다. 층간절연막(206) 상에는 게이트전극(204)을 가로지르고(x축 방향) 자기터널접합 장치(MTJ)의 제2전극(117)과 연결된 제2도전라인(212)이 배치된다. 제2도전라인(212)은 통상적으로 비트라인(bit line)이라 불리운다.
또한, 층간절연막(206) 내에는 자기터널접합 장치(MTJ)의 제1전극(111)의 측면 및 하부면의 일부를 감싸되, 제1전극(111)과 전기적으로 분리된 제1도전라인(211)이 배치된다. 제1도전라인(211)은 통상적으로 디지트(digit line)이라 불리우며, 게이트전극(204)과 나란한 방향(y축 방향)으로 배치된다.
또한, 층간절연막(206) 내에는 자기터널접합 장치(MTJ)의 제1전극(111)과 트랜지스터(T)의 드레인영역(205D)을 전기적으로 연결하는 수직배선(209)이 배치된다. 수직배선(209)은 차례로 적층된 복수의 플러그(plug)를 포함할 수 있다. 그리고, 공통 소스영역(205S) 상부에는 소스라인(208)이 차례로 연결된다.
자기터널접합 장치(MTJ)는 기둥형태의 콘케이브 구조일 수 있다. 구체적으로, 자기터널접합 장치는(MTJ)는 기둥형 제2전극(117), 제2전극(117)의 측면 및 하 부면을 감싸는 자기터널접합층(116) 및 자기터널접합층(116)의 측면 및 하부면을 감싸는 제1전극(111)을 포함한다. 이때, 제2전극(117)은 원기둥, 삼각기둥, 사각기둥 및 다각기둥으로 이루어진 그룹으로부터 선택된 어느 한 형태를 일 수 있으며, 제1전극(111) 및 자기터널접합층(116)은 실린더(cylinder) 형태일 수 있다(도 2a 내지 도 2c 참조). 또한, 자기터널접합 장치(MTJ)는 제2전극(117)과 자기터널접합층(116) 사이에 게재된 캡핑막(미도시)을 더 포함할 수 있다. 또한, 자기터널접합 장치(MTJ)는 제2전극(117)과 자기터널접합층(116) 사이에 게재되거나, 자기터널접합층(116)과 제1전극(111) 사이에 게재된 발열막(미도시)을 더 포함할 수 있다.
본 발명의 제3실시예에 적용된 기둥형 자기터널접합 장치(MTJ)에 대해서는 앞서 도 2a 내지 도 2d를 통하여 자세히 설명하였기 때문에 여기서는 자세한 설명을 생략한다.
게이트전극(204), 소스라인(208), 제1 및 제2도전라인(211, 212) 및 수직배선(209)은 도전성 물질 예컨대, 폴리실리콘, 금속막, 도전성 금속질화막, 도전성 금속산화막 및 금속실리사이드막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막일 수 있다. 금속막으로는 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)을 사용할 수 있다. 도전성 금속질화막으로는 티타늄질화막(TiN) 또는 탄탈륨질화막(TaN)을 사용할 수 있다. 도전성 금속산화막으로는 이리듐산화막(IrO2)을 사용할 수 있다. 그리고, 금속실리사이드막으로는 티타늄실리사이드(TiSi) 또는 텅스텐실리사이드(WSi)를 사용할 수 있다.
층간절연막(206)은 산화막, 질화막, 산화질화막(oxynitride) 및 탄소함유막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막일 수 있다. 산화막으로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 또는 SOD(Spin On Dielectric)를 사용할 수 있다. 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다. 산화질화막으로는 실리콘산화질화막(SiON)을 사용할 수 있다. 그리고, 탄소함유막으로는 비정질탄소막(amorphous carbon layer), 카본리치폴리머막(carbon rich polymer), SiOC 또는 SOC를 사용할 수 있다.
이와 같이, 본 발명의 메모리 셀은 고집적화가 가능한 기둥형 자기터널접합 장치(MTJ)를 구비함으로써, 메모리 셀의 집적도를 향상시킬 수 있다. 이를 통하여 메모리 셀의 동작속도(operation speed) 및 저장 용량(storage capacity)을 향상시킬 수 있다.
또한, 본 발명의 자기터널접합 장치(MTJ)는 기둥형태를 갖기 때문에 임계전류밀도를 감소시킬 수 있으며, 이를 통해 메모리 셀의 구동전류밀도(operation current density, Jo)를 감소시킬 수 있다. 메모리 셀의 구동전류밀도가 감소함에 따라 메모리 셀의 소비전력도 감소시킬 수 있다. 또한, 구동전류밀도를 감소시킴으로써, 메모리 셀을 구성하는 트랜지스터(T) 및 배선(도전라인, 워드라인 등)의 크기를 감소시킬 수 있으며, 이를 통하여 메모리 셀의 집적도를 보다 향상시킬 수 있 다.
상술한 구조를 갖는 본 발명의 제3실시예에 따른 메모리 셀은 제1도전라인(211) 및 제2도전라인(212)에 흐르는 전류에 의하여 제1 및 제2도전라인(211, 212) 주변에 유도된 자기장을 이용하여 자기터널접합 장치(MTJ)의 자기저항비를 변화시킬 수 있다. 예컨대, 제1도전라인(211)의 전류 방향이 고정된 상태에서 제2도전라인(212)을 흐르는 전류의 방향을 조절하여 자기터널접합 장치의 자기저항비를 변화시킬 수 있다. 구체적으로, 제2도전라인(212)을 흐르는 전류에 의하여 제2도전라인(212) 주변에 유도된 자기장의 세기가 자유막의 포화자화율보다 크다면 자유막의 자화방향이 제2도전라인(212)을 흐르는 전류의 방향과 동일한 방향으로 변화하게 되며, 이를 이용하여 자기터널접합 장치(MTJ)의 자기저항비를 변화시킬 수 있다. 이외에도, 제1 및 제2도전라인(211, 212)에 주변에 유도된 자기장을 이용하여 자기터널접합 장치(MTJ)의 자기저항비를 변화시키는 방법에 대해서는 다양한 공지된 기술이 존재하기 때문에 더 이상 자세한 설명은 생략한다.
이하, 본 발명의 기둥형 자기터널접합 장치의 제조방법에 대한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 이하의 공정설명에서 반도체 장치의 제조방법이나 이에 관련된 성막방법에 관련된 기술 내용중 알려진 기술에 대해서는 설명하지 아니하였고, 이는 이러한 알려진 기술들에 의해 본 발명의 기술적 범위가 제한되지 않음을 의미한다.
도 7a 내지 도 7d는 본 발명의 제4실시예에 따른 자기터널접합 장치의 제조 방법을 도시한 공정단면도이다.
도 7a에 도시된 바와 같이, 소정의 구조물이 구비된 기판(21)상에 소정의 간격(S)을 갖고 복수의 개구부(23)를 구비하는 절연막(22)을 형성한다. 이때, 개구부(23)는 후속 공정을 통하여 자기터널접합 장치가 형성될 영역으로, 인접한 자기터널접합 장치간 간섭현상이 발생하는 것을 방지할 수 있는 간격(S)을 확보하도록 형성하는 것이 바람직하다. 또한, 자기터널접합 장치의 측벽이 경사짐에 따른 간섭현상 및 전기적단락을 방지하기 위하여 개구부(23)의 측벽이 수직 프로파일을 갖게 형성하는 것이 바람직하다.
한편, 도면에 도시하지는 않았지만, 개구부(23)는 기판(21)에 형성된 소정의 구조물 예컨대, 트랜지스터의 접합영역과 연결된 배선의 상부면을 노출시키도록 형성할 수 있다(도 4a, 도 4b, 도 6a 및 도 6b 참조).
절연막(22)은 산화막, 질화막, 산화질화막 및 탄소함유막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다. 산화막으로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 또는 SOD(Spin On Dielectric)를 사용할 수 있다. 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다. 산화질화막으로는 실리콘산화질화막(SiON)을 사용할 수 있다. 그리고, 탄소함유막으로는 비정질탄소막(amorphous carbon layer), 카본리치폴리머막(carbon rich polymer), SiOC 또는 SOC를 사용할 수 있다. 이외에도 절연막(22)은 절연특성을 갖는 물질은 모두 사용하여 형성할 수 있다.
다음으로, 개구부(23)을 포함하는 절연막(22) 전면에 제1전극용 도전막(24)을 형성한다. 제1전극용 도전막(24)은 도전물질 예컨대, 금속물질 또는 금속화합물을 사용하여 형성할 수 있다. 금속물질로는 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)을 사용할 수 있고, 금속화합물로는 티타늄질화막(TiN), 탄탈륨질화막(TaN) 또는 텅스텐실리사이드(WSi) 등을 사용할 수 있다.
다음으로, 절연막(22)의 상부면에 형성된 제1전극용 도전막(24)을 선택적으로 식각하여 개구부(23)의 저면 및 측벽에 제1전극용 도전막(24)을 잔류시킨다. 이때, 개구부(23)의 저면 및 측벽에 잔류한 제1전극용 도전막(24)이 제1전극(24A)으로 작용한다. 이하, 제1전극(24A)을 형성하기 위한 식각공정을 '1차 식각'이라 약칭한다.
1차 식각공정은 에치백(etchback) 또는 화학적기계적연마법(Chemical Mechanical Polishing, CMP)을 사용하여 실시할 수 있다. 이때, 1차 식각공정을 에치백을 사용하여 실시할 경우, 개구부(23) 저면 및 측벽에 형성된 제1전극용 도전막(24)이 손상되는 것을 방지하기 위하여 샐로우에치백(shallow etchback)을 사용하여 1차 식각공정을 진행하는 것이 바람직하다.
1차 식각공정을 샐로우에치백을 사용하여 실시하는 방법은 다음과 같다.
먼저, 샐로우에치백 공정은 화학적건식식각법(Chemical Dry Etch; CDE)을 응용한 식각방법이다. 화학적건식식각법은 화학적 식각 및 물리적 식각을 동시에 진 행할 수 있는 식각방법이다. 물리적 식각은 Ar, He, Xe 등과 같은 불활성가스(inert gas)를 이용하여 플라즈마를 발생시키고 그 플라즈마 내의 양이온(positive ion)을 웨이퍼로 수직하게 입사시켜 순수하게 피식각층을 물리적으로 식각하는 방법이고, 화학적 식각은 피식각층과 플라즈마 상태에서 화학적으로 반응이 잘 일어나는 가스를 선택하여 플라즈마를 발생시키고 그 플라즈마내의 활성화된 중성의 라디칼(radical)을 이용하여 순수하게 화학적으로 식각하는 방법이다. 따라서, 화학적 식각 및 물리적 식각이 동시에 진행되는 화학적건식식각법은 플라즈마내의 양이온을 웨이퍼로 입사시켜 이온의 강력한 충돌에너지를 이용함과 동시에 피식각층과 화학적 반응이 잘 일어나는 라디칼을 이용하므로써 식각속도를 1 오더(order) 정도 증가시킬 수 있도록 시너지효과를 얻는 방법이다. 이때, 화학적 건식식각법은 물리적 식각에 비하여 화학적 식각이 우세할 경우 수직방향보다 수평방향으로 식각이 잘 이루어지며, 화학적 식각에 비하여 물리적 식각이 우세할 경우 수평방향보다 수직방향으로의 식각이 잘 이루어진다.
샐로우에치백 공정은 상술한 화학적건식식각법의 식각원리를 응용하여 플라즈마 식각장치의 소스파워(source power), 바이어스파워(bias power), 압력(pressure), 탑전극(top electroed)의 온도, 바텀전극(battom electroed)의 온도 및 챔버내 공급되는 물리적 식각가스와 화학적 식각가스의 비율로 이루어진 공정조건 그룹으로부터 선택된 어느 하나 또는 둘 이상을 조절하여 절연막(23)의 상부면에 형성된 제1전극용 도전막(24)을 선택적으로 식각하는 방법이다. 예컨대, 식각가스로 물리적 식각가스인 아르곤가스를 사용할 경우, 바이어스파워를 인가하지 않고 개구부(23) 내부의 압력을 높게 형성하면 1차 식각공정간 개구부(23)의 저면 및 측벽에 형성된 제1전극용 도전막(24)이 손상되는 것을 방지할 수 있다. 이는 플라즈마에 의해 형성된 아르곤 양이온이 개구부(23) 내부의 압력에 의하여 그 가속에너지를 잃어버리기 때문이다.
1차 식각공정을 화학적기계적연마법을 사용하여 실시하는 방법은 다음과 같다.
먼저, 개구부(23)를 매립하고 제1전극용 도전막(24) 전면을 덮는 희생막(미도시)을 형성한다. 이때, 희생막은 1차 식각을 진행하는 과정에서 개구부(23)의 저념 및 측벽에 형성된 제1전극용 도전막(24)이 손상되는 것을 방지하는 역할을 수행하는 것으로, 탄소함유막 또는 산화막으로 형성할 수 있다. 탄소함유막으로는 포토레지스트(Photo Resist, PR), 비정질탄소막(amorphous carbon layer), SiOC 및 SOC로 이루어진 그룹으로부터 선택된 어느 하나를 사용할 수 있다. 산화막으로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), 고밀도플라즈마산화막(High Density Plasma, HDP), SOG(Spin On Glass) 및 SOD(Spin On Dielectric)로 이루어진 그룹으로부터 선택된 어느 하나를 사용할 수 있다.
다음으로, 절연막(22) 상부면이 노출될 때까지 화학적기계적연마를 진행하여 개구부(23)의 저면 및 측벽에 제1전극용 도전막(24)을 잔류시킨다.
다음으로, 희생막을 제거한다. 여기서, 희생막을 탄소함유막으로 형성한 경 우에는 산소 플라즈마 처리(O2 plasma treatment)를 사용하여 희생막을 제거할 수 있다. 희생막을 산화막으로 형성한 경우에는 습식식각법 예컨대, BOE(Buffered Oxide Echant)용액 또는 불산(HF)용액을 사용하여 제거할 수 있다. 이때, 희생막을 제거하는 과정에서 1차 식각공정시 발생된 식각부산물을 제거하기 위한 세정공정을 동시에 진행할 수도 있다.
상술한 공정과정을 통하여 개구부(23) 내부에 매립된 실린더 형태의 제1전극(24A)을 형성할 수 있다. 이때, 자기터널접합 장치의 제조공정을 단순화시키기 위하여 1차 식각공정은 에치백을 사용하여 실시하는 것이 바람직하다.
도 7b에 도시된 바와 같이, 제1전극(24A)을 포함하는 절연막(22) 전면에 제1자성막(27)을 형성한다. 제1자성막(27)은 피닝막(25) 및 핀드막(26)이 순차적으로 적층된 구조를 가질 수 있다.
피닝막(25)은 핀드막(26)의 자화방향을 고정시키는 역할을 수행하는 것으로, 반강자성(antiferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 예를 들어, 반강자성을 갖는 물질로는 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 또는 NiO 등을 사용할 수 있다. 피닝막(25)은 상술한 반강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 또는 이들이 적층된 적층막으로 형성할 수 있다.
피닝막(25)에 의하여 자화방향이 고정된 핀드막(26)은 강자성(ferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 예를 들어, 강자성을 갖는 물질로는 Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 또는 Y3Fe5O12 등을 사용할 수 있다. 이때, 핀드막(26)은 상술한 강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 이들이 적층된 적층막으로 형성할 수 있다. 또한, 핀드막(26)은 상술한 강자성 물질들 중 어느 하나와 루테늄막(Ru)이 적층된 적층막으로 형성할 수 있다(예컨대, CdFe/Ru/CoFe). 또한, 핀드막(26)은 강자성막, 반강자성 커플링 스페이서막 (anti-ferromagnetic coupling spacer layer) 및 강자성막이 순차적으로 적층된 합성 반강자성막(synthetic anti-ferromagnetic layer, SAF layer)으로 형성할 수도 있다.
다음으로, 절연막(22)의 상부면에 형성된 제1자성막(27)을 선택적으로 식각하여 개구부(23)의 저면 및 측벽 상부에 제1자성막(27)을 잔류시킨다. 이하, 제1자성막(27)을 패터닝하기 위한 식각공정을 '2차 식각'이라 약칭한다. 그리고, 패터닝된 제1자성막(27)의 도면부호를 '27A', 피닝막(25)의 도면부호를 '25A', 핀드막(26)의 도면부호를 '26A'로 변경하기 표기한다.
2차 식각공정은 1차 식각공정과 동일한 방법 즉, 에치백 또는 화학적기계적연마법을 사용하여 실시할 수 있다. 2차 식각공정을 에치백을 사용하여 실시할 경우, 개구부(23) 내부에 형성된 제1자성막(27)이 손상되는 것을 방지하기 위하여 샐로우에치백을 사용하여 실시하는 것이 바람직하다. 2차 식각공정을 화학적기계적연마법을 사용하여 실시할 경우, 개구부(23) 내부를 희생막(미도시)으로 매립한 후, 절연막(22)의 상부면이 노출될 때까지 화학적기계적연마를 진행하여 패턴된 제1자성막(27A)을 형성할 수 있다.
상술한 공정과정을 통하여 제1전극(24A) 상에 제1자성막(27A)을 형성할 수 있다. 이때, 자기터널접합 장치의 제조공정을 단순화시키기 위하여 2차 식각공정은 에치백을 사용하여 실시하는 것이 바람직하다.
도 7c에 도시된 바와 같이, 제1자성막(27A)을 포함하는 절연막(22) 전면에 터널절연막(28) 및 제2자성막을 형성한다. 여기서, 제2자성막은 자유막(29)을 의미한다. 터널절연막(28) 및 자유막(29)은 개구부(23) 내부를 완전히 매립하지 않도록 형성하는 것이 바람직하다.
터널절연막(28)은 핀드막(26A)과 자유막(29) 사이의 터널링장벽(tunneling barrier)으로 작용하며, 절연특성을 갖는 물질은 모두 사용할 수 있다. 예를 들어, 터널절연막(28)은 마그네슘산화막(MgO)으로 형성할 수 있다.
자유막(29)은 외부자극 예컨대, 자기장(magnetic field) 또는 스핀전달토크(Spin Transfer Torque, STT)에 의하여 자화방향이 변화하며, 강자성(ferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 또한, 자유막(29)은 강자성막, 반강자성 커플링 스페이서막(anti-ferromagnetic coupling spacer layer) 및 강자성막이 순차적으로 적층된 합성 반강자성막(synthetic anti-ferromagnetic layer, SAF layer)으로 형성할 수도 있다.
다음으로, 절연막(22)의 상부면에 형성된 자유막(29) 및 터널절연막(28)을 선택적으로 식각하여 개구부(23)의 저면 및 측벽 상부에 터널절연막(28) 및 자유 막(29)을 잔류시킨다. 이하, 터널절연막(28) 및 자유막(29)을 패터닝하기 위한 식각공정을 '3차 식각'이라 약칭한다. 그리고, 패터닝된 터널절연막(28)의 도면부호를 '28A'로 자유막(29)의 도면부호를 '29A'로 변경하여 표기한다.
3차 식각공정은 1차 식각공정과 동일한 방법 즉, 에치백 또는 화학적기계적연마법을 사용하여 실시할 수 있다. 3차 식각공정을 에치백을 사용하여 실시할 경우, 개구부(23) 내부에 형성된 자유막(29)이 손상되는 것을 방지하기 위하여 샐로우에치백을 사용하여 실시하는 것이 바람직하다. 3차 식각공정을 화학적기계적연마법을 사용하여 실시할 경우, 개구부(23) 내부를 희생막(미도시)으로 매립한 후, 절연막(22)의 상부면이 노출될 때까지 화학적기계적연마를 진행하여 패턴된 자유막(29A) 및 터널절연막(28A)을 형성할 수 있다.
상술한 공정과정을 통하여 제1자성막(27A) 상에 터널절연막(28A) 및 자유막(29A)을 형성할 수 있다. 3차 식각공정시 제1전극(24A), 피닝막(25A), 핀드막(26A) 및 터널절연막(28A)의 일부가 노출됨과 동시에 자유막(29A)의 표면이 노출되기 때문에 건식식각에 의한 자유막(29A)의 손상 및 식각공정시 발생된 도전성 식각부산물에 의하여 자기터널접합 장치의 전기적인 특성이 열화되는 것을 방지하기 위하여 화학적기계전연마법을 사용하여 3차 식각을 진행하는 것이 바람직하다.
이로써, 개구부(23) 내부에서 일정 두께를 갖고, 피닝막(25A), 핀드막(26A), 터널절연막(28A) 및 자유막(29A)이 순차적으로 적층된 실린더 형태의 자기터널접합층(30)을 형성할 수 있다.
도 7d에 도시된 바와 같이, 개구부(23) 내 빈공간을 매립하도록 제2전극(32) 을 형성한다. 이때, 제2전극(32)은 개구부(23) 내 빈공간만을 매립하도록 형성하거나, 또는 인접한 개구부(23) 내부에 형성된 자기터널접합층(30) 사이를 연결하기 위하여 개구부(23) 내 빈공간을 매립함과 동시에 절연막(22) 상부면을 덮도록 형성할 수도 있다.
제2전극(32)은 제1전극(24)과 동일한 물질로 형성할 수 있다. 제2전극(32)은 도전물질 예컨대, 금속물질 또는 금속화합물을 사용하여 형성할 수 있다. 금속물질로는 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)을 사용할 수 있고, 금속화합물로는 티타늄질화막(TiN), 탄탈륨질화막(TaN) 또는 텅스텐실리사이드(WSi) 등을 사용할 수 있다.
상술한 공정과정을 통하여 본 발명의 기둥형태의 콘케이브 구조를 갖는 자기터널접합 장치를 완성할 수 있다.
이와 같이, 본 발명은 소정의 간격을 갖는 개구부(23) 내부에 자기터널접합 장치를 형성함으로써, 인접한 자기터널접합 장치간 간격을 확보할 수 있다. 이를 통하여 인접한 자기터널접합 장치간 간섭현상 및 전기적단락을 방지할 수 있다.
또한, 본 발명은 자기터널접합층(30)을 구성하는 각 박막을 복수회의 증착 및 식각공정을 통하여 형성함으로써, 도전성 식각부산물에 기인한 자기터널접합 장치의 특성 열화를 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 자기터널접합 장치를 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 자기터널접합 장치를 도시한 도면.
도 3은 종래기술에 따른 스택구조의 자기터널접합 장치와 본 발명의 제1실시예에 따른 기둥형 자기터널접합 장치를 비교하여 도시한 도면.
도 4a 및 도 4b는 본 발명의 제2실시예에 따른 자기터널접합 장치를 구비하는 메모리 셀을 도시한 도면.
도 5a 및 도 5b는 본 발명의 제2실시예에 따른 메모리 셀의 구동방법을 설명하기 위한 개략도.
도 6a 및 도 6b는 본 발명의 제3실시예에 따른 자기터널접합 장치를 구비하는 메모리 셀을 도시한 도면.
도 7a 내지 도 7d는 본 발명의 제4실시예에 따른 자기터널접합 장치의 제조방법을 도시한 공정단면도.
*도면 주요 부분에 대한 부호 설명*
111 : 제1전극 112, 25, 25A : 피닝막
113, 26, 26A : 핀드막 114, 27, 27A : 터널절연막
115, 29, 29A : 자유막 116, 30 : 자기터널접합층
117 : 제2전극
Claims (25)
- 기둥형 제2전극;상기 제2전극의 측면 및 하부면을 감싸는 자기터널접합층; 및상기 자기터널접합층의 측면 및 하부면을 감싸는 제1전극을 포함하는 자기터널접합 장치.
- 제1항에 있어서,상기 제1전극 및 상기 자기터널접합층은 실린더(cylinder) 형태를 갖는 자기터널접합 장치.
- 제1항에 있어서,상기 자기터널접합층은,상기 제2전극의 측면 및 하부면을 감싸는 자유막;상기 자유막의 측면 및 하부면을 감싸는 터널절연막;상기 터널절연막의 측면 및 하부면을 감싸는 핀드막; 및상기 핀드막의 측면 및 하부면을 감싸는 피닝막을 포함하는 자기터널접합 장치.
- 제1항에 있어서,상기 자기터널접합층은,상기 제2전극의 측면 및 하부면을 감싸는 피닝막;상기 피닝막의 측면 및 하부면을 감싸는 핀드막;상기 핀드막의 측면 및 하부면을 감싸는 터널절연막; 및상기 터널절연막의 측면 및 하부면을 감싸는 자유막을 포함하는 자기터널접합 장치.
- 제3항 또는 제4항에 있어서,상기 자유막, 상기 터널절연막, 상기 핀드막 및 상기 피닝막은 실린더 형태를 갖는 자기터널접합 장치.
- 기둥형 제2전극, 상기 제2전극의 측면 및 하부면을 감싸는 자기터널접합층 및 상기 자기터널접합층의 측면 및 하부면을 감싸는 제1전극을 포함하는 기둥형 자기터널접합 장치;상기 제1전극과 연결된 접합영역을 포함하는 트랜지스터; 및상기 제2전극에 연결된 도전라인을 포함하는 메모리 셀.
- 제6항에 있어서,상기 제1전극에 연결되지 않은 상기 트랜지스터의 접합영역에 연결된 소스라인을 더 포함하는 메모리 셀.
- 제7항에 있어서,상기 소스라인과 상기 도전라인 사이의 전압차이에 의해 상기 자기터널접합 장치에 흐르는 전류의 방향에 따라 상기 자기터널접합 장치의 자기저항비가 변화하는 메모리 셀.
- 기둥형 제2전극, 상기 제2전극의 측면 및 하부면을 감싸는 자기터널접합층 및 상기 자기터널접합층의 측면 및 하부면을 감싸는 제1전극을 포함하는 기둥형 자기터널접합 장치;상기 제1전극과 연결된 접합영역을 포함하는 트랜지스터;상기 제1전극의 측면 및 하부면을 일부 감싸되, 상기 제1전극과 전기적으로 분리된 제1도전라인; 및상기 제1도전라인과 교차하고, 상기 제2전극에 연결 제2도전라인을 포함하는 메모리 셀.
- 제9항에 있어서,상기 제1전극에 연결되지 않은 상기 트랜지스터의 접합영역에 연결된 소스라인을 더 포함하는 메모리 셀.
- 제9항에 있어서,상기 제1도전라인 및 상기 제2도전라인을 흐르는 전류에 의해 상기 제1도전라인 및 상기 제2도전라인에 유도된 자기장을 이용하여 상기 자기터널접합 장치의 자기저항비를 변화시키는 메모리 셀.
- 제6항 또는 제9항에 있어서,상기 제1전극 및 상기 자기터널접합층은 실린더(cylinder) 형태를 갖는 메모리 셀.
- 제6항 또는 제9항에 있어서,상기 자기터널접합층은,상기 제2전극의 측면 및 하부면을 감싸는 자유막;상기 자유막의 측면 및 하부면을 감싸는 터널절연막;상기 터널절연막의 측면 및 하부면을 감싸는 핀드막; 및상기 핀드막의 측면 및 하부면을 감싸는 피닝막을 포함하는 메모리 셀.
- 제6항 또는 제9항에 있어서,상기 자기터널접합층은,상기 제2전극의 측면 및 하부면을 감싸는 피닝막;상기 피닝막의 측면 및 하부면을 감싸는 핀드막;상기 핀드막의 측면 및 하부면을 감싸는 터널절연막; 및상기 터널절연막의 측면 및 하부면을 감싸는 자유막을 포함하는 메모리 셀.
- 제13항에 있어서,상기 자유막, 상기 터널절연막, 상기 핀드막 및 상기 피닝막은 실린더 형태를 갖는 메모리 셀.
- 소정의 간격을 갖는 복수의 개구부를 구비하는 절연막을 형성하는 단계;상기 개구부의 저면 및 측벽에 제1전극을 형성하는 단계;상기 제1전극 상에 자기터널접합층을 형성하는 단계; 및상기 자기터널접합층 상에 나머지 상기 개구부를 매립하는 제2전극을 형성하는 단계를 포함하는 자기터널접합 장치 제조방법.
- 제16항에 있어서,상기 제1전극 및 상기 자기터널접합층은 실린더 형태를 갖는 자기터널접합 장치 제조방법.
- 제16항에 있어서,상기 제1전극을 형성하는 단계는,상기 개구부를 포함하는 절연막 전면에 제1전극용 도전막을 형성하는 단계; 및상기 절연막 상부면에 형성된 상기 제1전극용 도전막을 선택적으로 식각하여 상기 개구부의 저면 및 측벽에 상기 제1전극용 도전막을 잔류시키는 단계를 포함하는 자기터널접합 장치 제조방법.
- 제16항에 있어서,상기 자기터널접합층을 형성하는 단계는,상기 제1전극을 포함하는 절연막 전면에 제1자성막을 형성하는 단계;상기 절연막 상부면에 형성된 제1자성막을 선택적으로 식각하여 상기 제1전극 상에 상기 제1자성막을 잔류시키는 단계;패턴된 상기 제1자성막을 포함하는 절연막 전면에 터널절연막 및 제2자성막을 순차적으로 형성하는 단계; 및상기 절연막 상부면에 형성된 제2자성막 및 터널절연막은 선택적으로 식각하여 상기 제1자성막 상에 상기 제2자성막 및 터널절연막을 잔류시키는 단계를 포함하는 자기터널접합 장치 제조방법.
- 제18항 또는 제19항에 있어서,상기 선택적으로 식각하는 단계는,샐로우에치백 또는 화학적기계적연마법을 사용하여 실시하는 자기터널접합 장치 제조방법.
- 제20항에 있어서,상기 화학적기계적연마법을 사용하여 상기 선택적으로 식각하는 단계는,상기 개구부 내부를 매립하고 상기 절연막의 상부면을 덮는 희생막을 형성하는 단계;상기 절연막의 상부면이 노출될 때까지 화학적기계적연마하는 단계; 및상기 희생막을 제거하는 단계를 포함하는 자기터널접합 장치 제조방법.
- 제21항에 있어서,상기 희생막은 탄소함유막 또는 산화막으로 형성하는 자기터널접합 장치 제조방법.
- 제22항에 있어서,상기 탄소함유막은 포토레지스트, 비정질탄소막, SiOC 및 SOC로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 자기터널접합 장치 제조방법.
- 제22항에 있어서,상기 희생막이 탄소함유막일 경우 상기 희생막을 제거하는 단계는,산소 플라즈마 처리를 사용하여 실시하는 자기터널접합 장치 제조방법.
- 제22항에 있어서,상기 희생막이 산화막일 경우 상기 희생막을 제거하는 단계는,BOE(Buffered Oxide Echant)용액 또는 불산(HF)용액을 사용하여 실시하는 자기터널접합 장치 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080064396A KR100990143B1 (ko) | 2008-07-03 | 2008-07-03 | 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법 |
| US12/492,406 US20100003767A1 (en) | 2008-07-03 | 2009-06-26 | Magnetic tunnel junction device, memory cell having the same, and method for fabricating the same |
| TW98122215A TW201010151A (en) | 2008-07-03 | 2009-07-01 | Magnetic tunnel junction device, memory cell having the same, and method for fabricating the same |
| CN200910158735A CN101621113A (zh) | 2008-07-03 | 2009-07-03 | 磁隧道结器件、具有磁隧道结器件的存储单元及制造方法 |
| JP2009159255A JP2010016384A (ja) | 2008-07-03 | 2009-07-03 | 磁気トンネル接合装置、これを備えるメモリセル、およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080064396A KR100990143B1 (ko) | 2008-07-03 | 2008-07-03 | 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100004296A KR20100004296A (ko) | 2010-01-13 |
| KR100990143B1 true KR100990143B1 (ko) | 2010-10-29 |
Family
ID=41464691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20080064396A KR100990143B1 (ko) | 2008-07-03 | 2008-07-03 | 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20100003767A1 (ko) |
| JP (1) | JP2010016384A (ko) |
| KR (1) | KR100990143B1 (ko) |
| CN (1) | CN101621113A (ko) |
| TW (1) | TW201010151A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101378566B1 (ko) * | 2011-07-15 | 2014-03-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 자기저항성 랜덤 액세스 메모리와 이러한 메모리를 제조하는 방법 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569642B (zh) * | 2010-12-07 | 2016-08-03 | 三星电子株式会社 | 存储节点、包括该存储节点的磁存储器件及其制造方法 |
| JP5644493B2 (ja) * | 2010-12-28 | 2014-12-24 | 富士通セミコンダクター株式会社 | 磁気デバイスおよびその製造方法 |
| US8928100B2 (en) | 2011-06-24 | 2015-01-06 | International Business Machines Corporation | Spin transfer torque cell for magnetic random access memory |
| JP2013021108A (ja) * | 2011-07-11 | 2013-01-31 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| KR101909201B1 (ko) | 2012-05-18 | 2018-10-17 | 삼성전자 주식회사 | 자기저항요소 및 이를 포함하는 메모리소자 |
| KR101998676B1 (ko) | 2012-07-20 | 2019-07-10 | 삼성전자주식회사 | 자기 메모리 장치 및 그 제조 방법 |
| US9490421B2 (en) | 2012-12-21 | 2016-11-08 | Samsung Electronics Co., Ltd. | Method and system for providing vertical spin transfer switched magnetic junctions and memories using such junctions |
| JP6161026B2 (ja) * | 2013-03-14 | 2017-07-12 | 株式会社東芝 | 磁気メモリ |
| US9240546B2 (en) * | 2013-03-26 | 2016-01-19 | Infineon Technologies Ag | Magnetoresistive devices and methods for manufacturing magnetoresistive devices |
| US9601544B2 (en) * | 2013-07-16 | 2017-03-21 | Imec | Three-dimensional magnetic memory element |
| US9142761B2 (en) * | 2013-08-29 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a magnetic tunnel junction device |
| CN103630150A (zh) * | 2013-12-02 | 2014-03-12 | 无锡乐尔科技有限公司 | 一种磁电位器 |
| KR20160000299A (ko) * | 2014-06-24 | 2016-01-04 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102200497B1 (ko) * | 2014-07-07 | 2021-01-11 | 삼성전자주식회사 | 반도체 기억 소자 및 그 제조방법 |
| US9444035B2 (en) * | 2014-09-10 | 2016-09-13 | Qualcomm Incorporated | Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication |
| KR102353133B1 (ko) * | 2015-06-19 | 2022-01-19 | 인텔 코포레이션 | 캡핑된 자기 메모리 |
| US9972771B2 (en) * | 2016-03-24 | 2018-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM devices and methods of forming the same |
| KR102552896B1 (ko) | 2016-08-02 | 2023-07-07 | 삼성전자주식회사 | 자기 저항 메모리 소자 및 그 제조 방법 |
| FR3055471B1 (fr) | 2016-08-31 | 2018-09-14 | Stmicroelectronics (Crolles 2) Sas | Puce protegee contre les attaques face arriere |
| FR3069703B1 (fr) | 2017-07-27 | 2020-01-24 | Stmicroelectronics (Crolles 2) Sas | Puce electronique |
| US10546996B2 (en) * | 2017-07-31 | 2020-01-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetoresistive random access memory (MRAM) structure and method of forming the same |
| US10355198B2 (en) | 2017-11-13 | 2019-07-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and fabrication method thereof |
| US10686129B2 (en) | 2017-11-29 | 2020-06-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory device |
| US10693056B2 (en) * | 2017-12-28 | 2020-06-23 | Spin Memory, Inc. | Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer |
| US10803916B2 (en) | 2017-12-29 | 2020-10-13 | Spin Memory, Inc. | Methods and systems for writing to magnetic memory devices utilizing alternating current |
| US10347308B1 (en) | 2017-12-29 | 2019-07-09 | Spin Memory, Inc. | Systems and methods utilizing parallel configurations of magnetic memory devices |
| US10770510B2 (en) | 2018-01-08 | 2020-09-08 | Spin Memory, Inc. | Dual threshold voltage devices having a first transistor and a second transistor |
| US10319424B1 (en) | 2018-01-08 | 2019-06-11 | Spin Memory, Inc. | Adjustable current selectors |
| US10192789B1 (en) | 2018-01-08 | 2019-01-29 | Spin Transfer Technologies | Methods of fabricating dual threshold voltage devices |
| US10161856B1 (en) * | 2018-01-19 | 2018-12-25 | Ping-Chieh Wu | Magneto-optical bio-detection devices having high sensitivity |
| US10411184B1 (en) * | 2018-03-02 | 2019-09-10 | Samsung Electronics Co., Ltd. | Vertical spin orbit torque devices |
| US10692556B2 (en) | 2018-09-28 | 2020-06-23 | Spin Memory, Inc. | Defect injection structure and mechanism for magnetic memory |
| US10878870B2 (en) | 2018-09-28 | 2020-12-29 | Spin Memory, Inc. | Defect propagation structure and mechanism for magnetic memory |
| CN112753099B (zh) * | 2019-03-28 | 2024-04-16 | Tdk株式会社 | 存储元件、半导体装置、磁记录阵列和存储元件的制造方法 |
| CN110349609B (zh) * | 2019-07-04 | 2021-09-07 | 西安交通大学 | 一种三维磁性器件及磁存储器 |
| US11289644B2 (en) * | 2019-12-19 | 2022-03-29 | International Business Machines Corporation | Magnetic tunnel junction having all-around structure |
| CN112820820B (zh) * | 2019-12-24 | 2023-05-19 | 长江存储科技有限责任公司 | 磁阻随机存取存储器 |
| JP7330360B2 (ja) * | 2020-02-19 | 2023-08-21 | 長江存儲科技有限責任公司 | 磁気メモリ構造およびデバイス |
| US11682514B2 (en) * | 2020-08-19 | 2023-06-20 | Globalfoundries U.S. Inc. | Memory cell having a free ferromagnetic material layer with a curved, non-planar surface and methods of making such memory cells |
| US11716910B2 (en) * | 2020-08-25 | 2023-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM structure for balanced loading |
| US20220165943A1 (en) * | 2020-11-20 | 2022-05-26 | Korea University Research And Business Foundation | Spin-orbit torque (sot)-based magnetic tunnel junction and method of fabricating the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005342A (ja) | 2004-06-15 | 2006-01-05 | Internatl Business Mach Corp <Ibm> | 超小型電子デバイスにおいて導電ワイヤの周囲のライナとして磁界コンセントレータを製造する方法 |
| JP2006173472A (ja) | 2004-12-17 | 2006-06-29 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3259704B2 (ja) * | 1998-12-30 | 2002-02-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6551852B2 (en) * | 2001-06-11 | 2003-04-22 | Micron Technology Inc. | Method of forming a recessed magnetic storage element |
| JP3884312B2 (ja) * | 2002-03-28 | 2007-02-21 | 株式会社東芝 | 磁気記憶装置 |
| US6673675B2 (en) * | 2002-04-11 | 2004-01-06 | Micron Technology, Inc. | Methods of fabricating an MRAM device using chemical mechanical polishing |
| US6531331B1 (en) * | 2002-07-16 | 2003-03-11 | Sandia Corporation | Monolithic integration of a MOSFET with a MEMS device |
| US6828639B2 (en) * | 2002-07-17 | 2004-12-07 | Micron Technology, Inc. | Process flow for building MRAM structures |
| US6784510B1 (en) * | 2003-04-16 | 2004-08-31 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory device structures |
| US6936479B2 (en) * | 2004-01-15 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Method of making toroidal MRAM cells |
| JP4571836B2 (ja) * | 2004-07-23 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7563688B2 (en) * | 2006-02-24 | 2009-07-21 | Hynix Semiconductor Inc. | Method for fabricating capacitor in semiconductor device |
| US8110881B2 (en) * | 2007-09-27 | 2012-02-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM cell structure with a blocking layer for avoiding short circuits |
| KR100942984B1 (ko) * | 2007-12-21 | 2010-02-17 | 주식회사 하이닉스반도체 | 자기터널접합 셀 형성방법 |
-
2008
- 2008-07-03 KR KR20080064396A patent/KR100990143B1/ko not_active IP Right Cessation
-
2009
- 2009-06-26 US US12/492,406 patent/US20100003767A1/en not_active Abandoned
- 2009-07-01 TW TW98122215A patent/TW201010151A/zh unknown
- 2009-07-03 JP JP2009159255A patent/JP2010016384A/ja active Pending
- 2009-07-03 CN CN200910158735A patent/CN101621113A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005342A (ja) | 2004-06-15 | 2006-01-05 | Internatl Business Mach Corp <Ibm> | 超小型電子デバイスにおいて導電ワイヤの周囲のライナとして磁界コンセントレータを製造する方法 |
| JP2006173472A (ja) | 2004-12-17 | 2006-06-29 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101378566B1 (ko) * | 2011-07-15 | 2014-03-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 자기저항성 랜덤 액세스 메모리와 이러한 메모리를 제조하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010016384A (ja) | 2010-01-21 |
| TW201010151A (en) | 2010-03-01 |
| CN101621113A (zh) | 2010-01-06 |
| KR20100004296A (ko) | 2010-01-13 |
| US20100003767A1 (en) | 2010-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100990143B1 (ko) | 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법 | |
| TWI723502B (zh) | 用於磁阻式隨機存取記憶體磁穿隧接面頂部電極與通路之間介面的技術 | |
| TWI783018B (zh) | 半導體結構以及相關操作和製造方法 | |
| US9893121B2 (en) | Magnetic memory and method of manufacturing magnetic memory | |
| KR101769196B1 (ko) | 공정 데미지 최소화를 위한 자가 정렬된 자기저항 랜덤 액세스 메모리（ｍｒａｍ）구조물 | |
| US10164170B2 (en) | Semiconductor device | |
| JP5502627B2 (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| JP5601181B2 (ja) | 磁気抵抗効果素子及びその製造方法 | |
| KR100939111B1 (ko) | 자기터널접합소자 제조방법 | |
| US8878319B2 (en) | Magnetic tunnel junction device and method for fabricating the same | |
| US9673388B2 (en) | Integrated circuit structures with spin torque transfer magnetic random access memory and methods for fabricating the same | |
| US10164173B2 (en) | Magnetic random access memory devices and methods of manufacturing the same | |
| US8941195B2 (en) | Semiconductor device having insulating layer formed through oxidization of electrode | |
| KR101159240B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2011249590A (ja) | 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法 | |
| KR101015144B1 (ko) | 자기터널접합 장치 제조방법 | |
| KR20100053856A (ko) | 자기터널접합 장치 제조방법 | |
| KR20100076556A (ko) | 자기터널접합 장치 제조방법 | |
| KR20090114681A (ko) | 자기터널접합 소자 및 이를 구비하는 메모리 셀 | |
| US20120241882A1 (en) | Semiconductor memory device and method for fabricating the same | |
| US9018720B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2009224477A (ja) | 半導体記憶装置及びその製造方法 | |
| TW202118105A (zh) | 半導體裝置的形成方法 | |
| US9029964B2 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |