JP3884312B2 - 磁気記憶装置 - Google Patents
磁気記憶装置 Download PDFInfo
- Publication number
- JP3884312B2 JP3884312B2 JP2002093091A JP2002093091A JP3884312B2 JP 3884312 B2 JP3884312 B2 JP 3884312B2 JP 2002093091 A JP2002093091 A JP 2002093091A JP 2002093091 A JP2002093091 A JP 2002093091A JP 3884312 B2 JP3884312 B2 JP 3884312B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetoresistive element
- magnetic
- wiring
- write
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Description
【０００１】
【発明の属する技術分野】
本発明は磁気記憶装置に係り、特にトンネル型磁気抵抗素子を具備する磁気記憶装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来の磁気記憶装置には、トンネル効果型磁気抵抗素子（Tunneling Magneto Resistance element: ＴＭＲ）を記憶素子として用いるものがある。しかし、従来のＴＭＲ素子は、記憶素子の形状が矩形平面として形成されていたため、矩形平面の周辺部分で不規則な磁区が発生し、磁気抵抗比（ＭＲ比）が減少するという問題があった。
【０００３】
また、反磁場の影響を回避して不規則な磁区の発生を抑制し、ＭＲ比の改善を図るため、ＴＭＲ素子の長辺が短辺に対してとくに大きくなるように形成し、さらにＴＭＲの長辺方向と磁化の方向が平行になるように加工されていたため、磁気記憶装置の微細化の妨げになっていた。
【０００４】
【発明が解決しようとする課題】
上記したように従来の長辺が大きい矩形平面からなるＴＭＲ素子を用いた磁気記憶装置は、微細化又は高集積化に適しないという問題があった。本発明は上記の問題を解決すべくなされたもので、微細化及び高集積化に適したＴＭＲ素子を具備する磁気記憶装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】
本発明の磁気記憶装置は、筒型に形成された磁気固定層と、筒型をなす磁気固定層の外部表面又は内部表面のいずれかを覆うように形成されたトンネル絶縁膜と、トンネル絶縁膜を介して磁気固定層に対向しトンネル絶縁膜の表面を覆うように形成された磁気自由層とを含み、かつ、磁気固定層の磁化の方向が筒型の中心軸方向に対して並行なトンネル型磁気抵抗素子を具備することを特徴とする。また、本発明の磁気記憶装置の製造方法は、磁気固定層又は磁気自由層を筒型に形成する工程と、磁気固定層又は磁気自由層上にトンネル絶縁膜を形成する工程と、トンネル絶縁膜を介して磁気固定層に対向する磁気自由層、又は磁気自由層に対向する磁気固定層を形成する工程と、磁気固定層の磁化の方向を筒型の中心軸方向に対して並行にする工程を含むことを特徴とする。
【０００６】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【０００７】
はじめに、従来の磁気記憶装置と対比して本発明の特徴を示すため、図１３、図１４を用いて従来の矩形平面型ＴＭＲ素子を用いた磁気記憶装置の構成例について説明する。
【０００８】
図１３は、従来の１トランジスタ／１ＴＭＲ型の磁気記憶装置の構成を示す図である。図１３に示す磁気記憶装置は、磁気固定層１、トンネル絶縁膜２、磁気自由層３からなる矩形平面型ＴＭＲ素子と、ＴＭＲ素子の磁気自由層３に電気的に接続された書き込み／読み出し共通配線（ビット線）６ａと、ＴＭＲ素子の磁気固定層に電気的に接続された読み出し電極１０と、ＴＭＲ素子の外側近傍に配置された書き込み配線（ワード線）７と、読み出し電極１０及び書き込み／読み出し選択トランジスタ１３の一方の電流電極（ソース又はドレイン領域）の間に接続されたコンタクトプラグ１１と、書き込み／読み出し選択トランジスタ１３の他方の電流電極（ドレイン又はソース領域）に接続されたコンタクトプラグ１６と、このコンタクトプラグ１６に接続された書き込み／読み出し電流を供給する配線１７から構成される。
【０００９】
ここで、磁気固定層１はＴＭＲ素子の基準層をなすものであり、トンネル絶縁膜２を介して磁気固定層１と対向する磁気自由層３の磁化の方向を矩形平面型ＴＭＲ素子の長辺方向に揃える役割を果たすものである。このように、磁気固定層１により磁気自由層３の磁化の方向を長辺方向に揃え、書き込み配線の電流による磁界を用いて磁気自由層３の磁化を反転し、この磁化の反転がトンネル絶縁膜２を流れるトンネル電流の変化、すなわちＴＭＲ素子のＭＲ比として読み出される。
【００１０】
先に述べたように、従来の矩形平面型ＴＭＲ素子は、その周辺部に不規則な磁区が発生し、また、ＴＭＲ素子を微細化するほど全面積に対する周辺部の面積比率が増加するので、ＴＭＲ素子を微細化するほどＭＲ比が大きく低下し、磁気記憶装置の読み出しマージンが減少するという欠点があった。また、反磁場の影響による不規則な磁区の発生を低減するため、長辺が大きい矩形平面型ＴＭＲ素子を用いれば、長辺の大きさに合わせて配線や電極を形成する必要があるので、磁気記憶装置の高密度化、高集積化の大きな制約となっていた。
【００１１】
図１４には、矩形平面型ＴＭＲ素子を用いてクロスポイント型に構成された従来の磁気記憶装置の主要部が示されている。図１４に示す磁気記憶装置の主要部は、磁気固定層１、トンネル絶縁膜２、磁気自由層３からなる矩形平面型ＴＭＲ素子と、ＴＭＲ素子の磁気自由層３に電気的に接続された書き込み／読み出し共通配線６ａと、ＴＭＲ素子の磁気固定層１に電気的に接続された書き込み／読み出し共通配線７ａから構成される。
【００１２】
このように、書き込み配線及び読み出し配線を全て共通化することで配線構成を単純化し、ある程度ＴＭＲ素子アレイを高密度化することは可能であるが、矩形平面型ＴＭＲ素子の長辺の大きさに合わせて太い配線を用いる必要があるので、磁気記憶装置の十分な高密度化を達成することができなかった。
【００１３】
＜第１の実施形態＞
次に図１、図２を用いて、本発明の第１の実施形態に係るＴＭＲ素子の構造と製造方法について説明する。図１は第１の実施形態に係るＴＭＲ素子の主要部を示す鳥瞰図である。図１に示すＴＭＲ素子は、筒型の磁気固定層１の上にトンネル絶縁膜２を介して磁気自由層３を積層することにより、ＴＭＲ素子が筒型に形成される。
【００１４】
図の矢印は、磁気固定層１を用いて基板表面に対して垂直な筒型の軸方向（Ｚ軸方向）に固定された、磁気自由層の磁化Ｍｚを示しており、書き込み配線の電流による磁界を用いて磁気自由層の磁化Ｍｚを反転することにより２値の情報を記憶することができる。このように、軸方向に長い筒型ＴＭＲ素子は、長辺が大きい従来の矩形平面型ＴＭＲ素子に比べて長辺の周辺部における不規則な磁区が発生がないのでＭＲ比を大幅に向上することができる。
【００１５】
また、本発明の筒型ＴＭＲ素子は軸方向に長く形成されるので、反磁場の影響を最小にし、筒型の終端部近傍における不規則な磁区の発生もまた最小となり、ＭＲ比をさらに改善することが可能になる。なお、図１では本発明の筒型ＴＭＲ素子の断面構造を見やすくするため軸方向を短縮し、筒型の中心部における内部構造を省略した図が示されている。
【００１６】
次に、図２を用いて本発明の筒型ＴＭＲ素子の断面構造と製造方法を具体的に説明する。図２（ａ）に示す筒型ＴＭＲ素子は、筒の中心軸をなす円形断面のプラグ５と、プラグ５の表面上に形成された層間絶縁膜４と、層間絶縁膜４上に形成された磁気固定層１と、磁気固定層１上に形成されたトンネル絶縁膜２と、トンネル絶縁膜２上に形成された磁気自由層３とを用いて円筒型に形成される。後に示すように、プラグ５は磁気自由層３への書き込みに用いられる。
【００１７】
図２（ｂ）に示す筒型ＴＭＲ素子は、層間絶縁膜４が矩形断面に近い形状に加工され、その上に矩形断面に近い形状の磁気固定層１と、トンネル絶縁膜２と、磁気自由層３が積層される他は図２（ａ）と同様に構成される。このとき、プラグ５を矩形断面に近い形状とし、その上に層間絶縁膜４と、磁気固定層１と、トンネル絶縁膜２と、磁気自由層３を積層してもほぼ同様の書き込み機能が示される。
【００１８】
図２（ａ）、図２（ｂ）に示す筒型ＴＭＲ素子において、プラグ５と磁気固定層１を電気的に絶縁することができれば単に両者の間にギャップを設け、層間絶縁膜４を省略してもよい。
【００１９】
図２（ｃ）に示す筒型ＴＭＲ素子は、図２（ａ）に比べてプラグ５ａと磁気固定層１の間の層間絶縁膜４が存在しないことが相違する。すなわち、図２（ｃ）に示す筒型ＴＭＲ素子では、プラグ５ａと磁気固定層１とが電気的に接続されている。後に示すように、プラグ５ａは書き込み／読み出しの機能を兼ねるので、図２（ｃ）では図２（ａ）、図２（ｂ）のプラグ５と区別して、書き込み／読み出し共通のプラグ５ａとして表示されている。
【００２０】
図２（ｄ）に示す筒型ＴＭＲ素子は、図２（ｂ）と異なりプラグ５ａを矩形断面に近い形状とし、さらに層間絶縁膜４を省略してプラグ５ａと磁気固定層１とを電気的に接続し、書き込み／読み出し共通のプラグ５ａとしている。
【００２１】
図１、図２に示す筒型ＴＭＲ素子では、筒型トンネル絶縁膜２の内部表面に磁気固定層１を形成し、トンネル絶縁膜２を介して磁気固定層１と対向し前記トンネル絶縁膜２の外部表面を覆うように磁気自由層３を形成していたが、積層順を逆にして筒型トンネル絶縁膜２の内部表面に磁気自由層３を形成し、トンネル絶縁膜２を介して磁気自由層３と対向しトンネル絶縁膜２の外部表面を覆うように磁気固定層１を形成してもよい。
【００２２】
このように、素子の内側に磁気自由層３を形成した筒型ＴＭＲ素子において、図２（ｃ）、図２（ｄ）に示すように、書き込み／読み出し共通のプラグ５ａと磁気自由層３を電気的に接続すれば、書き込み電流が磁気自由層３に流れるため、磁化の反転に用いる電流による磁界が多少弱められることになるが、磁気自由層３の電気伝導度は書き込みプラグ用金属の電気伝導度に比べて十分小さいので、書き込み電流が磁気自由層３に流れることから生じる書き込みマージンの低下は無視することができる。
【００２３】
このため、図２（ｃ）、図２（ｄ）に示すように、書き込み／読み出し共通のプラグ５ａと磁気自由層３を電気的に接続すれば、書き込み電流と磁気自由層との距離が最小となるので書き込み効率が向上し、書き込み電流密度と配線の断面積を小さくすることができる。また、磁気記憶装置の製造に際し自己整合工程の導入が容易になるという利点がある。
【００２４】
＜第２の実施形態＞
次に、図３を用いて、シリコン基板上に筒型ＴＭＲ素子を集積化した本発明の第２の実施形態に係る磁気記憶装置について説明する。
【００２５】
図３に示す磁気記憶装置は、磁気固定層１及びトンネル絶縁膜２及び磁気自由層３からなる筒型ＴＭＲ素子と、層間絶縁膜４（図示せず）と、筒型ＴＭＲ素子の内側に設けた書き込みプラグ５と、書き込みプラグ５の一方の終端部に接続された書き込み配線（ビット線）６と、筒型ＴＭＲ素子の外側に設けられ、シリコン基板に平行な書き込み配線（ワード線）７と、磁気固定層１の側面の形状に合わせて削り込むように電気的に接続されたシリコン基板１５に平行な読み出し電極９と、読み出し電極９に接続された読み出し配線８と、磁気自由層３の側面の形状に合わせて削り込むように電気的に接続されたシリコン基板１５に平行な読み出し電極１０と、一方の終端部が読み出し電極１０に接続された読み出しプラグ１１と、シリコン基板１５に形成された書き込み選択トランジスタ１２と、読み出し選択トランジスタ１３から構成される。
【００２６】
このように、読み出し電極９を磁気固定層１の側面の形状に合わせて削り込むように、また読み出し電極１０を磁気自由層３の側面の形状に合わせて削り込むように電気的に接続すれば、自己整合的な製造工程を用いることができるので磁気記憶装置の製造が容易になる。
【００２７】
書き込みプラグ５の他方の終端部は書き込み選択トランジスタ１２の電流端子の１つ（ソース又はドレイン領域）に接続され、読み出しプラグ１１の他方の終端部は読み出し選択トランジスタ１３の電流端子の１つ（ソース又はドレイン領域）に接続される。
【００２８】
なお、書き込み／読み出し電流が確保できる配線系が形成できれば、必ずしも書き込みプラグ５及び読み出しプラグ１１の他方の終端部を図３に示す書き込み選択トランジスタ１２及び読み出し選択トランジスタ１３に接続する構成に限定されない。このことは、以下の全ての実施形態に共通する事項である。
【００２９】
ここで、磁気固定層１は筒型ＴＭＲ素子の基準層をなすものであり、トンネル絶縁膜２を介して磁気固定層１と対向するように形成された磁気自由層３の磁化の方向を筒型ＴＭＲ素子の軸方向に揃える役割を果たしている。このように磁気固定層１により磁気自由層３の磁化の方向を筒型の軸方向に揃え、書き込み配線６に接続された書き込みプラグ５及び書き込み配線７の電流による磁界を用いて磁気自由層３の磁化の方向を反転し、この磁化の反転がトンネル絶縁膜２を流れるトンネル電流の変化、すなわち筒型ＴＭＲ素子のＭＲ比が読み出し配線８、読み出し電極９及び読み出し電極１０、読み出しプラグ１１、読み出し選択トランジスタ１３を通じて読み出される。
【００３０】
本発明の軸方向に長い筒型ＴＭＲ素子を用いれば、従来の矩形平面型ＴＭＲ素子に比べて素子の長手方向がシリコン基板表面に対して垂直に配置されるので、面積効率が大幅に向上すると同時に周辺部における不規則な磁区の発生が少なく、ＴＭＲ素子を微細化しても高いＭＲ比を維持することが可能となり、高集積化された磁気記憶装置として十分な書き込み／読み出し動作マージンを確保することができる。
【００３１】
なお、図３において層間絶縁膜４が省略されているが、図３に示す磁気記憶装置は集積回路技術を用いて製造されるので、層間絶縁膜４はシリコン基板上の配線構造全体を埋め込むように形成される。また、本発明の筒型ＴＭＲ素子は、プラグの形成工程を変形することにより容易に磁気記憶装置に導入することができる。
【００３２】
＜第３の実施形態＞
次に、図４を用いて第３の実施形態について説明する。第３の実施形態の磁気記憶装置は、筒型ＴＭＲ素子の内側に設けられ、磁気固定層１に電気的に接続された書き込み／読み出し共通プラグ５ａと、プラグ５ａの一方の終端部に接続された書き込み／読み出し共通配線６ａと、筒型ＴＭＲ素子の外側に設けられ、シリコン基板１５に平行な書き込み配線７と、磁気自由層３の側面の形状に合わせて削り込まれるように電気的に接続された、シリコン基板１５に平行な読み出し電極１０と、一方の終端部が読み出し電極１０に接続された読み出しプラグ１１と、シリコン基板１５に形成された書き込み選択トランジスタ１２及び読み出し選択トランジスタ１３から構成される。
【００３３】
なお、書き込み／読み出し共通プラグ５ａの他方の終端部は書き込み選択トランジスタの電流端子の１つに接続され、読み出しプラグ１１の他方の終端部は読み出し選択トランジスタの電流端子の１つに接続される。
【００３４】
ここで、書き込み／読み出し共通配線６ａに接続されたプラグ５ａ及び書き込み配線７の電流による磁界を用いて磁気自由層３の磁化を反転し、この磁化の反転によるトンネル絶縁膜２のトンネル電流の変化が書き込み／読み出し共通配線６ａに接続されたプラグ５ａ、読み出し電極１０、読み出しプラグ１１、読み出し選択トランジスタ１３を通じて読み出される。
【００３５】
第３の実施形態では、プラグ５ａが磁気固定層１に接続されるので、磁気固定層１に書き込み電流が流れるが、磁化が反転する磁気自由層３には書き込み電流が流れないので磁気記憶装置の書き込みマージンには何等の影響も及ぼさない。このように、プラグ５ａを磁気固定層１と電気的に接続し、書き込み／読み出し共通電極として用いれば、磁気記憶装置の製造工程が簡略化されると同時に配線数が減少するので、第２の実施形態に比べてさらに高集積化を図ることができる。
【００３６】
＜第４の実施形態＞
次に、図５を用いて第４の実施形態について説明する。第４の実施形態の磁気記憶装置は、筒型ＴＭＲ素子の内側に設けられ、磁気固定層１と電気的に接続された書き込み／読み出し共通プラグ５ａと、プラグ５ａの一方の終端部に接続された書き込み／読み出し共通配線６ａと、筒型ＴＭＲ素子の外側に設けられ、磁気自由層３の側面の形状に合わせて削り込まれるように磁気自由層３と電気的に接続されたシリコン基板１５に平行な書き込み／読み出し共通配線７ａと、同様に筒型ＴＭＲ素子の外側に設けられ、磁気自由層３の側面の形状に合わせて削り込まれるように磁気自由層３と電気的に接続されたシリコン基板１５に平行な書き込み／読み出し配線１０ａと、シリコン基板１５に形成された書き込み選択トランジスタ１２から構成される。
【００３７】
なお、書き込み／読み出し共通プラグ５ａの他方の端子は書き込み選択トランジスタ１２の電流端子の１つに接続される。
【００３８】
ここで、書き込み／読み出し共通配線６ａに接続されたプラグ５ａ及び書き込み／読み出し共通配線７ａ、１０ａの電流による磁界を用いて磁気自由層３の磁化を反転し、この磁化の反転によるトンネル絶縁膜２のトンネル電流の変化が書き込み／読み出し共通配線６ａに接続されたプラグ５ａ、書き込み／読み出し共通配線７ａ、１０ａを通じて読み出される。
【００３９】
なお、第４の実施形態では、筒型ＴＭＲ素子の磁気自由層３への書き込みに際し、互いに平行な１対の書き込み／読み出し共通配線７ａ、１０ａに逆方向の電流が流されるので電流による磁界が互いに強め合い、磁気自由層３への書き込み磁界を均一化する効果がある。また、トンネル電流の変化も書き込み／読み出し共通配線７ａ、１０ａを用いて磁気自由層３の両側面から読み出されるので、第４の実施形態によれば、書き込み／読み出しマージンの大きい１トランジスタ／１ＴＭＲ型の高集積化された磁気記憶装置を得ることができる。
【００４０】
＜第５の実施形態＞
次に、図６を用いて第５の実施形態について説明する。第５の実施形態の磁気記憶装置は、筒型ＴＭＲ素子の内側に設けられ、磁気固定層１に電気的に接続された書き込み／読み出し共通プラグ５ａと、プラグ５ａの一方の終端部に接続された書き込み／読み出し共通配線６ａと、筒型ＴＭＲ素子の外側に設けられ、磁気自由層３の側面の形状に合わせて削り込むように、磁気自由層３と電気的に接続されたシリコン基板１５に平行な書き込み／読み出し共通配線７ａと、シリコン基板１５に形成された書き込み選択トランジスタ１２から構成される。なお、書き込み／読み出し共通プラグ５ａの他方の端子は書き込み選択トランジスタ１２の電流端子の１つに接続される。
【００４１】
ここで、書き込み／読み出し共通配線６ａに接続されたプラグ５ａ及び書き込み／読み出し共通配線７ａの電流による磁界を用いて磁気自由層３の磁化を反転し、この磁化の反転によるトンネル絶縁膜２のトンネル電流の変化が書き込み／読み出し共通配線７ａ、プラグ５ａ、書き込み／読み出し共通配線１０ａを通じて読み出される。
【００４２】
第５の実施形態の磁気記憶装置は、図１２を用いて説明したクロスポイント型に相当し、配線構成を単純化することで１トランジスタ／１ＴＭＲ型の高集積化された磁気記憶装置を実現することが可能になる。
【００４３】
＜第６の実施形態＞
次に、図７乃至図１０を用いて第６の実施形態について説明する。第６の実施形態では、図３乃至図６に示す第２乃至第５の実施形態における書き込み配線７及び書き込み／読み出し配線７ａの変形例について説明する。
【００４４】
図７を用いて図３に示す第２の実施の形態における書き込み配線７の変形例について説明する。図７に示す書き込み配線７は、層間絶縁膜２０で覆われた筒型ＴＭＲ素子の外部表面の形状に合わせて回り込むように層間絶縁膜２０の外部表面に接続される。その他の配線構成は、図３に示す第２の実施形態に係る磁気記憶装置と同様に、読み出し電極９が磁気固定層１と電気的に接続され、読み出し電極１０が磁気自由層３と電気的に接続される。、
図７に示すように、シリコン基板と平行なループ状の書き込み配線７を配置し、図７の矢印に示すように書き込み電流を流せば、図３に示す直線状の書き込み配線７に比べて書き込み電流によるＺ軸方向の磁界が均一化し、磁気自由層３との磁気的結合が増加するので書き込みマージンの大きい磁気記憶装置を実現することができる。
【００４５】
次に、図８を用いて図４に示す第３の実施の形態における書き込み配線７の変形例について説明する。図８に示す書き込み配線７は、層間絶縁膜２０で覆われた筒型ＴＭＲ素子の外部表面の形状に合わせて回り込むように層間絶縁膜２０の外部表面に接続される。その他の配線構成は、図４に示す第３の実施形態に係る磁気記憶装置と同様に読み出し電極１０が磁気自由層３と電気的に接続され、書き込み／読み出し共通のプラグ５ａが磁気固定層１と電気的に接続される。
【００４６】
図７と同様に、シリコン基板と平行なループ状の書き込み配線７を配置し、図８の矢印に示すように書き込み電流を流せば、書き込みマージンの大きい磁気記憶装置を実現することができる。
【００４７】
次に、図９を用いて図５に示す第４の実施の形態における書き込み／読み出し共通配線７ａ、１０ａの変形例について説明する。図９に示す書き込み／読み出し共通配線７ａ、１０ａは、磁気自由層３からなる筒型ＴＭＲ素子の外部表面の形状に合わせて回り込むように磁気自由層３外部表面に電気的に接続される。その他の配線構成は、図５に示す第４の実施形態における磁気記憶装置と同様に、書き込み／読み出し共通のプラグ５ａが磁気固定層１と電気的に接続される。
【００４８】
図９に示すように、シリコン基板の表面と平行に１対のループ状書き込み配線７ａ、１０ａを配置し、図９の矢印に示すように互いに逆方向の書き込み電流を流せば、図５に示す１対の直線状の書き込み配線７ａ、１０ａに互いに逆方向の書き込み電流を流す場合に比べて書き込み電流によるＺ軸方向の磁界が均一化し、磁気自由層３との磁気的結合が増加するので書き込みマージンの大きい磁気記憶装置を実現することができる。
【００４９】
図９に示す書き込み／読み出し共通配線７ａ、１０ａは磁気自由層３と電気的に接続されるので、書き込み電流が磁気自由層３に流れ磁化の反転に用いる電流による磁界が多少弱められることになるが、磁気自由層３の電気伝導度は書き込み／読み出し共通配線７ａ、１０ａに用いる金属の電気伝導度に比べて十分小さいので、書き込み電流が磁気自由層３に流れることから生じる磁気記憶装置の書き込みマージンの低下は無視することができる。
【００５０】
なお、書き込み／読み出し共通配線７ａ、１０ａの抵抗によりギャップＤに電位差を生じ、この電位差がギャップＤにおける磁気自由層３に逆方向の電流を流すことになるが、磁気自由層３の電気伝導度が十分小さいので、この逆方向電流による磁気記憶装置の書き込みマージンの低下は無視することができる。
【００５１】
したがって、一般にギャップＤを小さくするほど書き込み電流によるＺ軸方向の磁界が均一化して磁気自由層３との磁気的結合が増加し、書き込みマージンの大きい１トランジスタ／１ＴＭＲ型の高集積化された磁気記憶装置を実現することが可能になる。
【００５２】
次に、図１０を用いて図６に示す第５の実施の形態における書き込み／読み出し共通配線７ａの変形例について説明する。図１０に示す書き込み／読み出し共通配線７ａは、磁気自由層３からなる筒型ＴＭＲ素子の外部表面の形状に合わせて回り込むように磁気自由層３外部表面に電気的に接続される。その他の配線構成は、図６に示す第５の実施形態に係る磁気記憶装置と同様に、書き込み／読み出し共通のプラグ５ａが磁気固定層１と電気的に接続される。
【００５３】
図１０に示すように、シリコン基板の表面と平行なループ状の書き込み／読み出し共通配線７ａを配置し、矢印に示すように書き込み電流を流せば、書き込みマージンの大きい１トランジスタ／１ＴＭＲ型の高集積化された磁気記憶装置を実現することができる。なお、書き込み／読み出し共通配線７ａが磁気自由層３と電気的に接続されることで磁気自由層３にリーク電流を発生し、リークした書き込み電流による磁気記憶装置の書き込みマージンの低下は、図９を用いて説明した理由により無視することができる。
【００５４】
＜第７の実施形態＞
次に、図１１及び図１２を用いて第７の実施形態について説明する。第７の実施形態では、ＴＭＲ素子を備える磁気記憶装置において、本発明の筒型ＴＭＲ素子が従来の１トランジスタ／１ＴＭＲ型又はクロスポイント型のセルアレイ構成に組み込まれたときの書き込み／読み出し動作の概要と、特に筒型ＴＭＲ素子の読み出し動作において、センスアンプと筒型ＴＭＲ素子との接続上、生じる利点を詳細に説明する。
【００５５】
図１１に１トランジスタ／１ＴＭＲ型のセルアレイの構成を示す。点線て囲まれた領域２３において、第１のセルは抵抗で表示されたＴＭＲ素子２１と、直列に接続されたセルトランジスタＱ1から構成される。第２のセルはＴＭＲ素子２２と、直列に接続されたセルトランジスタＱ2から構成される。第１、第２のセルは、読み出しワード線ＷＬ1と１対のカラム線（ビット線）ＳＬ1、／ＳＬ1との間に接続される。セルアレイには、ロウ選択回路２４と、カラム選択回路２５と、カラム選択トランジスタＱ3、Ｑ4と、センスアンプ２６が接続される。
【００５６】
ここで、ＴＭＲ素子２１、２２の一方の端子（例えば図４のプラグ５ａ）は、カラム選択線ＳＬ1、ＳＬ2に接続され、ＴＭＲ素子２１、２２の他方の端子（例えば図４の電極１０）はセルトランジスタＱ1、Ｑ2を介して接地される。
【００５７】
はじめに、ＴＭＲ素子２１、２２への書き込み動作について説明する。書き込み動作は、破線の書き込みワード線ＷＬ1と、カラム選択トランジスタＱ3、Ｑ4で選択された１対のカラム線ＳＬ1、／ＳＬ1に書き込み電流を流すことにより行われる。
【００５８】
破線の書き込みワード線ＷＬ1は、図４の書き込み配線７に対応し、カラム選択トランジスタＱ3、Ｑ4の１つは、図４の書き込み選択トランジスタ１２に相当する。したがって、図１１において書き込みワード線ＷＬ1と直交するカラム選択線ＳＬ1は、図４におけるＴＭＲ素子のカラム５ａと接続される。
【００５９】
書き込み動作時には、ロウ選択回路２４で選択された書き込みワード線ＷＬ1、及びカラム選択回路２５で選択された１対のカラム線ＳＬ1、／ＳＬ1に書き込み電流を流し、１対のＴＭＲ素子の磁化を誘起する。このときセンスアンプ２６は、入力部の切り替えスイッチ（図示せず）により切り離される。
【００６０】
読み出し動作時には、１対のカラム線ＳＬ1、／ＳＬ1に微小な読み出し電流を流し、１対のＴＭＲ素子の間に生じた抵抗の変化がセンスアンプ２６を用いて読み出される。このとき、ＴＭＲ素子の内部表面の全面に電気的に接続された図４のカラム５ａは、図１１のセンスアンプ２６に接続される。
【００６１】
次に、図１２を用いて本発明のＴＭＲ素子によるクロスポイント型ＴＭＲ素子のセルアレイ構成について説明する。図１２ではロウ及びカラムの選択は、一方の端子が接地されたスイッチの開閉で示される。センスアンプ３７は、入力バッファ３５、３６を備えている。
【００６２】
はじめに、書き込み動作について説明する。ＴＭＲ素子２７に記憶データを書き込む場合、ＴＭＲ素子２７はセンスアンプから切り離され、ロウ側スイッチ２８をオンにして、スイッチ２８に接続されたワード線の１つに書き込み電流ＩRを流す。また、カラム側スイッチ２９をオンにして、スイッチ２９に接続されたビット線の１つに書き込み電流ＩCを流す。このようにして、ＴＭＲ素子２７に記憶データが書き込まれる。
【００６３】
次に、ＴＭＲ素子３０の記憶データを読み出す場合には、スイッチ３１をオフとして、ＴＭＲ素子３０の一方の端子に接続されたワード線を接地から切り離し、スイッチ３２をオフとして、ＴＭＲ素子３０の他方の端子に接続されたビット線を接地から切り離し、スイッチ３３、３４を用いてこれらのワード線及びビット線をセンスアンプ３７に接続し、ＴＭＲ素子３０に微小な読み出し電流を流すことにより磁化の反転により生じたＴＭＲ素子３０の抵抗変化を検出する。センスアンプ３７とワード線及びビット線との接続や切り離しは図示しない切り替えスイッチを用いて行われる。
【００６４】
ここで、内部表面の全面に電気的に接続されたＴＭＲ素子のカラム５ａは、ワード線又はビット線のいずれかに接続されるので、図１２のクロスポイント型回路でも、図１１と同様にＴＭＲ素子のカラム５ａはセンスアンプと接続される。
【００６５】
このように、本発明の筒型ＴＭＲ素子のカラム５ａは、ＴＭＲ素子の微小な読み出し電流をセンスアンプに伝える電流端子として電気的接続面積が大きく、かつ占有面積が小さいという優れた特徴を有する。
【００６６】
本発明の筒型ＴＭＲ素子においては、素子の外部表面は筒形の両端部にのみに合わせマージンをとれば、ほぼ前面をトンネル絶縁膜を介して内部表面に対向する電流端子とすることができるので、高いＭＲ比で高感度の読み出し電流の検出を行うことができる。
【００６７】
しかし、従来の矩形平面型ＴＭＲ素子では、例えば一方の電流端子を広い接続面積でセンスアンプに接続しても、他方の電流端子に対しては、素子の周辺部全体に亘って電流端子形成の合わせマージンをとる必要があるので接続面積が減少し、本発明の筒型ＴＭＲ素子のように高いＭＲ比で高感度の読み出し電流の検出を行うことができない。
【００６８】
なお、本発明は上記の実施の形態に限定されることはない。例えば、第１の実施形態において、円形及び矩形断面に近い筒型ＴＭＲ素子について説明したが、筒型ＴＭＲ素子の断面形状については種々の変形例が考えられる。また、磁気固定層１、磁気自由層３を含む筒型ＴＭＲ素子の構造と積層方法についても多くの変形例が存在する。
【００６９】
第２乃至第７の実施形態において、筒型ＴＭＲ素子の磁気固定層とその内側におけるプラグとの接続方法、筒型ＴＭＲ素子の磁気自由層とその外側における電極及び配線との接続方法は、互いに役割を入れ替えることで種々の変形例を構成することができる。さらに筒型ＴＭＲ素子の内側に磁気自由層を配置し、外側に磁気固定層を配置することもできる。本発明は、これら全ての変形例に対して適用可能であり、これらは全て本発明の範囲内に含まれる。その他本発明の要旨を逸脱しない範囲で種々変形して実施することができる。
【００７０】
【発明の効果】
上述したように本発明の筒型ＴＭＲ素子によれば、周辺部における不規則な磁区の発生が最小となり、ＭＲ比が向上すると同時にＴＭＲ素子の面積効率を高めることができるので、書き込み／読み出しマージンの大きい高集積化された磁気記憶装置を提供することが可能になる。
【図面の簡単な説明】
【図１】第１の実施形態に係る筒型ＴＭＲ素子の鳥瞰図。
【図２】第１の実施形態に係るＴＭＲ素子の種々の断面図。
【図３】第２の実施形態に係る磁気記憶装置の鳥瞰図。
【図４】第３の実施形態に係る磁気記憶装置の鳥瞰図。
【図５】第４の実施形態に係る磁気記憶装置の鳥瞰図。
【図６】第５の実施形態に係る磁気記憶装置の鳥瞰図。
【図７】第６の実施形態に係るＴＭＲ素子のループ状書き込み配線の構成図。
【図８】第６の実施形態に係るＴＭＲ素子のループ状書き込み配線の他の構成図。
【図９】第６の実施形態に係るＴＭＲ素子のループ状書き込み配線の他の構成図。
【図１０】第６の実施形態に係るＴＭＲ素子のループ状書き込み配線の他の構成図。
【図１１】第７の実施形態に係るＴＭＲ素子のセルアレイの構成図。
【図１２】第７の実施形態に係るＴＭＲ素子の他のセルアレイの構成図。
【図１３】従来の磁気記憶装置の鳥瞰図。
【図１４】従来の他の磁気記憶装置の鳥瞰図。
【符号の説明】
１…磁気固定層
２…トンネル絶縁膜
３…磁気自由層
４…層間絶縁膜
５…書き込みプラグ
５ａ…書き込み／読み出し共通プラグ
６、７…書き込み配線
８、１７…読み出し配線
６ａ、７ａ、１０ａ…書き込み／読み出し共通配線
９、１０…読み出し電極
１１、１６…読み出しプラグ
１２…書き込み選択トランジスタ
１３…読み出し選択トランジスタ
１５…シリコン基板
２０…層間絶縁膜
２１、２２、…ＴＭＲ素子
２３…１対のセル
２４…ロウ選択回路
２５…カラム選択回路
２６、３７…センスアンプ
２７…書き込みＴＭＲ素子
２８、３１…ロウ選択スイッチ
２９、３２…カラム選択スイッチ
３３、３４…センスアンプとの接続スイッチ
３５、３６…入力バッファ
【発明の属する技術分野】
本発明は磁気記憶装置に係り、特にトンネル型磁気抵抗素子を具備する磁気記憶装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来の磁気記憶装置には、トンネル効果型磁気抵抗素子（Tunneling Magneto Resistance element: ＴＭＲ）を記憶素子として用いるものがある。しかし、従来のＴＭＲ素子は、記憶素子の形状が矩形平面として形成されていたため、矩形平面の周辺部分で不規則な磁区が発生し、磁気抵抗比（ＭＲ比）が減少するという問題があった。
【０００３】
また、反磁場の影響を回避して不規則な磁区の発生を抑制し、ＭＲ比の改善を図るため、ＴＭＲ素子の長辺が短辺に対してとくに大きくなるように形成し、さらにＴＭＲの長辺方向と磁化の方向が平行になるように加工されていたため、磁気記憶装置の微細化の妨げになっていた。
【０００４】
【発明が解決しようとする課題】
上記したように従来の長辺が大きい矩形平面からなるＴＭＲ素子を用いた磁気記憶装置は、微細化又は高集積化に適しないという問題があった。本発明は上記の問題を解決すべくなされたもので、微細化及び高集積化に適したＴＭＲ素子を具備する磁気記憶装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】
本発明の磁気記憶装置は、筒型に形成された磁気固定層と、筒型をなす磁気固定層の外部表面又は内部表面のいずれかを覆うように形成されたトンネル絶縁膜と、トンネル絶縁膜を介して磁気固定層に対向しトンネル絶縁膜の表面を覆うように形成された磁気自由層とを含み、かつ、磁気固定層の磁化の方向が筒型の中心軸方向に対して並行なトンネル型磁気抵抗素子を具備することを特徴とする。また、本発明の磁気記憶装置の製造方法は、磁気固定層又は磁気自由層を筒型に形成する工程と、磁気固定層又は磁気自由層上にトンネル絶縁膜を形成する工程と、トンネル絶縁膜を介して磁気固定層に対向する磁気自由層、又は磁気自由層に対向する磁気固定層を形成する工程と、磁気固定層の磁化の方向を筒型の中心軸方向に対して並行にする工程を含むことを特徴とする。
【０００６】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【０００７】
はじめに、従来の磁気記憶装置と対比して本発明の特徴を示すため、図１３、図１４を用いて従来の矩形平面型ＴＭＲ素子を用いた磁気記憶装置の構成例について説明する。
【０００８】
図１３は、従来の１トランジスタ／１ＴＭＲ型の磁気記憶装置の構成を示す図である。図１３に示す磁気記憶装置は、磁気固定層１、トンネル絶縁膜２、磁気自由層３からなる矩形平面型ＴＭＲ素子と、ＴＭＲ素子の磁気自由層３に電気的に接続された書き込み／読み出し共通配線（ビット線）６ａと、ＴＭＲ素子の磁気固定層に電気的に接続された読み出し電極１０と、ＴＭＲ素子の外側近傍に配置された書き込み配線（ワード線）７と、読み出し電極１０及び書き込み／読み出し選択トランジスタ１３の一方の電流電極（ソース又はドレイン領域）の間に接続されたコンタクトプラグ１１と、書き込み／読み出し選択トランジスタ１３の他方の電流電極（ドレイン又はソース領域）に接続されたコンタクトプラグ１６と、このコンタクトプラグ１６に接続された書き込み／読み出し電流を供給する配線１７から構成される。
【０００９】
ここで、磁気固定層１はＴＭＲ素子の基準層をなすものであり、トンネル絶縁膜２を介して磁気固定層１と対向する磁気自由層３の磁化の方向を矩形平面型ＴＭＲ素子の長辺方向に揃える役割を果たすものである。このように、磁気固定層１により磁気自由層３の磁化の方向を長辺方向に揃え、書き込み配線の電流による磁界を用いて磁気自由層３の磁化を反転し、この磁化の反転がトンネル絶縁膜２を流れるトンネル電流の変化、すなわちＴＭＲ素子のＭＲ比として読み出される。
【００１０】
先に述べたように、従来の矩形平面型ＴＭＲ素子は、その周辺部に不規則な磁区が発生し、また、ＴＭＲ素子を微細化するほど全面積に対する周辺部の面積比率が増加するので、ＴＭＲ素子を微細化するほどＭＲ比が大きく低下し、磁気記憶装置の読み出しマージンが減少するという欠点があった。また、反磁場の影響による不規則な磁区の発生を低減するため、長辺が大きい矩形平面型ＴＭＲ素子を用いれば、長辺の大きさに合わせて配線や電極を形成する必要があるので、磁気記憶装置の高密度化、高集積化の大きな制約となっていた。
【００１１】
図１４には、矩形平面型ＴＭＲ素子を用いてクロスポイント型に構成された従来の磁気記憶装置の主要部が示されている。図１４に示す磁気記憶装置の主要部は、磁気固定層１、トンネル絶縁膜２、磁気自由層３からなる矩形平面型ＴＭＲ素子と、ＴＭＲ素子の磁気自由層３に電気的に接続された書き込み／読み出し共通配線６ａと、ＴＭＲ素子の磁気固定層１に電気的に接続された書き込み／読み出し共通配線７ａから構成される。
【００１２】
このように、書き込み配線及び読み出し配線を全て共通化することで配線構成を単純化し、ある程度ＴＭＲ素子アレイを高密度化することは可能であるが、矩形平面型ＴＭＲ素子の長辺の大きさに合わせて太い配線を用いる必要があるので、磁気記憶装置の十分な高密度化を達成することができなかった。
【００１３】
＜第１の実施形態＞
次に図１、図２を用いて、本発明の第１の実施形態に係るＴＭＲ素子の構造と製造方法について説明する。図１は第１の実施形態に係るＴＭＲ素子の主要部を示す鳥瞰図である。図１に示すＴＭＲ素子は、筒型の磁気固定層１の上にトンネル絶縁膜２を介して磁気自由層３を積層することにより、ＴＭＲ素子が筒型に形成される。
【００１４】
図の矢印は、磁気固定層１を用いて基板表面に対して垂直な筒型の軸方向（Ｚ軸方向）に固定された、磁気自由層の磁化Ｍｚを示しており、書き込み配線の電流による磁界を用いて磁気自由層の磁化Ｍｚを反転することにより２値の情報を記憶することができる。このように、軸方向に長い筒型ＴＭＲ素子は、長辺が大きい従来の矩形平面型ＴＭＲ素子に比べて長辺の周辺部における不規則な磁区が発生がないのでＭＲ比を大幅に向上することができる。
【００１５】
また、本発明の筒型ＴＭＲ素子は軸方向に長く形成されるので、反磁場の影響を最小にし、筒型の終端部近傍における不規則な磁区の発生もまた最小となり、ＭＲ比をさらに改善することが可能になる。なお、図１では本発明の筒型ＴＭＲ素子の断面構造を見やすくするため軸方向を短縮し、筒型の中心部における内部構造を省略した図が示されている。
【００１６】
次に、図２を用いて本発明の筒型ＴＭＲ素子の断面構造と製造方法を具体的に説明する。図２（ａ）に示す筒型ＴＭＲ素子は、筒の中心軸をなす円形断面のプラグ５と、プラグ５の表面上に形成された層間絶縁膜４と、層間絶縁膜４上に形成された磁気固定層１と、磁気固定層１上に形成されたトンネル絶縁膜２と、トンネル絶縁膜２上に形成された磁気自由層３とを用いて円筒型に形成される。後に示すように、プラグ５は磁気自由層３への書き込みに用いられる。
【００１７】
図２（ｂ）に示す筒型ＴＭＲ素子は、層間絶縁膜４が矩形断面に近い形状に加工され、その上に矩形断面に近い形状の磁気固定層１と、トンネル絶縁膜２と、磁気自由層３が積層される他は図２（ａ）と同様に構成される。このとき、プラグ５を矩形断面に近い形状とし、その上に層間絶縁膜４と、磁気固定層１と、トンネル絶縁膜２と、磁気自由層３を積層してもほぼ同様の書き込み機能が示される。
【００１８】
図２（ａ）、図２（ｂ）に示す筒型ＴＭＲ素子において、プラグ５と磁気固定層１を電気的に絶縁することができれば単に両者の間にギャップを設け、層間絶縁膜４を省略してもよい。
【００１９】
図２（ｃ）に示す筒型ＴＭＲ素子は、図２（ａ）に比べてプラグ５ａと磁気固定層１の間の層間絶縁膜４が存在しないことが相違する。すなわち、図２（ｃ）に示す筒型ＴＭＲ素子では、プラグ５ａと磁気固定層１とが電気的に接続されている。後に示すように、プラグ５ａは書き込み／読み出しの機能を兼ねるので、図２（ｃ）では図２（ａ）、図２（ｂ）のプラグ５と区別して、書き込み／読み出し共通のプラグ５ａとして表示されている。
【００２０】
図２（ｄ）に示す筒型ＴＭＲ素子は、図２（ｂ）と異なりプラグ５ａを矩形断面に近い形状とし、さらに層間絶縁膜４を省略してプラグ５ａと磁気固定層１とを電気的に接続し、書き込み／読み出し共通のプラグ５ａとしている。
【００２１】
図１、図２に示す筒型ＴＭＲ素子では、筒型トンネル絶縁膜２の内部表面に磁気固定層１を形成し、トンネル絶縁膜２を介して磁気固定層１と対向し前記トンネル絶縁膜２の外部表面を覆うように磁気自由層３を形成していたが、積層順を逆にして筒型トンネル絶縁膜２の内部表面に磁気自由層３を形成し、トンネル絶縁膜２を介して磁気自由層３と対向しトンネル絶縁膜２の外部表面を覆うように磁気固定層１を形成してもよい。
【００２２】
このように、素子の内側に磁気自由層３を形成した筒型ＴＭＲ素子において、図２（ｃ）、図２（ｄ）に示すように、書き込み／読み出し共通のプラグ５ａと磁気自由層３を電気的に接続すれば、書き込み電流が磁気自由層３に流れるため、磁化の反転に用いる電流による磁界が多少弱められることになるが、磁気自由層３の電気伝導度は書き込みプラグ用金属の電気伝導度に比べて十分小さいので、書き込み電流が磁気自由層３に流れることから生じる書き込みマージンの低下は無視することができる。
【００２３】
このため、図２（ｃ）、図２（ｄ）に示すように、書き込み／読み出し共通のプラグ５ａと磁気自由層３を電気的に接続すれば、書き込み電流と磁気自由層との距離が最小となるので書き込み効率が向上し、書き込み電流密度と配線の断面積を小さくすることができる。また、磁気記憶装置の製造に際し自己整合工程の導入が容易になるという利点がある。
【００２４】
＜第２の実施形態＞
次に、図３を用いて、シリコン基板上に筒型ＴＭＲ素子を集積化した本発明の第２の実施形態に係る磁気記憶装置について説明する。
【００２５】
図３に示す磁気記憶装置は、磁気固定層１及びトンネル絶縁膜２及び磁気自由層３からなる筒型ＴＭＲ素子と、層間絶縁膜４（図示せず）と、筒型ＴＭＲ素子の内側に設けた書き込みプラグ５と、書き込みプラグ５の一方の終端部に接続された書き込み配線（ビット線）６と、筒型ＴＭＲ素子の外側に設けられ、シリコン基板に平行な書き込み配線（ワード線）７と、磁気固定層１の側面の形状に合わせて削り込むように電気的に接続されたシリコン基板１５に平行な読み出し電極９と、読み出し電極９に接続された読み出し配線８と、磁気自由層３の側面の形状に合わせて削り込むように電気的に接続されたシリコン基板１５に平行な読み出し電極１０と、一方の終端部が読み出し電極１０に接続された読み出しプラグ１１と、シリコン基板１５に形成された書き込み選択トランジスタ１２と、読み出し選択トランジスタ１３から構成される。
【００２６】
このように、読み出し電極９を磁気固定層１の側面の形状に合わせて削り込むように、また読み出し電極１０を磁気自由層３の側面の形状に合わせて削り込むように電気的に接続すれば、自己整合的な製造工程を用いることができるので磁気記憶装置の製造が容易になる。
【００２７】
書き込みプラグ５の他方の終端部は書き込み選択トランジスタ１２の電流端子の１つ（ソース又はドレイン領域）に接続され、読み出しプラグ１１の他方の終端部は読み出し選択トランジスタ１３の電流端子の１つ（ソース又はドレイン領域）に接続される。
【００２８】
なお、書き込み／読み出し電流が確保できる配線系が形成できれば、必ずしも書き込みプラグ５及び読み出しプラグ１１の他方の終端部を図３に示す書き込み選択トランジスタ１２及び読み出し選択トランジスタ１３に接続する構成に限定されない。このことは、以下の全ての実施形態に共通する事項である。
【００２９】
ここで、磁気固定層１は筒型ＴＭＲ素子の基準層をなすものであり、トンネル絶縁膜２を介して磁気固定層１と対向するように形成された磁気自由層３の磁化の方向を筒型ＴＭＲ素子の軸方向に揃える役割を果たしている。このように磁気固定層１により磁気自由層３の磁化の方向を筒型の軸方向に揃え、書き込み配線６に接続された書き込みプラグ５及び書き込み配線７の電流による磁界を用いて磁気自由層３の磁化の方向を反転し、この磁化の反転がトンネル絶縁膜２を流れるトンネル電流の変化、すなわち筒型ＴＭＲ素子のＭＲ比が読み出し配線８、読み出し電極９及び読み出し電極１０、読み出しプラグ１１、読み出し選択トランジスタ１３を通じて読み出される。
【００３０】
本発明の軸方向に長い筒型ＴＭＲ素子を用いれば、従来の矩形平面型ＴＭＲ素子に比べて素子の長手方向がシリコン基板表面に対して垂直に配置されるので、面積効率が大幅に向上すると同時に周辺部における不規則な磁区の発生が少なく、ＴＭＲ素子を微細化しても高いＭＲ比を維持することが可能となり、高集積化された磁気記憶装置として十分な書き込み／読み出し動作マージンを確保することができる。
【００３１】
なお、図３において層間絶縁膜４が省略されているが、図３に示す磁気記憶装置は集積回路技術を用いて製造されるので、層間絶縁膜４はシリコン基板上の配線構造全体を埋め込むように形成される。また、本発明の筒型ＴＭＲ素子は、プラグの形成工程を変形することにより容易に磁気記憶装置に導入することができる。
【００３２】
＜第３の実施形態＞
次に、図４を用いて第３の実施形態について説明する。第３の実施形態の磁気記憶装置は、筒型ＴＭＲ素子の内側に設けられ、磁気固定層１に電気的に接続された書き込み／読み出し共通プラグ５ａと、プラグ５ａの一方の終端部に接続された書き込み／読み出し共通配線６ａと、筒型ＴＭＲ素子の外側に設けられ、シリコン基板１５に平行な書き込み配線７と、磁気自由層３の側面の形状に合わせて削り込まれるように電気的に接続された、シリコン基板１５に平行な読み出し電極１０と、一方の終端部が読み出し電極１０に接続された読み出しプラグ１１と、シリコン基板１５に形成された書き込み選択トランジスタ１２及び読み出し選択トランジスタ１３から構成される。
【００３３】
なお、書き込み／読み出し共通プラグ５ａの他方の終端部は書き込み選択トランジスタの電流端子の１つに接続され、読み出しプラグ１１の他方の終端部は読み出し選択トランジスタの電流端子の１つに接続される。
【００３４】
ここで、書き込み／読み出し共通配線６ａに接続されたプラグ５ａ及び書き込み配線７の電流による磁界を用いて磁気自由層３の磁化を反転し、この磁化の反転によるトンネル絶縁膜２のトンネル電流の変化が書き込み／読み出し共通配線６ａに接続されたプラグ５ａ、読み出し電極１０、読み出しプラグ１１、読み出し選択トランジスタ１３を通じて読み出される。
【００３５】
第３の実施形態では、プラグ５ａが磁気固定層１に接続されるので、磁気固定層１に書き込み電流が流れるが、磁化が反転する磁気自由層３には書き込み電流が流れないので磁気記憶装置の書き込みマージンには何等の影響も及ぼさない。このように、プラグ５ａを磁気固定層１と電気的に接続し、書き込み／読み出し共通電極として用いれば、磁気記憶装置の製造工程が簡略化されると同時に配線数が減少するので、第２の実施形態に比べてさらに高集積化を図ることができる。
【００３６】
＜第４の実施形態＞
次に、図５を用いて第４の実施形態について説明する。第４の実施形態の磁気記憶装置は、筒型ＴＭＲ素子の内側に設けられ、磁気固定層１と電気的に接続された書き込み／読み出し共通プラグ５ａと、プラグ５ａの一方の終端部に接続された書き込み／読み出し共通配線６ａと、筒型ＴＭＲ素子の外側に設けられ、磁気自由層３の側面の形状に合わせて削り込まれるように磁気自由層３と電気的に接続されたシリコン基板１５に平行な書き込み／読み出し共通配線７ａと、同様に筒型ＴＭＲ素子の外側に設けられ、磁気自由層３の側面の形状に合わせて削り込まれるように磁気自由層３と電気的に接続されたシリコン基板１５に平行な書き込み／読み出し配線１０ａと、シリコン基板１５に形成された書き込み選択トランジスタ１２から構成される。
【００３７】
なお、書き込み／読み出し共通プラグ５ａの他方の端子は書き込み選択トランジスタ１２の電流端子の１つに接続される。
【００３８】
ここで、書き込み／読み出し共通配線６ａに接続されたプラグ５ａ及び書き込み／読み出し共通配線７ａ、１０ａの電流による磁界を用いて磁気自由層３の磁化を反転し、この磁化の反転によるトンネル絶縁膜２のトンネル電流の変化が書き込み／読み出し共通配線６ａに接続されたプラグ５ａ、書き込み／読み出し共通配線７ａ、１０ａを通じて読み出される。
【００３９】
なお、第４の実施形態では、筒型ＴＭＲ素子の磁気自由層３への書き込みに際し、互いに平行な１対の書き込み／読み出し共通配線７ａ、１０ａに逆方向の電流が流されるので電流による磁界が互いに強め合い、磁気自由層３への書き込み磁界を均一化する効果がある。また、トンネル電流の変化も書き込み／読み出し共通配線７ａ、１０ａを用いて磁気自由層３の両側面から読み出されるので、第４の実施形態によれば、書き込み／読み出しマージンの大きい１トランジスタ／１ＴＭＲ型の高集積化された磁気記憶装置を得ることができる。
【００４０】
＜第５の実施形態＞
次に、図６を用いて第５の実施形態について説明する。第５の実施形態の磁気記憶装置は、筒型ＴＭＲ素子の内側に設けられ、磁気固定層１に電気的に接続された書き込み／読み出し共通プラグ５ａと、プラグ５ａの一方の終端部に接続された書き込み／読み出し共通配線６ａと、筒型ＴＭＲ素子の外側に設けられ、磁気自由層３の側面の形状に合わせて削り込むように、磁気自由層３と電気的に接続されたシリコン基板１５に平行な書き込み／読み出し共通配線７ａと、シリコン基板１５に形成された書き込み選択トランジスタ１２から構成される。なお、書き込み／読み出し共通プラグ５ａの他方の端子は書き込み選択トランジスタ１２の電流端子の１つに接続される。
【００４１】
ここで、書き込み／読み出し共通配線６ａに接続されたプラグ５ａ及び書き込み／読み出し共通配線７ａの電流による磁界を用いて磁気自由層３の磁化を反転し、この磁化の反転によるトンネル絶縁膜２のトンネル電流の変化が書き込み／読み出し共通配線７ａ、プラグ５ａ、書き込み／読み出し共通配線１０ａを通じて読み出される。
【００４２】
第５の実施形態の磁気記憶装置は、図１２を用いて説明したクロスポイント型に相当し、配線構成を単純化することで１トランジスタ／１ＴＭＲ型の高集積化された磁気記憶装置を実現することが可能になる。
【００４３】
＜第６の実施形態＞
次に、図７乃至図１０を用いて第６の実施形態について説明する。第６の実施形態では、図３乃至図６に示す第２乃至第５の実施形態における書き込み配線７及び書き込み／読み出し配線７ａの変形例について説明する。
【００４４】
図７を用いて図３に示す第２の実施の形態における書き込み配線７の変形例について説明する。図７に示す書き込み配線７は、層間絶縁膜２０で覆われた筒型ＴＭＲ素子の外部表面の形状に合わせて回り込むように層間絶縁膜２０の外部表面に接続される。その他の配線構成は、図３に示す第２の実施形態に係る磁気記憶装置と同様に、読み出し電極９が磁気固定層１と電気的に接続され、読み出し電極１０が磁気自由層３と電気的に接続される。、
図７に示すように、シリコン基板と平行なループ状の書き込み配線７を配置し、図７の矢印に示すように書き込み電流を流せば、図３に示す直線状の書き込み配線７に比べて書き込み電流によるＺ軸方向の磁界が均一化し、磁気自由層３との磁気的結合が増加するので書き込みマージンの大きい磁気記憶装置を実現することができる。
【００４５】
次に、図８を用いて図４に示す第３の実施の形態における書き込み配線７の変形例について説明する。図８に示す書き込み配線７は、層間絶縁膜２０で覆われた筒型ＴＭＲ素子の外部表面の形状に合わせて回り込むように層間絶縁膜２０の外部表面に接続される。その他の配線構成は、図４に示す第３の実施形態に係る磁気記憶装置と同様に読み出し電極１０が磁気自由層３と電気的に接続され、書き込み／読み出し共通のプラグ５ａが磁気固定層１と電気的に接続される。
【００４６】
図７と同様に、シリコン基板と平行なループ状の書き込み配線７を配置し、図８の矢印に示すように書き込み電流を流せば、書き込みマージンの大きい磁気記憶装置を実現することができる。
【００４７】
次に、図９を用いて図５に示す第４の実施の形態における書き込み／読み出し共通配線７ａ、１０ａの変形例について説明する。図９に示す書き込み／読み出し共通配線７ａ、１０ａは、磁気自由層３からなる筒型ＴＭＲ素子の外部表面の形状に合わせて回り込むように磁気自由層３外部表面に電気的に接続される。その他の配線構成は、図５に示す第４の実施形態における磁気記憶装置と同様に、書き込み／読み出し共通のプラグ５ａが磁気固定層１と電気的に接続される。
【００４８】
図９に示すように、シリコン基板の表面と平行に１対のループ状書き込み配線７ａ、１０ａを配置し、図９の矢印に示すように互いに逆方向の書き込み電流を流せば、図５に示す１対の直線状の書き込み配線７ａ、１０ａに互いに逆方向の書き込み電流を流す場合に比べて書き込み電流によるＺ軸方向の磁界が均一化し、磁気自由層３との磁気的結合が増加するので書き込みマージンの大きい磁気記憶装置を実現することができる。
【００４９】
図９に示す書き込み／読み出し共通配線７ａ、１０ａは磁気自由層３と電気的に接続されるので、書き込み電流が磁気自由層３に流れ磁化の反転に用いる電流による磁界が多少弱められることになるが、磁気自由層３の電気伝導度は書き込み／読み出し共通配線７ａ、１０ａに用いる金属の電気伝導度に比べて十分小さいので、書き込み電流が磁気自由層３に流れることから生じる磁気記憶装置の書き込みマージンの低下は無視することができる。
【００５０】
なお、書き込み／読み出し共通配線７ａ、１０ａの抵抗によりギャップＤに電位差を生じ、この電位差がギャップＤにおける磁気自由層３に逆方向の電流を流すことになるが、磁気自由層３の電気伝導度が十分小さいので、この逆方向電流による磁気記憶装置の書き込みマージンの低下は無視することができる。
【００５１】
したがって、一般にギャップＤを小さくするほど書き込み電流によるＺ軸方向の磁界が均一化して磁気自由層３との磁気的結合が増加し、書き込みマージンの大きい１トランジスタ／１ＴＭＲ型の高集積化された磁気記憶装置を実現することが可能になる。
【００５２】
次に、図１０を用いて図６に示す第５の実施の形態における書き込み／読み出し共通配線７ａの変形例について説明する。図１０に示す書き込み／読み出し共通配線７ａは、磁気自由層３からなる筒型ＴＭＲ素子の外部表面の形状に合わせて回り込むように磁気自由層３外部表面に電気的に接続される。その他の配線構成は、図６に示す第５の実施形態に係る磁気記憶装置と同様に、書き込み／読み出し共通のプラグ５ａが磁気固定層１と電気的に接続される。
【００５３】
図１０に示すように、シリコン基板の表面と平行なループ状の書き込み／読み出し共通配線７ａを配置し、矢印に示すように書き込み電流を流せば、書き込みマージンの大きい１トランジスタ／１ＴＭＲ型の高集積化された磁気記憶装置を実現することができる。なお、書き込み／読み出し共通配線７ａが磁気自由層３と電気的に接続されることで磁気自由層３にリーク電流を発生し、リークした書き込み電流による磁気記憶装置の書き込みマージンの低下は、図９を用いて説明した理由により無視することができる。
【００５４】
＜第７の実施形態＞
次に、図１１及び図１２を用いて第７の実施形態について説明する。第７の実施形態では、ＴＭＲ素子を備える磁気記憶装置において、本発明の筒型ＴＭＲ素子が従来の１トランジスタ／１ＴＭＲ型又はクロスポイント型のセルアレイ構成に組み込まれたときの書き込み／読み出し動作の概要と、特に筒型ＴＭＲ素子の読み出し動作において、センスアンプと筒型ＴＭＲ素子との接続上、生じる利点を詳細に説明する。
【００５５】
図１１に１トランジスタ／１ＴＭＲ型のセルアレイの構成を示す。点線て囲まれた領域２３において、第１のセルは抵抗で表示されたＴＭＲ素子２１と、直列に接続されたセルトランジスタＱ1から構成される。第２のセルはＴＭＲ素子２２と、直列に接続されたセルトランジスタＱ2から構成される。第１、第２のセルは、読み出しワード線ＷＬ1と１対のカラム線（ビット線）ＳＬ1、／ＳＬ1との間に接続される。セルアレイには、ロウ選択回路２４と、カラム選択回路２５と、カラム選択トランジスタＱ3、Ｑ4と、センスアンプ２６が接続される。
【００５６】
ここで、ＴＭＲ素子２１、２２の一方の端子（例えば図４のプラグ５ａ）は、カラム選択線ＳＬ1、ＳＬ2に接続され、ＴＭＲ素子２１、２２の他方の端子（例えば図４の電極１０）はセルトランジスタＱ1、Ｑ2を介して接地される。
【００５７】
はじめに、ＴＭＲ素子２１、２２への書き込み動作について説明する。書き込み動作は、破線の書き込みワード線ＷＬ1と、カラム選択トランジスタＱ3、Ｑ4で選択された１対のカラム線ＳＬ1、／ＳＬ1に書き込み電流を流すことにより行われる。
【００５８】
破線の書き込みワード線ＷＬ1は、図４の書き込み配線７に対応し、カラム選択トランジスタＱ3、Ｑ4の１つは、図４の書き込み選択トランジスタ１２に相当する。したがって、図１１において書き込みワード線ＷＬ1と直交するカラム選択線ＳＬ1は、図４におけるＴＭＲ素子のカラム５ａと接続される。
【００５９】
書き込み動作時には、ロウ選択回路２４で選択された書き込みワード線ＷＬ1、及びカラム選択回路２５で選択された１対のカラム線ＳＬ1、／ＳＬ1に書き込み電流を流し、１対のＴＭＲ素子の磁化を誘起する。このときセンスアンプ２６は、入力部の切り替えスイッチ（図示せず）により切り離される。
【００６０】
読み出し動作時には、１対のカラム線ＳＬ1、／ＳＬ1に微小な読み出し電流を流し、１対のＴＭＲ素子の間に生じた抵抗の変化がセンスアンプ２６を用いて読み出される。このとき、ＴＭＲ素子の内部表面の全面に電気的に接続された図４のカラム５ａは、図１１のセンスアンプ２６に接続される。
【００６１】
次に、図１２を用いて本発明のＴＭＲ素子によるクロスポイント型ＴＭＲ素子のセルアレイ構成について説明する。図１２ではロウ及びカラムの選択は、一方の端子が接地されたスイッチの開閉で示される。センスアンプ３７は、入力バッファ３５、３６を備えている。
【００６２】
はじめに、書き込み動作について説明する。ＴＭＲ素子２７に記憶データを書き込む場合、ＴＭＲ素子２７はセンスアンプから切り離され、ロウ側スイッチ２８をオンにして、スイッチ２８に接続されたワード線の１つに書き込み電流ＩRを流す。また、カラム側スイッチ２９をオンにして、スイッチ２９に接続されたビット線の１つに書き込み電流ＩCを流す。このようにして、ＴＭＲ素子２７に記憶データが書き込まれる。
【００６３】
次に、ＴＭＲ素子３０の記憶データを読み出す場合には、スイッチ３１をオフとして、ＴＭＲ素子３０の一方の端子に接続されたワード線を接地から切り離し、スイッチ３２をオフとして、ＴＭＲ素子３０の他方の端子に接続されたビット線を接地から切り離し、スイッチ３３、３４を用いてこれらのワード線及びビット線をセンスアンプ３７に接続し、ＴＭＲ素子３０に微小な読み出し電流を流すことにより磁化の反転により生じたＴＭＲ素子３０の抵抗変化を検出する。センスアンプ３７とワード線及びビット線との接続や切り離しは図示しない切り替えスイッチを用いて行われる。
【００６４】
ここで、内部表面の全面に電気的に接続されたＴＭＲ素子のカラム５ａは、ワード線又はビット線のいずれかに接続されるので、図１２のクロスポイント型回路でも、図１１と同様にＴＭＲ素子のカラム５ａはセンスアンプと接続される。
【００６５】
このように、本発明の筒型ＴＭＲ素子のカラム５ａは、ＴＭＲ素子の微小な読み出し電流をセンスアンプに伝える電流端子として電気的接続面積が大きく、かつ占有面積が小さいという優れた特徴を有する。
【００６６】
本発明の筒型ＴＭＲ素子においては、素子の外部表面は筒形の両端部にのみに合わせマージンをとれば、ほぼ前面をトンネル絶縁膜を介して内部表面に対向する電流端子とすることができるので、高いＭＲ比で高感度の読み出し電流の検出を行うことができる。
【００６７】
しかし、従来の矩形平面型ＴＭＲ素子では、例えば一方の電流端子を広い接続面積でセンスアンプに接続しても、他方の電流端子に対しては、素子の周辺部全体に亘って電流端子形成の合わせマージンをとる必要があるので接続面積が減少し、本発明の筒型ＴＭＲ素子のように高いＭＲ比で高感度の読み出し電流の検出を行うことができない。
【００６８】
なお、本発明は上記の実施の形態に限定されることはない。例えば、第１の実施形態において、円形及び矩形断面に近い筒型ＴＭＲ素子について説明したが、筒型ＴＭＲ素子の断面形状については種々の変形例が考えられる。また、磁気固定層１、磁気自由層３を含む筒型ＴＭＲ素子の構造と積層方法についても多くの変形例が存在する。
【００６９】
第２乃至第７の実施形態において、筒型ＴＭＲ素子の磁気固定層とその内側におけるプラグとの接続方法、筒型ＴＭＲ素子の磁気自由層とその外側における電極及び配線との接続方法は、互いに役割を入れ替えることで種々の変形例を構成することができる。さらに筒型ＴＭＲ素子の内側に磁気自由層を配置し、外側に磁気固定層を配置することもできる。本発明は、これら全ての変形例に対して適用可能であり、これらは全て本発明の範囲内に含まれる。その他本発明の要旨を逸脱しない範囲で種々変形して実施することができる。
【００７０】
【発明の効果】
上述したように本発明の筒型ＴＭＲ素子によれば、周辺部における不規則な磁区の発生が最小となり、ＭＲ比が向上すると同時にＴＭＲ素子の面積効率を高めることができるので、書き込み／読み出しマージンの大きい高集積化された磁気記憶装置を提供することが可能になる。
【図面の簡単な説明】
【図１】第１の実施形態に係る筒型ＴＭＲ素子の鳥瞰図。
【図２】第１の実施形態に係るＴＭＲ素子の種々の断面図。
【図３】第２の実施形態に係る磁気記憶装置の鳥瞰図。
【図４】第３の実施形態に係る磁気記憶装置の鳥瞰図。
【図５】第４の実施形態に係る磁気記憶装置の鳥瞰図。
【図６】第５の実施形態に係る磁気記憶装置の鳥瞰図。
【図７】第６の実施形態に係るＴＭＲ素子のループ状書き込み配線の構成図。
【図８】第６の実施形態に係るＴＭＲ素子のループ状書き込み配線の他の構成図。
【図９】第６の実施形態に係るＴＭＲ素子のループ状書き込み配線の他の構成図。
【図１０】第６の実施形態に係るＴＭＲ素子のループ状書き込み配線の他の構成図。
【図１１】第７の実施形態に係るＴＭＲ素子のセルアレイの構成図。
【図１２】第７の実施形態に係るＴＭＲ素子の他のセルアレイの構成図。
【図１３】従来の磁気記憶装置の鳥瞰図。
【図１４】従来の他の磁気記憶装置の鳥瞰図。
【符号の説明】
１…磁気固定層
２…トンネル絶縁膜
３…磁気自由層
４…層間絶縁膜
５…書き込みプラグ
５ａ…書き込み／読み出し共通プラグ
６、７…書き込み配線
８、１７…読み出し配線
６ａ、７ａ、１０ａ…書き込み／読み出し共通配線
９、１０…読み出し電極
１１、１６…読み出しプラグ
１２…書き込み選択トランジスタ
１３…読み出し選択トランジスタ
１５…シリコン基板
２０…層間絶縁膜
２１、２２、…ＴＭＲ素子
２３…１対のセル
２４…ロウ選択回路
２５…カラム選択回路
２６、３７…センスアンプ
２７…書き込みＴＭＲ素子
２８、３１…ロウ選択スイッチ
２９、３２…カラム選択スイッチ
３３、３４…センスアンプとの接続スイッチ
３５、３６…入力バッファ
Claims (13)
- 筒状の磁気固定層と、
前記磁気固定層の外部表面を覆う絶縁膜と、
前記絶縁膜を介して前記磁気固定層と対向し前記絶縁膜の表面を覆う磁気自由層とを含み、かつ、前記磁気固定層の磁化の方向が前記筒状の中心軸方向に対して並行であることを特徴とする磁気抵抗素子を具備する磁気記憶装置。 - 前記磁気記憶装置は半導体基板上に形成されており、前記磁気抵抗素子は、前記筒状の中心軸方向が前記半導体基板表面に対して垂直となるように配置されることを特徴とする請求項１記載の磁気記憶装置。
- 前記磁気記憶装置は、前記筒状の磁気抵抗素子の中心軸方向に沿って内側に配置されたプラグを具備することを特徴とする請求項１記載の磁気記憶装置。
- 前記プラグが前記磁気抵抗素子の内部表面と電気的に絶縁される場合には、前記プラグは前記磁気抵抗素子の書き込みプラグとなり、前記プラグが前記磁気抵抗素子の内部表面と電気的に接続される場合には、前記プラグは前記磁気抵抗素子の書き込み／読み出し共通プラグとなることを特徴とする請求項３記載の磁気記憶装置。
- 前記プラグが前記磁気抵抗素子の内部表面と電気的に接続される場合には、前記プラグの一方の端は前記磁気抵抗素子のセンスアンプの入力部と電気的に接続されることを特徴とする請求項４記載の磁気記憶装置。
- 前記磁気記憶装置は半導体基板上に形成されており、前記磁気記憶装置は、前記筒状の磁気抵抗素子の外側近傍に前記半導体基板表面と並行に配置された配線又は電極を具備することを特徴とする請求項１記載の磁気記憶装置。
- 前記磁気抵抗素子の表面は前記配線と電気的に絶縁されることを特徴とする請求項６記載の磁気記憶装置。
- 前記配線が前記磁気抵抗素子の外部表面と電気的に絶縁される場合には、前記配線は前記磁気抵抗素子の書き込み配線となり、前記配線及び前記電極の１つが前記磁気抵抗素子の外部表面と電気的に接続される場合には、前記配線は前記磁気抵抗素子の書き込み／読み出し共通配線となり、前記電極は前記磁気抵抗素子の読み出し電極となることを特徴とする請求項６記載の磁気記憶装置。
- 前記配線は前記磁気抵抗素子を挟むように形成された第１、第２の配線からなり、前記第１、第２の配線は前記磁気抵抗素子の外部表面と電気的に接続されており、かつ前記第１、第２の配線は前記磁気抵抗素子の１対の書き込み／読み出し共通配線となることを特徴とする請求項６に記載の磁気記憶装置。
- 前記配線又は前記電極が前記磁気抵抗素子の外部表面と電気的に接続される場合には、前記配線又は前記電極は前記磁気抵抗素子の外部表面の形状に合わせて除去され、前記外部表面と電気的に接続されることを特徴とする請求項６記載の磁気記憶装置。
- 前記配線又は前記電極は絶縁膜で覆われた前記磁気抵抗素子の外部表面の形状に合わせて除去され、前記絶縁膜の外部表面と接続されることを特徴とする請求項７記載の磁気記憶装置。
- 前記配線が前記磁気抵抗素子の外部表面と電気的に接続される場合には、前記配線は前記磁気抵抗素子の外部表面の形状に合わせて回り込むように前記外部表面と接続され、前記配線が前記磁気抵抗素子の外部表面と電気的に絶縁される場合には、前記配線は絶縁膜で覆われた前記磁気抵抗素子の外部表面の形状に合わせて回り込むように前記絶縁膜の外部表面と接続されることを特徴とする請求項６記載の磁気記憶装置。
- 前記磁気記憶装置は半導体基板上に形成されており、前記磁気記憶装置は、前記筒状の磁気抵抗素子の外側近傍に前記半導体基板表面と並行に前記磁気抵抗素子を挟むように形成された配線及び電極を具備し、前記配線は前記磁気抵抗素子の外部表面と電気的に絶縁された前記磁気抵抗素子の書き込み配線をなし、前記電極は前記磁気抵抗素子の外部表面と電気的に接続された前記磁気抵抗素子の読み出し電極をなすことを特徴とする請求項１記載の磁気記憶装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093091A JP3884312B2 (ja) | 2002-03-28 | 2002-03-28 | 磁気記憶装置 |
| US10/383,632 US7598577B2 (en) | 2002-03-28 | 2003-03-10 | Magnetic memory device |
| TW092106779A TWI261352B (en) | 2002-03-28 | 2003-03-26 | Magnetic memory device |
| KR1020030019078A KR100550192B1 (ko) | 2002-03-28 | 2003-03-27 | 자기 저항 소자 및 자기 기억 장치 |
| CNB031083773A CN100446117C (zh) | 2002-03-28 | 2003-03-28 | 磁存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093091A JP3884312B2 (ja) | 2002-03-28 | 2002-03-28 | 磁気記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298019A JP2003298019A (ja) | 2003-10-17 |
| JP3884312B2 true JP3884312B2 (ja) | 2007-02-21 |
Family
ID=28449643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002093091A Expired - Fee Related JP3884312B2 (ja) | 2002-03-28 | 2002-03-28 | 磁気記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7598577B2 (ja) |
| JP (1) | JP3884312B2 (ja) |
| KR (1) | KR100550192B1 (ja) |
| CN (1) | CN100446117C (ja) |
| TW (1) | TWI261352B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4509467B2 (ja) * | 2002-11-08 | 2010-07-21 | シャープ株式会社 | 不揮発可変抵抗素子、及び記憶装置 |
| US6956257B2 (en) * | 2002-11-18 | 2005-10-18 | Carnegie Mellon University | Magnetic memory element and memory device including same |
| US7420786B2 (en) | 2004-03-03 | 2008-09-02 | Kabushiki Kaisha Toshiba | Arrangement of a magneto-resistance effect element having a surface contacting a side face of an electrode and magnetic memory using this arrangement |
| JP2006148039A (ja) * | 2004-03-03 | 2006-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
| JP2005277189A (ja) * | 2004-03-25 | 2005-10-06 | Renesas Technology Corp | 磁気記憶装置 |
| KR100707170B1 (ko) * | 2004-08-23 | 2007-04-13 | 삼성전자주식회사 | 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법 |
| JP2008098515A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| US7919794B2 (en) * | 2008-01-08 | 2011-04-05 | Qualcomm, Incorporated | Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell |
| KR100990143B1 (ko) * | 2008-07-03 | 2010-10-29 | 주식회사 하이닉스반도체 | 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법 |
| KR101215951B1 (ko) * | 2011-03-24 | 2013-01-21 | 에스케이하이닉스 주식회사 | 반도체 메모리 및 그 형성방법 |
| US9490421B2 (en) * | 2012-12-21 | 2016-11-08 | Samsung Electronics Co., Ltd. | Method and system for providing vertical spin transfer switched magnetic junctions and memories using such junctions |
| US9601544B2 (en) * | 2013-07-16 | 2017-03-21 | Imec | Three-dimensional magnetic memory element |
| US10541268B2 (en) | 2017-12-28 | 2020-01-21 | Spin Memory, Inc. | Three-dimensional magnetic memory devices |
| US10326073B1 (en) * | 2017-12-29 | 2019-06-18 | Spin Memory, Inc. | Spin hall effect (SHE) assisted three-dimensional spin transfer torque magnetic random access memory (STT-MRAM) |
| US10693056B2 (en) * | 2017-12-28 | 2020-06-23 | Spin Memory, Inc. | Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer |
| US10803916B2 (en) | 2017-12-29 | 2020-10-13 | Spin Memory, Inc. | Methods and systems for writing to magnetic memory devices utilizing alternating current |
| US10403343B2 (en) | 2017-12-29 | 2019-09-03 | Spin Memory, Inc. | Systems and methods utilizing serial configurations of magnetic memory devices |
| US10424357B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) memory device having a composite free magnetic layer |
| US10347308B1 (en) | 2017-12-29 | 2019-07-09 | Spin Memory, Inc. | Systems and methods utilizing parallel configurations of magnetic memory devices |
| US10770510B2 (en) | 2018-01-08 | 2020-09-08 | Spin Memory, Inc. | Dual threshold voltage devices having a first transistor and a second transistor |
| US10319424B1 (en) | 2018-01-08 | 2019-06-11 | Spin Memory, Inc. | Adjustable current selectors |
| US10192789B1 (en) | 2018-01-08 | 2019-01-29 | Spin Transfer Technologies | Methods of fabricating dual threshold voltage devices |
| US10411184B1 (en) * | 2018-03-02 | 2019-09-10 | Samsung Electronics Co., Ltd. | Vertical spin orbit torque devices |
| US10692556B2 (en) | 2018-09-28 | 2020-06-23 | Spin Memory, Inc. | Defect injection structure and mechanism for magnetic memory |
| US10878870B2 (en) | 2018-09-28 | 2020-12-29 | Spin Memory, Inc. | Defect propagation structure and mechanism for magnetic memory |
| CN110349609B (zh) * | 2019-07-04 | 2021-09-07 | 西安交通大学 | 一种三维磁性器件及磁存储器 |
| WO2021127970A1 (en) * | 2019-12-24 | 2021-07-01 | Yangtze Memory Technologies Co., Ltd. | Megnetoresistive random access memory |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0844679B1 (en) * | 1996-05-28 | 2003-11-19 | Shimadzu Corporation | Magneto-resistance effect element, magneto-resistance effect type head, memory element, and method for manufacturing them |
| JP2000076844A (ja) * | 1998-05-18 | 2000-03-14 | Canon Inc | 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置 |
| DE19853447A1 (de) | 1998-11-19 | 2000-05-25 | Siemens Ag | Magnetischer Speicher |
| KR100366702B1 (ko) * | 2000-02-03 | 2003-01-08 | 삼성전자 주식회사 | 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리 |
| JP2002076474A (ja) * | 2000-06-05 | 2002-03-15 | Read Rite Corp | 自由層と境界を接する超薄酸化物を有する鏡面巨大磁気抵抗ヘッド |
| JP2001352112A (ja) * | 2000-06-07 | 2001-12-21 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子及び磁気抵抗効果型ヘッド |
| JP3657916B2 (ja) * | 2001-02-01 | 2005-06-08 | 株式会社東芝 | 磁気抵抗効果ヘッドおよび垂直磁気記録再生装置 |
| JP2002246567A (ja) * | 2001-02-14 | 2002-08-30 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| JP2002299584A (ja) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 磁気ランダムアクセスメモリ装置および半導体装置 |
| JP4488645B2 (ja) * | 2001-04-20 | 2010-06-23 | 株式会社東芝 | 磁気記憶装置 |
| JP3482469B2 (ja) * | 2001-05-21 | 2003-12-22 | 北海道大学長 | 磁気記憶素子、磁気メモリ、磁気記録方法、磁気記憶素子の製造方法、及び磁気メモリの製造方法 |
| JP2003174149A (ja) * | 2001-12-07 | 2003-06-20 | Mitsubishi Electric Corp | 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置 |
| JP3661652B2 (ja) * | 2002-02-15 | 2005-06-15 | ソニー株式会社 | 磁気抵抗効果素子および磁気メモリ装置 |
-
2002
- 2002-03-28 JP JP2002093091A patent/JP3884312B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-10 US US10/383,632 patent/US7598577B2/en not_active Expired - Fee Related
- 2003-03-26 TW TW092106779A patent/TWI261352B/zh not_active IP Right Cessation
- 2003-03-27 KR KR1020030019078A patent/KR100550192B1/ko not_active IP Right Cessation
- 2003-03-28 CN CNB031083773A patent/CN100446117C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030078709A (ko) | 2003-10-08 |
| US20030183889A1 (en) | 2003-10-02 |
| US7598577B2 (en) | 2009-10-06 |
| TWI261352B (en) | 2006-09-01 |
| KR100550192B1 (ko) | 2006-02-08 |
| TW200402874A (en) | 2004-02-16 |
| CN100446117C (zh) | 2008-12-24 |
| JP2003298019A (ja) | 2003-10-17 |
| CN1448948A (zh) | 2003-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3884312B2 (ja) | 磁気記憶装置 | |
| TWI238514B (en) | Semiconductor memory device with magneto resistive component and data writing method | |
| KR100606166B1 (ko) | 엠램 메모리 | |
| US6826076B2 (en) | Non-volatile memory device | |
| ES2397820T3 (es) | Elemento magnético que utiliza pasivación de pared lateral protectora | |
| JP4400037B2 (ja) | 磁気ランダムアクセスメモリ，及びその製造方法 | |
| US6924520B2 (en) | MRAM including unit cell formed of one transistor and two magnetic tunnel junctions (MTJS) and method for fabricating the same | |
| TW201234548A (en) | Semiconductor device | |
| JP5076387B2 (ja) | 磁気記憶装置 | |
| JP2005044847A (ja) | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイスならびにそれらの製造方法 | |
| EP1398790A2 (en) | Magnetoresistive effect element, magnetic memory device and method of fabricating the same | |
| US20030218197A1 (en) | Magnetic random access memory | |
| JP2003338610A (ja) | マグネティックｒａｍ | |
| TWI246182B (en) | Magnetic memory cell and magnetic memory device and the manufacturing method of the same | |
| JP4438375B2 (ja) | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス | |
| US7019370B2 (en) | Method for manufacturing magnetic random access memory | |
| TW200304143A (en) | Synthetic ferrimagnet reference layer for a magnetic storage device | |
| US7470964B2 (en) | Magnetic memory and manufacturing method thereof | |
| JP4868431B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
| JP4720067B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
| JP4264967B2 (ja) | Ｍｒａｍメモリセル | |
| US7697323B2 (en) | Magnetic storage device | |
| JP2005109266A (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの製造方法 | |
| JP2007123512A (ja) | 磁気記憶装置 | |
| WO2009107780A1 (ja) | 磁気抵抗記憶装置及びその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |