ES2397820T3 - Elemento magnético que utiliza pasivación de pared lateral protectora - Google Patents

Elemento magnético que utiliza pasivación de pared lateral protectora Download PDF

Info

Publication number
ES2397820T3
ES2397820T3 ES09792722T ES09792722T ES2397820T3 ES 2397820 T3 ES2397820 T3 ES 2397820T3 ES 09792722 T ES09792722 T ES 09792722T ES 09792722 T ES09792722 T ES 09792722T ES 2397820 T3 ES2397820 T3 ES 2397820T3
Authority
ES
Spain
Prior art keywords
layer
mtj
passivation layer
ferromagnetic
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES09792722T
Other languages
English (en)
Inventor
Seung H. Kang
Sei Seung Yoon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2397820T3 publication Critical patent/ES2397820T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Un aparato que comprende: un elemento (440) de unión de túnel magnético (MTJ) que comprende: una primera capa ferromagnética; una segunda capa ferromagnética, y una primera capa aislante dispuesta entre las capas ferromagnéticas primera y segunda; una capa (460) de pasivación de la MTJ que forma paredes laterales protectoras dispuestas adyacentes ala primera capa ferromagnética, a la segunda capa ferromagnética y a la primera capa aislante; una segunda capa (470) de aislamiento dispuesta adyacente a la capa (460) de pasivación de la MTJ yrodeando al elemento (440) de MTJ; un dieléctrico (430) entre niveles (ILD) que rodea al elemento (440) de MTJ y a la segunda capa aislante(470); y una capa (480) de pasivación global dispuesta entre la segunda capa aislante (470) y el ILD (430).

Description

Elemento magnético que utiliza pasivación de pared lateral protectora
Campo de la divulgación
Las realizaciones de la presente invención están relacionadas con los dispositivos de elementos magnéticos. Más en 5 particular, las realizaciones de la presente invención están relacionadas con elementos magnéticos que incluyen una capa de pasivación para el aislamiento de otros elementos incorporados en el chip.
Antecedentes
Se utilizan dispositivos magnetoelectrónicos, también denominados dispositivos electrónicos de espín o espintrónicos, en numerosas tecnologías de la información y permiten un almacenamiento y una recuperación de
10 datos de alta densidad no volátiles, fiable y resistente a las radiaciones. Ejemplos de dispositivos magnetoelectrónicos incluyen, sin limitación, memoria magnética de acceso aleatorio (MRAM), sensores magnéticos y cabezales de lectura/escritura para unidades de disco.
Normalmente, un dispositivo magnetoelectrónico, tal como un elemento magnético de memoria, tiene una estructura que incluye múltiples capas ferromagnéticas separadas por al menos una capa no magnética. La información se 15 guarda en un elemento magnético de memoria como la dirección de vectores de magnetización en las capas magnéticas. Los vectores de magnetización en una capa magnética, por ejemplo, están fijados o bloqueados magnéticamente, mientras que la dirección de magnetización de la otra capa magnética es libre de cambiar en la misma dirección o la opuesta, denominados estados “paralelo” y “antiparalelo”, respectivamente. En respuesta a los estados paralelos y antiparalelos, el elemento magnético de memoria representa dos resistencias diferentes. La
20 resistencia tiene un valor mínimo cuando los vectores de magnetización de las dos capas magnéticas apuntan sustancialmente en la misma dirección, y un valor máximo cuando los vectores de magnetización de las dos capas magnéticas apuntan en direcciones sustancialmente opuestas. En consecuencia, una detección del cambio en la resistencia permite que un dispositivo, tal como un dispositivo de MRAM, detecte la información guardada en el elemento magnético de memoria.
25 Las FIGURAS 1A y 1B ilustran un tipo de elemento magnético de memoria denominado elemento de unión de túnel magnético en los estados paralelo y antiparalelo, respectivamente.
Según se muestra, puede formarse un elemento 100 de unión de túnel magnético (MTJ) a partir de dos capas magnéticas 110 y 130, cada una de las cuales puede contener un campo magnético, separadas por una capa aislante 120 (barrera túnel). Una de las dos capas (por ejemplo, la capa fijada 110) está configurada con una 30 polaridad particular. La polaridad 132 de la otra capa (por ejemplo, la capa libre 130) está libre de cambiar para igualar la de un campo externo que puede ser aplicado. Un cambio en la polaridad 132 de la capa libre 130 cambiará la resistencia del elemento 100 de la MTJ. Por ejemplo, cuando se alinean las polaridades (Fig. 1A), existe un estado de baja resistencia. Cuando las polaridades no están alineadas (Fig. 1B), existe un estado de alta resistencia. La ilustración de la MTJ 100 ha sido simplificada y los expertos en la técnica apreciarán que cada capa ilustrada
35 puede comprender una o más capas de materiales, tal como se conoce en la técnica.
A diferencia de las tecnologías de RAM convencional que almacenan datos como cargas eléctricas o flujos de corriente, la MRAM usa elementos magnéticos, tales como la MTJ 100, para guardar información magnéticamente. La MRAM tiene varias características deseables que la hacen candidata para una memoria universal, como alta velocidad, densidad elevada (es decir, tamaño pequeño de la celda de bit), bajo consumo de energía y ninguna
40 degradación con el tiempo. Sin embargo, la MRAM tiene problemas de escalabilidad. Específicamente, a medida que las celdas de bits se hacen menores, los campos magnéticos usados para conmutar el estado de la memoria aumentan. En consecuencia, la densidad de la corriente y el consumo de energía aumentan para proporcionar los mayores campos magnéticos, limitando así la escalabilidad de la MRAM.
A diferencia de la MRAM convencional, la memoria magnetorresistiva de transferencia de torsión de espín de acceso
45 aleatorio (STT-MRAM) usa electrones que se polarizan en su espín a medida que los electrones pasan a través de una película delgada (filtro de espín). La STT-MRAM también es denominada RAM de transferencia de torsión de espín (STT-RAM), RAM de conmutación de la magnetización por transferencia de torsión de espín (Spin-RAM) y transferencia del momento del espín (SMT-RAM). Durante la operación de escritura, los electrones polarizados por espín ejercen un par en la capa libre, que puede conmutar la polaridad de la capa libre. La operación de lectura es
50 similar a la MRAM convencional, porque se usa una corriente para detectar el estado de resistencia / lógico del elemento de almacenamiento de la MTJ, tal como se ha expuesto en lo que antecede. Según se ilustra en la Fig. 2A, una celda 200 de bit de STT-MRAM incluye la MTJ 205, el transistor 210, la línea 220 de bits y la línea 230 de palabras. El transistor 210 se conecta para las operaciones tanto de lectura como de escritura para permitir que la corriente fluya por la MTJ 205 para que el estado lógico pueda ser leído o escrito.
55 Con referencia a la Fig. 2B, se ilustra un diagrama más detallado de una celda 201 de STT-MRAM, para una presentación adicional de las operaciones de lectura / escritura. Además de elementos presentados previamente, como la MTJ 205, el transistor 210, la línea 220 de bits y la línea 230 de palabras, se ilustran una línea fuente 240 un amplificador 250 de sentido, la circuitería 260 de lectura / escritura y la referencia 270 de la línea de bits. Según se expone en lo que antecede, la operación de escritura en una STT-MRAM es eléctrica. La circuitería 260 de lectura / escritura genera una tensión de escritura entre la línea 220 de bits y la línea fuente 240. Dependiendo de la polaridad de la tensión entre la línea 220 de bits y la línea fuente 240, puede cambiar la polaridad de la capa libre de la MTJ 205 y, en consecuencia, puede escribirse el estado lógico a la celda 201. Así mismo, durante una operación de lectura, se genera una corriente de lectura, que fluye entre la línea 220 de bits y la línea fuente 240 a través de la MTJ 205. Cuando se permite que la corriente fluya a través del transistor 210, puede determinarse la resistencia (estado lógico) de la MTJ 205 con base en el diferencial de tensión entre la línea 220 de bits y la línea fuente 240, que se compara con una referencia 270 y luego se amplifica con el amplificador 250 de sentido. Los expertos en la técnica apreciarán que la operación y la construcción de la celda 201 de memoria son conocidas en la técnica. Se proporcionan detalles adicionales, por ejemplo, en M. Hosomi, et al., A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM, proceedings of IEDM conference (2005), que se incorpora en su totalidad en el presente documento por referencia.
Un desafío clave en embeber una STT-MRAM en dispositivos lógicos CMOS por debajo de 100 nm es integrar la pila de la MTJ (por ejemplo, las capas 110, 120 y 130 colectivamente) con interconexiones comunes de terminación de línea (BEOL), tales como contactos, aisladores, niveles de metal, sitios de unión para conexiones de chip a encapsulado, etc., sin un impacto sustancial en el rendimiento y la fiabilidad. El problema es que la MTJ puede dañarse durante el tratamiento BEOL, o que los iones móviles y otros contaminantes relacionados con la MTJ pueden degradar los dieléctricos entre niveles (ILD) de BEOL. La integración es particularmente exigente cuando la MTJ está dispuesta con interconexiones de paso fino (por ejemplo, para lograr celdas de memoria más pequeñas) junto con los ILD comunes a los dispositivos CMOS de menos de 100 nm. La MTJ necesita no solo formar y atenerse a las características especificadas en todas las etapas de fabricación, sino también funcionar de manera fiable. Además, no es preciso que la incorporación de diversos materiales usados para la MTJ afecte adversamente a las interconexiones de BEOL. Es decir, debería haber relativamente pocos iones móviles o contaminantes, o ninguno, permitidos en los ILD de BEOL.
En la solicitud de patente estadounidense US 2007/024140 se encuentra un ejemplo de un dispositivo de MTJ.
Resumen
Las realizaciones ejemplares de la invención se dirigen a elementos magnéticos que incluyen una capa de pasivación para el aislamiento de otros elementos incorporados en el chip.
Una realización se dirige a un aparato que comprende un elemento de unión de túnel magnético (MTJ) según la reivindicación 1.
Otra realización se dirige a un procedimiento de formación de un dispositivo de unión de túnel magnético (MTJ) que incluye un elemento de MTJ según la reivindicación 10.
Otro ejemplo se dirige a un aparato que comprende un elemento de unión de túnel magnético (MTJ). El elemento de MTJ comprende: una primera capa ferromagnética; una segunda capa ferromagnética, una capa aislante dispuesta entre las capas ferromagnéticas primera y segunda; y un medio de pasivación de la MTJ dispuesto adyacente a la primera capa ferromagnética, a la segunda capa ferromagnética y a la capa aislante para aislar al menos parcialmente, eléctrica y magnéticamente, al elemento de MTJ de interferencias.
Breve descripción de los dibujos
Los dibujos adjuntos se presentan para ayudar en la descripción de las realizaciones de la invención y se proporcionan únicamente para la ilustración de las realizaciones y no para una limitación de la misma.
Las FIGURAS 1A y 1B ilustran un tipo de elemento magnético de memoria denominado elemento de unión de túnel magnético en estados paralelo y antiparalelo, respectivamente.
Las FIGURAS 2A y 2B ilustran celdas de memoria magnetorresistiva de transferencia de torsión de espín de acceso aleatorio (STT-MRAM).
La FIG. 3 ilustra un elemento de MTJ que incluye una capa de pasivación.
La FIG. 4 ilustra una vista en corte transversal, por capas, de una porción de un dispositivo de MTJ que incluye una capa de pasivación.
La FIG. 5 ilustra un elemento de MTJ que incluye una capa de pasivación y una película auxiliar de blindaje.
La FIG. 6 ilustra una vista en corte transversal, por capas, de una porción de un dispositivo de MTJ que incluye una capa de pasivación y una película auxiliar de blindaje.
La FIG. 7 ilustra una vista en corte transversal, por capas, de una porción de un dispositivo de MTJ que incluye una capa de pasivación y una película auxiliar de blindaje parcial.
La FIG. 8 ilustra una vista en corte transversal, por capas, de una porción de un dispositivo de MTJ que incluye un electrodo superior moldeado por medio de una máscara de MTJ.
La FIG. 9 ilustra un procedimiento de fabricación de un dispositivo de MTJ.
La FIG. 10 ilustra un circuito de STT-MRAM que incluye un elemento de MTJ.
Descripción detallada
En la siguiente descripción y en los dibujos relacionados dirigidos a realizaciones específicas de la invención se dan a conocer aspectos de realizaciones de la invención. Pueden idearse realizaciones alternativas sin apartarse del ámbito de la invención. Además, los elementos bien conocidos de la invención no serán descritos en detalle o serán omitidos para no oscurecer los detalles relevantes de las realizaciones de la invención.
La palabra “ejemplar” se usa en el presente documento con el significado de “servir de ejemplo, caso o ilustración”. No debe interpretarse necesariamente que ninguna realización descrita en el presente documento como “ejemplar” se prefiera o sea ventajosa con respecto a otras realizaciones. De forma similar, la expresión “realizaciones de la invención” no requiere que todas las realizaciones de la invención incluyan la característica, la ventaja o el modo de operación presentados.
Tal como se expone en los antecedentes, convencionalmente la integración de elementos de unión de túnel magnético (MTJ) con interconexiones de terminación de línea (BEOL) ha degradado los elementos de la MTJ durante el tratamiento BEOL, así como permitido que iones móviles y contaminantes de la MTJ tengan un impacto adverso en las propias interconexiones. En consecuencia, las realizaciones de la presente invención proporcionan una pila de MTJ con paredes laterales que están encapsuladas por una capa protectora delgada de pasivación. Esta capa, que es una película aislante tanto eléctrica como magnéticamente, puede fabricarse usando un esquema común de CMOS tras el decapado de la MTJ. La capa puede formarse lo suficientemente delgada para que no tenga un impacto en el diseño de la celda, pero que siga siendo adecuadamente gruesa para funcionar como capa protectora, no solo durante la fabricación, sino también durante la operación del dispositivo in situ.
La FIG. 3 ilustra un elemento de MTJ que incluye una capa de pasivación.
Según se muestra, la MTJ 300 se forma a partir de dos capas magnéticas 310 y 330, cada una de las cuales es capaz de contener un campo magnético, separadas por una capa aislante 320 (barrera túnel). La MTJ 300 incluye además una capa 340 de pasivación. La capa 340 de pasivación forma paredes laterales adyacentes a las otras capas 310, 320 y 330 de la MTJ (denominadas colectivamente pila de la MTJ). Aunque el término “adyacente” se usa en el presente documento para describir la orientación de la capa 340 de pasivación de la MTJ con respecto a la pila de la MTJ, un experto en la técnica apreciará que no es preciso que la capa 340 de pasivación de la MTJ esté en contacto físico directo con la pila de la MTJ, ya que otras capas (no mostradas) pueden estar, de hecho, interpuestas físicamente. El aspecto importante de su orientación relativa es, simplemente, que la capa 340 de pasivación de la MTJ esté interpuesta entre la pila de la MTJ y cualquier interconexión, formando una barrera contra iones móviles y otros contaminantes tanto durante el tratamiento BEOL como en la operación subsiguiente del dispositivo. en consecuencia, el término “adyacente”, tal como se usa en el presente documento, transmite el significado solamente de la orientación relativa de la capa 340 de pasivación de la MTJ con respecto a la pila de la MTJ, y no se pretende que denote un contacto físico directo.
La capa 340 de pasivación de la MTJ es una película usada para aislar a la pila de la MTJ tanto eléctrica como magnéticamente de las diversas interconexiones. Por ejemplo, la capa 340 de pasivación de la MTJ puede formarse como paredes laterales dieléctricas adyacentes a la pila de la MTJ de las capas 310, 320 y 330. La capa 340 de pasivación de la MTJ puede fabricarse usando un esquema común de CMOS tras el decapado de la MTJ. La capa 340 de pasivación de la MTJ puede formarse de uno o múltiples materiales bien conocidos usados en la fabricación de CMOS. Por ejemplo, la capa 340 de pasivación de la MTJ puede ser una capa dieléctrica, y puede estar formada de dióxido de silicio, carburo de silicio, nitruro de silicio o similares.
La capa 340 de pasivación de la MTJ puede formarse lo suficientemente delgada para que no tenga un impacto en el diseño de la celda, pero que siga siendo adecuadamente gruesa para funcionar como capa protectora. Por ejemplo, el grosor puede estar en el intervalo puede estar en el intervalo de aproximadamente 5 nm a aproximadamente 100 nm. El grosor con el que se forme la capa 340 de pasivación de la MTJ es específico a la aplicación y depende del tamaño de las características de la tecnología CMOS usada.
La FIG. 4 ilustra una vista en corte transversal, por capas, de una porción de un dispositivo de MTJ que incluye una capa de pasivación según una realización de la invención.
Según se muestra, el dispositivo incluye un elemento 440 de MTJ. La MTJ 440 puede estar formada como una pila de capas según cualquiera de las descripciones que antecede, tal como la MTJ 100, 300, etc. Dos niveles metálicos
410 y 420, dispuestos en un dieléctrico 430 entre niveles (ILD), forman las conexiones eléctricas a ambos lados de la MTJ 440. Un electrodo inferior 412 y un electrodo superior 422 forman los contactos eléctricos entre la MTJ 440 y los dos niveles metálicos 410 y 420, respectivamente. Para el aislamiento entre capas, se forma una capa 480 de pasivación global entre los dos niveles metálicos 410 y 420. La capa 480 de pasivación global puede formarse de un carburo, un nitruro o un compuesto óxido o similares. Además, puede usarse una capa dieléctrica 450 (por ejemplo, de SiC) como barrera aislante entre la capa metálica 410 y un orificio de interconexión entre niveles (no mostrado) que conecta localmente los dos niveles metálicos 410 y 420.
La capa 460 de pasivación de la MTJ se forma adyacente a la MTJ 440 para proporcionar aislamiento del ILD 430, según se describe con más detalle en lo que antecede. Aunque no se ilustra explícitamente en la vista en corte transversal de la FIG. 4, se apreciará que la capa 460 de pasivación de la MTJ puede formarse en una pared lateral de película continua que rodea a la MTJ 440 para proteger todas las capas de la MTJ 440. Dado que la MTJ 440 puede no ocupar necesariamente todo el espacio intermedio entre los electrodos superior e inferior 422 y 412, el espacio intermedio puede rellenarse de una película aislante 470, tal como un carburo, un nitruro o un compuesto óxido o similares.
Según realizaciones adicionales, puede formarse una película auxiliar de blindaje fabricada de un material de permeabilidad relativamente alta (por ejemplo, Permalloy) adyacente a las paredes laterales de pasivación para proporcionar blindaje magnético adicional y aislamiento adicional de los elemento de MTJ. La película auxiliar de blindaje puede usarse para reducir la tensión termomecánica de la MTJ, pero introduce un material adicional si no forma parte ya de la pila de la MTJ.
La FIG. 5 ilustra un elemento de MTJ que incluye una capa de pasivación y una película auxiliar de blindaje según una realización de la invención.
Según se muestra, el elemento 500 de la MTJ incluye una pila de la MTJ de las capas 310 a 330 y una capa 340 de pasivación formada según el diseño de la FIG. 3. Además, está formada una película auxiliar 550 de blindaje adyacente a la capa 340 de pasivación. Según se ha expuesto en lo que antecede, la película auxiliar 550 de blindaje proporciona un blindaje magnético adicional de la MTJ 500 por encima del proporcionado por la capa 340 de pasivación por sí sola.
De forma similar a la capa 340 de pasivación de la MTJ, la película auxiliar 550 de blindaje puede formarse lo suficientemente delgada para que no tenga un impacto en el diseño de la celda, pero que siga siendo adecuadamente gruesa para funcionar como capa de blindaje. El grosor con el que se forme la película auxiliar 550 de blindaje es específico a la aplicación y depende del tamaño de las características de la tecnología CMOS usada. En general, una película auxiliar 550 de blindaje más gruesa proporciona un blindaje mejor, pero el grosor puede estar limitado por el tamaño de los electrodos superior e inferior.
La FIG. 6 ilustra una vista en corte transversal, por capas, de una porción de un dispositivo de MTJ que incluye una capa de pasivación y una película auxiliar de blindaje según una realización de la invención.
Según el muestra, el dispositivo de la FIG. 6 incluye un elemento 440 de MTJ, dos niveles metálicos 410 y 420, un electrodo inferior 412, un electrodo superior 422, una capa dieléctrica 450, una capa 460 de pasivación de la MTJ y una capa 480 de pasivación global, dispuesta en un ILD 430, formada según el diseño de la FIG. 4. Sin embargo, en lugar de la capa aislante 470, el diseño de la FIG. 6 incluye una película auxiliar 670 de blindaje formada en el espacio intermedio entre los electrodos superior e inferior 412 y 420.
El uso de una película auxiliar de blindaje de permeabilidad relativamente alta puede ser deseable, ya que los dispositivos cambian de escala a pasos menores entre los elementos de la MTJ, lo que lleva a una mayor interferencia mutua. Sin embargo el uso de películas auxiliares de blindaje requiere más materiales y, potencialmente, un número mayor de procedimientos de fabricación. Así, los diseños de las FIGURAS 3 y 4, en comparación con los de las FIGURAS 5 y 6, representan un compromiso entre rendimiento y coste, lo que permite que el diseñador satisfaga una gama cambiante de requisitos específicos de aplicaciones usando diversas realizaciones de la invención.
Además, en algunas realizaciones, se usa un enfoque híbrido en el que se forma una película auxiliar de blindaje parcial de un grosor deseado adyacente a la capa de pasivación de la MTJ, y el espacio restante entre los electrodos superior e inferior se rellena con una película aislante. Este enfoque híbrido permite que el diseñador afine los compromisos de los diseños de las FIGURAS 3 a 6 formando la película auxiliar de blindaje en un intervalo de grosores deseados.
La FIG. 7 ilustra una vista en corte transversal, por capas, de una porción de un dispositivo de MTJ que incluye una capa de pasivación y una película auxiliar de blindaje parcial según una realización de la invención.
Según se muestra, el dispositivo de la FIG. 7 incluye un elemento 440 de MTJ, dos niveles metálicos 410 y 420, un electrodo inferior 412, un electrodo superior 422, una capa dieléctrica 450, una capa 460 de pasivación de la MTJ y una capa 480 de pasivación global, dispuesta en un ILD 430, formada según los diseños de la FIG. 4 y/o de la FIG.
6. Sin embargo, en lugar de la capa aislante completa 470 de la FIG. 6 y de la capa 470 de aislamiento completa de la FIG. 4, el diseño de la FIG. 7 incluye una película auxiliar 772 de blindaje parcial formada en la capa 460 de pasivación de la MTJ y una capa 774 de aislamiento parcial formada en la capa auxiliar 772 de blindaje parcial.
En lo referente a los electrodos de contacto descritos en lo que antecede, los diseños de las FIGURAS 4, 6 y 7 incluyen un electrodo superior 422 y un electrodo inferior 412 formados de igual longitud. Sin embargo, según algunas realizaciones, el electrodo superior 422 puede ser moldeado usando la propia máscara de la MTJ 440 sin necesidad de una etapa de tratamiento adicional. Esto simplifica la formación del dispositivo y reduce la complejidad del procedimiento.
La FIG. 8 ilustra una vista en corte transversal, por capas, de una porción de un dispositivo de MTJ que incluye un electrodo superior moldeado por medio de una máscara de MTJ según una realización de la invención.
Según se muestra, el dispositivo de la FIG. 8 incluye un elemento 440 de MTJ, dos niveles metálicos 410 y 420, un electrodo inferior 412, una capa dieléctrica 450, una capa 460 de pasivación de la MTJ y una capa 480 de pasivación global, dispuesta en un ILD 430, formada según los diseños de las FIGURAS 4, 6 y/o 7. La FIG. 8 ilustra, además, una región intermedia 870, que puede ser implementada según cualquiera de los diseños de las FIGURAS precedentes 4, 6 o 7. Sin embargo, a diferencia de los diseños precedentes, la FIG. 8 ilustra un electrodo superior 822 moldeado por medio de la máscara usada para el elemento 440 de MTJ. Por lo tanto, el electrodo superior 822 abarca únicamente el ancho del elemento 440 de MTJ. Además, la capa 460 de pasivación de la MTJ también está formada en los lados del electrodo superior 822.
La FIG. 9 ilustra un procedimiento de fabricación de un dispositivo de MTJ según una realización de la invención.
Con referencia a las FIGURAS 3 a 8, se forma una primera capa ferromagnética 310/330 sobre un sustrato u otra capa, por ejemplo el electrodo inferior 412 (bloque 910). Se forma una capa aislante 320 de la MTJ sobre la primera capa ferromagnética 310/330 (bloque 920). Se forma una segunda capa ferromagnética 330/310 sobre la capa aislante 320 de la MTJ (bloque 930). La primera capa ferromagnética 310/330, la capa aislante 320 de la MTJ y una segunda capa ferromagnética 330/310 (colectivamente, la pila 310/320/330 de la MTJ) forman el elemento 440 de MTJ. Se forma una capa 340/460 de pasivación de la MTJ adyacente a la pila 310/320/330 de la MTJ (bloque 940). Se forman una capa auxiliar 670/772 de blindaje y/o una capa 470/774 de aislamiento adyacentes a la capa 340/460 de pasivación de la MTJ (bloque 950). Se forma un electrodo superior 422/822 sobre la pila 310/320/330 de la MTJ, la capa 340/460 de pasivación, la capa auxiliar 670/772 de blindaje y/o la capa 470/774 de aislamiento (bloque 960). Se forma una pasivación global 480 entre la capa metálica 410 y un orificio de interconexión entre niveles (no mostrado) que conecta localmente los dos niveles metálicos 410 y 420 (bloque 970). De nuevo, cada capa puede estar compuesta de una o múltiples capas fabricadas de uno o más materiales, y una capa de la que se diga que está formada sobre otra capa no es preciso necesariamente que esté formada en contacto directo con esa capa. La formación de cada capa puede realizarse según técnicas bien conocidas de tratamiento CMOS.
Se apreciará que el diagrama de flujo de la FIG. 9 está concebido para ilustrar la formación de las diversas capas según diversas realizaciones, pero no está pensado para transmitir una secuencia particular de etapas de formación, ya que diferentes realizaciones puede requerir que las diferentes capas se formen en secuencias diferentes. Por ejemplo, cuando el electrodo superior 822 es moldeado por medio de la máscara usada para el elemento 440 de MTJ, como en la FIG. 8, la secuencia del procedimiento es tal que el electrodo superior 822 se forma antes que la capa 460 de pasivación de la MTJ. Sin embargo, cuando el electrodo superior 422 se forma independientemente de la máscara usada para el elemento 440 de MTJ, como en las FIGURAS 4, 6 y 7, la secuencia del procedimiento es tal que el electrodo superior 422 se forma después que la capa 460 de pasivación de la MTJ.
La FIG. 10 ilustra un circuito de STT-MRAM que incluye un elemento de MTJ según una realización de la invención.
El circuito incluye una celda 1001 de bit que incluye una MTJ 1005 y un transistor 1010 de línea de palabras acoplado entre la línea 1020 de bits (LB) y la línea fuente 1040 (LF). El transistor 1010 de la línea de palabras recibe de la línea de palabras (no mostrada) una tensión de lectura de la línea de palabras (LP_rd). Un elemento 1050 de aislamiento de lectura está acoplado a la línea 1020 de bits para aislar el amplificador 1070 de sentido durante una operación de escritura. El elemento 1050 (por ejemplo, un multiplexor de lectura) puede usarse para seleccionar una de las líneas de bits durante la operación de lectura, así como para proporcionar aislamiento del amplificador de sentido. Como apreciarán los expertos en la técnica, el elemento 1050 de aislamiento de la lectura puede ser cualquier dispositivo o combinación de dispositivos que pueda acoplar el amplificador 1070 de sentido a la línea 1020 de bits durante operaciones de lectura y que pueda aislar al amplificador 1070 de sentido durante las operaciones de escritura. Por ejemplo, el elemento 1050 de aislamiento puede ser una puerta de transmisión acoplada en serie con un entrada del amplificador 1070 de sentido. Sin embargo, los expertos en la técnica apreciarán que pueden usarse otros dispositivos y/o combinaciones de dispositivos, tales como multiplexores y similares. Además, los expertos en la técnica apreciarán que la configuración del circuito ilustrado en el presente documento es meramente para facilitar la descripción de aspectos de realizaciones de la invención y que no se pretende que limite las realizaciones a los elementos y/o las disposiciones ilustrados.
Con referencia de nuevo a la FIG. 10, el elemento 1050 de aislamiento puede recibir una señal de habilitación de la lectura (rd_en) para coordinarse con la operación de lectura. Un amplificador 1070 de sentido está acoplado con la línea 2020 de bits y con una referencia 1060. Puede usarse el amplificador 1070 de sentido para determinar el estado de la celda 1001 de bit amplificando el diferencial de tensión entre la línea 1020 de bits y la referencia 1060 en la entrada del amplificador 1070 de sentido durante la operación de lectura. Durante la operación de lectura, el transistor 1010 es conductor y la corriente de lectura fluye a través de la MTJ 1005. El elemento 1050 de aislamiento de la lectura será conductor y se generará una tensión proporcional a la resistencia de la MTJ 1005 y será detectada en el amplificador 1070 de sentido. Tal como se ha expuesto en lo que antecede, la resistencia variará con base en el estado lógico dela MTJ 1005. En consecuencia, pueden leerse los datos guardados en la celda 1001 de bit. Un controlador 1080 de escritura y los elementos 1082 y 1804 de aislamiento de la escritura están acoplados entre la línea 1020 de bits y la línea fuente 1040 para permitir la selección de una línea de bits y escribir datos a la celda 1001 de bit.
La MTJ 1005 puede ser implementada usando técnicas descritas en el presente documento para proteger de la degradación durante el tratamiento BEOL y aislar el resto del circuito 1000 de iones móviles y otros contaminantes de la MTJ. Por ejemplo, la MTJ 1005 puede implementarse según se muestra en una cualquiera de las FIGURAS 3 a 8 y/o ser fabricada según se ilustra en la FIG. 9.
Aunque la divulgación precedente muestra realizaciones ilustrativas de la invención, debería hacerse notar que podrían efectuarse diversos cambios y modificaciones en el presente documento sin apartarse del alcance de las realizaciones de la invención según está definida por las reivindicaciones adjuntas. Por ejemplo, aunque las técnicas descritas en el presente documento se han dirigido generalmente hacia elementos de MTJ y dispositivos STT-MRAM, un experto en la técnica apreciará que puede usarse la capa de pasivación en conjunto con diversos elementos magnetoeléctricos en diversas aplicaciones para proporcionar aislamiento de otros elementos incorporados en el chip. Además, las señales lógicas específicas correspondientes a los transistores / circuitos que han de activarse pueden cambiarse según sea apropiado para lograr la funcionalidad dada a conocer, ya que los transistores / circuitos pueden ser modificados a dispositivos complementarios (por ejemplo, intercambiando dispositivos PMOS y NMOS). De modo similar, no es preciso que las funciones, las etapas y/o las acciones de los procedimientos según las realizaciones de la invención descritas en el presente documento se lleven a cabo en el orden particular mostrado. Además, aunque elementos de la invención pueden ser descritos o reivindicados en singular, se contempla el plural, a no ser que se afirme explícitamente la limitación al singular.

Claims (15)

  1. REIVINDICACIONES
    1. Un aparato que comprende:
    un elemento (440) de unión de túnel magnético (MTJ) que comprende:
    una primera capa ferromagnética; una segunda capa ferromagnética, y
    una primera capa aislante dispuesta entre las capas ferromagnéticas primera y segunda; una capa (460) de pasivación de la MTJ que forma paredes laterales protectoras dispuestas adyacentes a la primera capa ferromagnética, a la segunda capa ferromagnética y a la primera capa aislante; una segunda capa (470) de aislamiento dispuesta adyacente a la capa (460) de pasivación de la MTJ y rodeando al elemento (440) de MTJ; un dieléctrico (430) entre niveles (ILD) que rodea al elemento (440) de MTJ y a la segunda capa aislante (470); y una capa (480) de pasivación global dispuesta entre la segunda capa aislante (470) y el ILD (430).
  2. 2.
    El aparato de la reivindicación 1 en el que la capa de pasivación de la MTJ está formada de un material dieléctrico.
  3. 3.
    El aparato de la reivindicación 1 en el que la capa de pasivación de la MTJ está formada de un espesor dado en el intervalo de aproximadamente 5 nm a aproximadamente 100 nm.
  4. 4.
    El aparato de la reivindicación 1 que, además, comprende:
    una capa auxiliar (772) de blindaje interpuesta entre la capa (460) de pasivación de la MTJ y la segunda capa (774) de aislamiento, y que las separa, para blindar magnéticamente el elemento de MTJ.
  5. 5.
    El aparato de la reivindicación 4 en el que la capa auxiliar (772) de blindaje está formada de un material de alta permeabilidad.
  6. 6.
    El aparato de la reivindicación 1 en el que la segunda capa de aislamiento está formada de un carburo, un nitruro o un compuesto óxido.
  7. 7.
    El aparato de la reivindicación 4 en el que:
    la capa (480) de pasivación global está dispuesta sobre la capa auxiliar (772) de blindaje y la segunda capa
    (774) de aislamiento.
  8. 8.
    El aparato de la reivindicación 1 en el que la capa de pasivación global está dispuesta entre capas metálicas del aparato.
  9. 9.
    El aparato de la reivindicación 1 que, además, comprende:
    un electrodo superior (822) moldeado con la misma anchura que el elemento de MTJ y rodeado por sus lados por la capa (460) de pasivación de la MTJ y la segunda capa (470) de aislamiento; y una capa metálica (420) sobre la superficie superior del electrodo superior.
  10. 10.
    Un procedimiento de formación de un dispositivo de unión de túnel magnético (MTJ) que incluye un elemento
    (440) de MTJ que comprende:
    la formación de una primera capa ferromagnética; la formación de una segunda capa ferromagnética; la formación de una primera capa aislante dispuesta entre las capas ferromagnéticas primera y segunda; la formación de una capa (460) de pasivación de la MTJ de paredes laterales protectoras dispuestas adyacentes a la primera capa ferromagnética, a la segunda capa ferromagnética y a la primera capa aislante; y la formación de una segunda capa (470) de aislamiento dispuesta adyacente a la capa (460) de pasivación de la MTJ y rodeando al elemento (440) de MTJ; la formación de un dieléctrico (430) entre niveles (ILD) que rodea al elemento (440) de MTJ y a la segunda capa aislante (470); y la formación de una capa (480) de pasivación global dispuesta entre la segunda capa aislante (470) y el ILD (430).
  11. 11.
    El procedimiento de la reivindicación 10 en el que la capa de pasivación de la MTJ está formada de un material dieléctrico.
  12. 12.
    El procedimiento de la reivindicación 10 que, además, comprende:
    la formación de una capa auxiliar de blindaje interpuesta entre la capa de pasivación de la MTJ y la segunda capa de aislamiento, y que las separa, para blindar magnéticamente el elemento de MTJ.
  13. 13. El procedimiento de la reivindicación 12 en el que la capa auxiliar de blindaje está formada de un material de 5 alta permeabilidad.
  14. 14. El procedimiento de la reivindicación 12 que, además, comprende:
    la formación de la capa de pasivación global sobre la capa auxiliar de blindaje y la segunda capa de aislamiento.
  15. 15. El procedimiento de la reivindicación 10 que, además, comprende: 10 la formación de la capa de pasivación global entre capas metálicas del dispositivo de MTJ.
ES09792722T 2008-09-24 2009-09-18 Elemento magnético que utiliza pasivación de pared lateral protectora Active ES2397820T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US236943 2008-09-24
US12/236,943 US8482966B2 (en) 2008-09-24 2008-09-24 Magnetic element utilizing protective sidewall passivation
PCT/US2009/057523 WO2010036581A1 (en) 2008-09-24 2009-09-18 Magnetic element utilizing protective sidewall passivation

Publications (1)

Publication Number Publication Date
ES2397820T3 true ES2397820T3 (es) 2013-03-11

Family

ID=41397538

Family Applications (1)

Application Number Title Priority Date Filing Date
ES09792722T Active ES2397820T3 (es) 2008-09-24 2009-09-18 Elemento magnético que utiliza pasivación de pared lateral protectora

Country Status (9)

Country Link
US (1) US8482966B2 (es)
EP (1) EP2342767B1 (es)
JP (1) JP5415543B2 (es)
KR (1) KR101331511B1 (es)
CN (1) CN102160204B (es)
BR (1) BRPI0919056B1 (es)
ES (1) ES2397820T3 (es)
TW (1) TWI395356B (es)
WO (1) WO2010036581A1 (es)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390283B2 (en) 2009-09-25 2013-03-05 Everspin Technologies, Inc. Three axis magnetic field sensor
US8518734B2 (en) 2010-03-31 2013-08-27 Everspin Technologies, Inc. Process integration of a single chip three axis magnetic field sensor
WO2014089182A1 (en) * 2012-12-04 2014-06-12 Carnegie Mellon University A nonvolatile magnetic logic device
US8644055B2 (en) 2010-12-09 2014-02-04 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric NVM cells
US8557610B2 (en) 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US9082956B2 (en) 2011-04-04 2015-07-14 Micron Technology, Inc. Confined cell structures and methods of forming confined cell structures
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
US8921959B2 (en) * 2011-07-26 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
CN103107281B (zh) 2011-11-15 2015-04-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US20140061827A1 (en) * 2012-08-29 2014-03-06 Headway Technologies, Inc. Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications
US9093149B2 (en) * 2012-09-04 2015-07-28 Qualcomm Incorporated Low cost programmable multi-state device
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9172033B2 (en) 2013-07-03 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
US9564403B2 (en) * 2013-09-27 2017-02-07 Infineon Technologies Ag Magnetic shielding of perpendicular STT-MRAM
KR102084726B1 (ko) 2013-11-05 2020-03-04 삼성전자주식회사 반도체 소자
KR102214798B1 (ko) 2014-02-05 2021-02-10 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
KR102245262B1 (ko) * 2014-07-16 2021-04-28 한양대학교 산학협력단 보호막을 갖는 mtj 셀 및 그 제작 방법
US9673388B2 (en) * 2014-10-20 2017-06-06 Globalfoundries Singapore Pte. Ltd. Integrated circuit structures with spin torque transfer magnetic random access memory and methods for fabricating the same
KR101663958B1 (ko) 2014-12-08 2016-10-12 삼성전자주식회사 자기 메모리 소자의 제조방법
US9876163B2 (en) * 2015-03-05 2018-01-23 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US9502642B2 (en) * 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9847473B2 (en) * 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
JP6496036B2 (ja) * 2015-04-27 2019-04-03 東芝メモリ株式会社 磁気メモリ装置
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US10043852B2 (en) * 2015-08-11 2018-08-07 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
KR102395997B1 (ko) 2015-09-30 2022-05-10 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US10270025B2 (en) * 2015-12-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having magnetic tunneling junction (MTJ) layer
US10312432B2 (en) * 2016-04-06 2019-06-04 Varian Semiconductor Equipment Associates, Inc. Magnetic memory device and techniques for forming
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US9786343B1 (en) * 2016-08-30 2017-10-10 International Business Machines Corporation STT MRAM common source line array bias scheme
US9985199B1 (en) * 2017-03-15 2018-05-29 International Business Machines Corporation Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield
US10439132B2 (en) 2017-03-20 2019-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Protective passivation layer for magnetic tunnel junctions
WO2018182697A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Magnetic tunnel junction (mtj) devices with a sidewall passivation layer and methods to for the same
US9935261B1 (en) 2017-04-05 2018-04-03 Headway Technologies, Inc. Dielectric encapsulation layer for magnetic tunnel junction (MTJ) devices using radio frequency (RF) sputtering
US10516100B2 (en) 2017-06-12 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon oxynitride based encapsulation layer for magnetic tunnel junctions
US10038138B1 (en) 2017-10-10 2018-07-31 Headway Technologies, Inc. High temperature volatilization of sidewall materials from patterned magnetic tunnel junctions
US10439129B2 (en) * 2018-01-18 2019-10-08 Globalfoundries Inc. Shielded MRAM cell
US10374154B1 (en) 2018-01-18 2019-08-06 Globalfoundries Inc. Methods of shielding an embedded MRAM array on an integrated circuit product comprising CMOS based transistors
US11139341B2 (en) 2018-06-18 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Protection of MRAM from external magnetic field using magnetic-field-shielding structure
US11088083B2 (en) 2018-06-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure
US10522752B1 (en) 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US11043251B2 (en) 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
CN111435703B (zh) 2019-01-14 2024-03-22 联华电子股份有限公司 磁隧穿结装置及其形成方法
US11165017B2 (en) * 2019-03-15 2021-11-02 International Business Machines Corporation Replacement bottom electrode structure process to form misalignment tolerate MRAM with high yield
CN111969103B (zh) 2019-05-20 2023-10-10 联华电子股份有限公司 半导体元件及其制作方法
TWI815948B (zh) 2019-08-14 2023-09-21 聯華電子股份有限公司 半導體元件及其製作方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558996B2 (ja) * 2001-03-30 2004-08-25 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気再生装置及び磁気記憶装置
US6680832B2 (en) * 2001-05-11 2004-01-20 International Business Machines Corporation CPP magnetoresistive sensors with in-stack longitudinal biasing and overlapping magnetic shield
TW569442B (en) * 2001-12-18 2004-01-01 Toshiba Corp Magnetic memory device having magnetic shield layer, and manufacturing method thereof
JP2003243630A (ja) * 2002-02-18 2003-08-29 Sony Corp 磁気メモリ装置およびその製造方法
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) * 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) * 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
US6784091B1 (en) * 2003-06-05 2004-08-31 International Business Machines Corporation Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices
CN100541819C (zh) * 2003-06-24 2009-09-16 国际商业机器公司 用于磁性随机存取存储装置的自对准导电线及其形成方法
US7245462B2 (en) * 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US7009266B2 (en) * 2003-08-29 2006-03-07 Applied Spintronics Technology, Inc. Method and system for providing a magnetic element including passivation structures
US7020004B1 (en) * 2003-08-29 2006-03-28 Micron Technology, Inc. Double density MRAM with planar processing
US6929957B2 (en) * 2003-09-12 2005-08-16 Headway Technologies, Inc. Magnetic random access memory designs with patterned and stabilized magnetic shields
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7282755B2 (en) * 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US20050136600A1 (en) * 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US7057862B2 (en) * 2004-02-10 2006-06-06 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-plane-magnetoresistive sensor with free layer stabilized against vortex magnetic domains generated by the sense current
US7110287B2 (en) * 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7233039B2 (en) * 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7369427B2 (en) * 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
US7645618B2 (en) * 2004-09-09 2010-01-12 Tegal Corporation Dry etch stop process for eliminating electrical shorting in MRAM device structures
US7446979B2 (en) * 2004-09-30 2008-11-04 Hitachi Global Storage Technologies Netherlands B.V. Laminated draped shield for CPP read sensors
KR100604913B1 (ko) * 2004-10-28 2006-07-28 삼성전자주식회사 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
US7126202B2 (en) * 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7289356B2 (en) * 2005-06-08 2007-10-30 Grandis, Inc. Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein
US7703896B2 (en) * 2005-07-27 2010-04-27 Brother Kogyo Kabushiki Kaisha Liquid-droplet jetting apparatus and liquid transporting apparatus
US7230845B1 (en) * 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US7286395B2 (en) * 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
US7486475B2 (en) * 2005-12-14 2009-02-03 International Business Machines Corporation Magnetic data system having bias circuit with bias resistor
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP2007184063A (ja) * 2006-01-10 2007-07-19 Renesas Technology Corp 不揮発性半導体記憶装置
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
JP2007273493A (ja) 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその製造方法
US7528457B2 (en) * 2006-04-14 2009-05-05 Magic Technologies, Inc. Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
DE602006013948D1 (de) * 2006-05-04 2010-06-10 Hitachi Ltd Magnetspeichervorrichtung
US7595520B2 (en) * 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US7476954B2 (en) * 2007-01-12 2009-01-13 Headway Technologies, Inc. TMR device with Hf based seed layer
US7978439B2 (en) * 2007-06-19 2011-07-12 Headway Technologies, Inc. TMR or CPP structure with improved exchange properties
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US7936027B2 (en) * 2008-01-07 2011-05-03 Magic Technologies, Inc. Method of MRAM fabrication with zero electrical shorting
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US9159910B2 (en) * 2008-04-21 2015-10-13 Qualcomm Incorporated One-mask MTJ integration for STT MRAM

Also Published As

Publication number Publication date
JP2012503885A (ja) 2012-02-09
EP2342767A1 (en) 2011-07-13
WO2010036581A1 (en) 2010-04-01
EP2342767B1 (en) 2012-11-21
US8482966B2 (en) 2013-07-09
BRPI0919056B1 (pt) 2019-09-17
CN102160204B (zh) 2014-09-03
KR101331511B1 (ko) 2013-11-20
US20100072566A1 (en) 2010-03-25
JP5415543B2 (ja) 2014-02-12
BRPI0919056A2 (pt) 2018-01-09
TW201029238A (en) 2010-08-01
KR20110074559A (ko) 2011-06-30
CN102160204A (zh) 2011-08-17
TWI395356B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
ES2397820T3 (es) Elemento magnético que utiliza pasivación de pared lateral protectora
US7170775B2 (en) MRAM cell with reduced write current
ES2375015T3 (es) Control de potencia de transistor de una línea de palabras para lectura y escritura en memoria de acceso aleatorio magnetorresistiva de transferencia de par de espín.
US7535755B2 (en) Magnetic memory device and method for fabricating the same
US9589616B2 (en) Energy efficient three-terminal voltage controlled memory cell
US6914806B2 (en) Magnetic memory device
RU2469441C2 (ru) Ячейка запоминающего устройства и способ формирования магнитного туннельного перехода (mtj) ячейки запоминающего устройства
JP3884312B2 (ja) 磁気記憶装置
US6943420B2 (en) Magnetic random access memory (MRAM) devices having nonparallel main and reference magnetic resistors
US7489577B2 (en) Magnetic memory device and method for reading the same
JP2007081280A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2009094226A (ja) 半導体装置およびその製造方法
TW201523946A (zh) 磁阻元件及磁性隨機存取記憶體
US11730001B2 (en) Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
KR101049651B1 (ko) 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법
US10600843B2 (en) Memory device structure
KR100445064B1 (ko) 자기저항식 랜덤 액세스 메모리 제조 방법
JP2005268480A (ja) 半導体記憶装置
KR20150079806A (ko) Mram 셀을 연결하는 구조
KR100433936B1 (ko) 자기저항식 랜덤 액세스 메모리의 자성 터널링 접합층 형성 방법
WO2009107780A1 (ja) 磁気抵抗記憶装置及びその動作方法
JP2007157823A (ja) 磁気記憶装置
KR20040042917A (ko) 자기저항 램 및 그의 제조방법