JP2009094226A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009094226A JP2009094226A JP2007262336A JP2007262336A JP2009094226A JP 2009094226 A JP2009094226 A JP 2009094226A JP 2007262336 A JP2007262336 A JP 2007262336A JP 2007262336 A JP2007262336 A JP 2007262336A JP 2009094226 A JP2009094226 A JP 2009094226A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- mtj
- resistance
- tunnel junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】スピン注入磁気メモリ装置は、選択トランジスタのソース・ドレインの両側に、書き込み電流印加時に同じ抵抗状態をとる磁気トンネル接合素子が直列に配置されている。
【選択図】図5
Description
トンネル接合(MTJ)素子を有する1T−2MTJメモリセルのスピン注入MRAM(
Spin Torque Transfer Random Access Memory)の構成と、製造方法に関する。
=[ΔRtr+(Rmtj−Rmtj-ref)]×Iread (1)
ここで、ΔRtrはトランジスタのオン抵抗のばらつきである。
M. Hosomi, et al. "A Novel Nonvolatile Memory with Spin Torque Transfer Magnetization Switching: Spin-RAM", Tech. Dig. International Electron Devices Meeting (IEDM) 2005 猪俣浩一郎編著、「不揮発性磁気メモリMRAM ユニバーサルメモリをめざして」79頁、工業調査会、2005年12月
を有する。
半導体基板にトランジスタを形成し、
前記トランジスタのソース・ドレイン拡散層の一方に接続される第1の磁気トンネル接合素子と、前記トランジスタのソース・ドレイン拡散層の他方に接続される第2の磁気トンネル接合素子を、同時に形成する、
工程を含む。
ここで、ΔRtrはトランジスタのオン抵抗のばらつき、RmtjはMTJ素子の抵抗、Rmtj-refは参照セルのMTJ素子の抵抗、Ireadは読み出し(センス)電流である。
11 半導体基板
13 ソース・ドレイン拡散層
17 M1レイヤ(第1配線層)の中継配線
20 MTJ素子(磁気トンネル接合素子)
21、LI1 M1レイヤ(第1配線層)の局所配線(第1の局所配線)
35、LI2 M2レイヤ(第2配線層)の局所配線(第2の局所配線)
36 M2レイヤ(第2配線層)の中継配線
37、SL ソース線
42、BL ビット線
Tr セルトランジスタ(選択トランジスタ)
Claims (7)
- 選択トランジスタのソース・ドレインの両側に、書き込み電流印加時に同じ抵抗状態をとる磁気トンネル接合素子が直列に配置されることを特徴とする半導体装置。
- トランジスタと、
前記トランジスタのソース・ドレイン拡散層の一方に電気的に接続される第1の磁気トンネル接合素子と、
前記ソース・ドレイン拡散層の他方に電気的に接続される第2の磁気トンネル接合素子と、
を有することを特徴とする半導体装置。 - 前記第1の磁気トンネル接合素子と、前記第2の磁気トンネル接合素子は、印加される書き込み電流が同じ向きに流れるように、前記トランジスタに接続されることを特徴とする請求項2に記載の半導体装置。
- 前記第1および第2の磁気トンネル接合素子の一方の素子は、印加される書き込み電流が他方の素子と同じ向きに流れるように、局所配線を介して前記トランジスタに接続されることを特徴とする請求項2に記載の半導体装置。
- 前記第1および第2の磁気トンネル接合素子の各々は、低抵抗状態と高抵抗状態の2つの状態をとり、
前記第1および第2の磁気トンネル接合素子の低抵抗状態での直列抵抗は、前記トランジスタのオン抵抗よりも大きいことを特徴とする請求項2〜4のいずれかに記載の半導体装置。 - 前記第1の磁気トンネル接合素子は、前記ソース・ドレイン拡散層の前記一方と反対の側でビット線に接続され、前記第2の磁気トンネル接合素子は、前記ソース・ドレイン拡散層の前記他方と反対の側でソース線に接続されることを特徴とする請求項2〜5のいずれかに記載の半導体装置。
- 半導体基板上にトランジスタを形成し、
前記トランジスタのソース・ドレイン拡散層の一方に接続される第1の磁気トンネル接合素子と、前記トランジスタのソース・ドレイン拡散層の他方に接続される第2の磁気トンネル接合素子を、同時に形成する、
工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007262336A JP5233234B2 (ja) | 2007-10-05 | 2007-10-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007262336A JP5233234B2 (ja) | 2007-10-05 | 2007-10-05 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009094226A true JP2009094226A (ja) | 2009-04-30 |
JP5233234B2 JP5233234B2 (ja) | 2013-07-10 |
Family
ID=40665936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007262336A Expired - Fee Related JP5233234B2 (ja) | 2007-10-05 | 2007-10-05 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5233234B2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011087038A1 (ja) * | 2010-01-13 | 2011-07-21 | 株式会社日立製作所 | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 |
KR20120053953A (ko) * | 2010-11-18 | 2012-05-29 | 그랜디스, 인코포레이티드 | 메모리 쓰기 에러 정정 회로 |
US8331130B2 (en) | 2010-02-19 | 2012-12-11 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
JP2013045483A (ja) * | 2011-08-24 | 2013-03-04 | Toppan Printing Co Ltd | 不揮発性メモリセルおよび不揮発性メモリ |
US8421545B2 (en) | 2010-08-13 | 2013-04-16 | Samsung Electronics Co., Ltd. | Oscillators and methods of operating the same |
US8427246B2 (en) | 2010-09-16 | 2013-04-23 | Samsung Electronics Co., Ltd. | Oscillators and methods of manufacturing and operating the same |
JP2013525934A (ja) * | 2010-04-07 | 2013-06-20 | クアルコム,インコーポレイテッド | 磁気ビットセル素子のための非対称書込み方式 |
US8471640B2 (en) | 2010-11-09 | 2013-06-25 | Samsung Electronics Co., Ltd. | Oscillators and methods of operating the same |
US8724377B2 (en) | 2011-09-07 | 2014-05-13 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
US8754717B2 (en) | 2010-09-02 | 2014-06-17 | Samsung Electronics Co., Ltd. | Oscillators and methods of operating the same |
US8847692B2 (en) | 2010-08-25 | 2014-09-30 | Samsung Electronics Co., Ltd. | Oscillators and method of operating the same |
US8885396B2 (en) | 2011-09-07 | 2014-11-11 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
US9165646B2 (en) | 2012-10-08 | 2015-10-20 | Samsung Electronics Co., Ltd. | Resistive memory device including compensation resistive device and method of compensating resistance distribution |
JP2016115389A (ja) * | 2014-12-16 | 2016-06-23 | ハネウェル・インターナショナル・インコーポレーテッド | 磁気抵抗ランダムアクセスメモリ(mram)のビットのための遅延ベースの読み出しシステム |
CN110383461A (zh) * | 2017-03-09 | 2019-10-25 | 索尼半导体解决方案公司 | 磁存储器、磁存储器记录方法以及磁存储器读取方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157195A (ja) * | 2005-12-01 | 2007-06-21 | Tdk Corp | 磁気メモリデバイス |
JP2007227917A (ja) * | 2006-02-22 | 2007-09-06 | Samsung Electronics Co Ltd | 磁気メモリ装置及びデータ記録方法 |
-
2007
- 2007-10-05 JP JP2007262336A patent/JP5233234B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157195A (ja) * | 2005-12-01 | 2007-06-21 | Tdk Corp | 磁気メモリデバイス |
JP2007227917A (ja) * | 2006-02-22 | 2007-09-06 | Samsung Electronics Co Ltd | 磁気メモリ装置及びデータ記録方法 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011087038A1 (ja) * | 2010-01-13 | 2011-07-21 | 株式会社日立製作所 | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 |
US9257483B2 (en) | 2010-01-13 | 2016-02-09 | Hitachi, Ltd. | Magnetic memory, method of manufacturing the same, and method of driving the same |
JP5756760B2 (ja) * | 2010-01-13 | 2015-07-29 | 株式会社日立製作所 | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 |
US8331130B2 (en) | 2010-02-19 | 2012-12-11 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
US9142278B2 (en) | 2010-04-07 | 2015-09-22 | Qualcomm Incorporated | Asymmetric write scheme for magnetic bit cell elements |
JP2013525934A (ja) * | 2010-04-07 | 2013-06-20 | クアルコム,インコーポレイテッド | 磁気ビットセル素子のための非対称書込み方式 |
US8421545B2 (en) | 2010-08-13 | 2013-04-16 | Samsung Electronics Co., Ltd. | Oscillators and methods of operating the same |
US8847692B2 (en) | 2010-08-25 | 2014-09-30 | Samsung Electronics Co., Ltd. | Oscillators and method of operating the same |
US8754717B2 (en) | 2010-09-02 | 2014-06-17 | Samsung Electronics Co., Ltd. | Oscillators and methods of operating the same |
US8427246B2 (en) | 2010-09-16 | 2013-04-23 | Samsung Electronics Co., Ltd. | Oscillators and methods of manufacturing and operating the same |
US8471640B2 (en) | 2010-11-09 | 2013-06-25 | Samsung Electronics Co., Ltd. | Oscillators and methods of operating the same |
KR20120053953A (ko) * | 2010-11-18 | 2012-05-29 | 그랜디스, 인코포레이티드 | 메모리 쓰기 에러 정정 회로 |
KR101863552B1 (ko) * | 2010-11-18 | 2018-06-01 | 삼성세미콘덕터, 인코포레이티드 | 메모리 쓰기 에러 정정 회로 |
JP2013045483A (ja) * | 2011-08-24 | 2013-03-04 | Toppan Printing Co Ltd | 不揮発性メモリセルおよび不揮発性メモリ |
US8724377B2 (en) | 2011-09-07 | 2014-05-13 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
US8885396B2 (en) | 2011-09-07 | 2014-11-11 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
US9165646B2 (en) | 2012-10-08 | 2015-10-20 | Samsung Electronics Co., Ltd. | Resistive memory device including compensation resistive device and method of compensating resistance distribution |
JP2016115389A (ja) * | 2014-12-16 | 2016-06-23 | ハネウェル・インターナショナル・インコーポレーテッド | 磁気抵抗ランダムアクセスメモリ(mram)のビットのための遅延ベースの読み出しシステム |
CN110383461A (zh) * | 2017-03-09 | 2019-10-25 | 索尼半导体解决方案公司 | 磁存储器、磁存储器记录方法以及磁存储器读取方法 |
CN110383461B (zh) * | 2017-03-09 | 2024-03-19 | 索尼半导体解决方案公司 | 磁存储器、磁存储器记录方法以及磁存储器读取方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5233234B2 (ja) | 2013-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5233234B2 (ja) | 半導体装置およびその製造方法 | |
KR101496064B1 (ko) | 스핀 토크 전달 메모리 셀 구조체 및 방법 | |
JP4780878B2 (ja) | 薄膜磁性体記憶装置 | |
US10515678B2 (en) | Magnetic memory devices | |
US8514616B2 (en) | Magnetic memory element and magnetic memory | |
US20180151210A1 (en) | Shared source line architectures of perpendicular hybrid spin-torque transfer (stt) and spin-orbit torque (sot) magnetic random access memory | |
JP2007081280A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
KR20140095792A (ko) | 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법 | |
US20140217487A1 (en) | Stt-mram and method of manufacturing the same | |
EP2656346B1 (en) | Memory array having local source lines | |
JP4298196B2 (ja) | マグネチックラム | |
JP2010219098A (ja) | 半導体記憶装置及びその製造方法 | |
US10783943B2 (en) | MRAM having novel self-referenced read method | |
JP2007317895A (ja) | 磁気抵抗メモリ装置 | |
JP5141237B2 (ja) | 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法 | |
JP2006185477A (ja) | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 | |
KR20060047292A (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열을 제작하는방법 | |
US20170084825A1 (en) | Magnetic tunnel junction device and semiconductor memory device | |
JP5990130B2 (ja) | 半導体記憶装置 | |
KR101049651B1 (ko) | 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법 | |
JP5435298B2 (ja) | 半導体装置 | |
JP4408901B2 (ja) | 磁気メモリ装置及びその読み出し方法 | |
JP2009218318A (ja) | 半導体記憶装置及びその製造方法 | |
US8514614B2 (en) | Magnetic memory | |
WO2004088751A1 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |